KR20070002515A - Fin transistor and method for fabricating the same - Google Patents
Fin transistor and method for fabricating the same Download PDFInfo
- Publication number
- KR20070002515A KR20070002515A KR1020050058084A KR20050058084A KR20070002515A KR 20070002515 A KR20070002515 A KR 20070002515A KR 1020050058084 A KR1020050058084 A KR 1020050058084A KR 20050058084 A KR20050058084 A KR 20050058084A KR 20070002515 A KR20070002515 A KR 20070002515A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- oxide film
- region
- oxide layer
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 150000002367 halogens Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- -1 halogen ions Chemical class 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
도 1은 종래의 돌기형 트랜지스터 구조를 도시한 사시도이고, 1 is a perspective view showing a conventional protrusion transistor structure,
도 2는 도 1의 A-B 단면도이다. 2 is a cross-sectional view taken along the line A-B of FIG.
도 3은 본 발명에서 제안된 돌기형 트랜지스터의 구조를 도시한 사시도이고, 3 is a perspective view showing the structure of the protruding transistor proposed in the present invention;
도 4는 도 3의 A-B 단면도이다.4 is a cross-sectional view taken along the line A-B of FIG.
도 5 내지 도 10은 도 4의 돌기형 트랜지스터 제조방법을 도시한 공정순서도이다. 5 through 10 are process flowcharts illustrating the method of manufacturing the protruding transistor of FIG. 4.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 트리플 채널(triple channel)을 갖는 돌기형 트랜지스터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a projection transistor having a triple channel and a method of manufacturing the same.
반도체 소자의 집적도가 증가함에 따라 그에 대응하는 셀 트랜지스터의 채널 길이(channel length) 및 폭(width)도 매우 짧아지고 있다. 또한 단채널(short channel) 구조로 가면서 더 이상 문턱전압이 채널 폭과 무관하지 않게 되었다. 따 라서, 특정 소자에서 요구하는 셀 트랜지스터의 문턱전압 타겟을 구현함에 있어, 종래의 2차원적인 평면(plannar) 구조로는 그 한계점에 이르렀다는 것이 일반적인 견해이다. As the degree of integration of semiconductor devices increases, the channel length and width of corresponding cell transistors also become very short. Also, with the short channel structure, the threshold voltage is no longer independent of the channel width. Therefore, in implementing the threshold voltage target of the cell transistor required by a specific device, it is a general opinion that the limit has been reached with a conventional two-dimensional plannar structure.
이를 극복하기 위해 최근 로직 소자(logic device)에서는 3차원 트랜지스터에 대한 연구가 활발히 진행되고 있다. 특히, 트리플 채널을 형성시키는 돌기형 트랜지스터는 차세대 나노 스케일(NANO SCALE) 트랜지스터로서 가장 주목받고 있다. In order to overcome this problem, researches on three-dimensional transistors have been actively conducted in a logic device. In particular, the protruding transistors forming the triple channel have attracted the most attention as next generation nano scale (NANO SCALE) transistors.
도 1은 종래의 돌기형 트랜지스터 구조를 도시한 사시도이고, 도 2는 도 1의 A-B 단면도이다. 상기 도면에서 참조번호 11은 반도체 기판을, 참조번호 12는 필드산화막을, 참조번호 13은 게이트 산화막을, 참조번호 14는 도전막 재질의 게이트 전극을 각각 나타낸다. 그리고, 참조부호 S와 D는 소오스와 드레인 영역을, 참조부호 C1, C2, C3는 채널 영역을 각각 나타낸다. 1 is a perspective view illustrating a conventional protrusion transistor structure, and FIG. 2 is a cross-sectional view taken along line A-B of FIG. 1. In the figure,
이 구조의 특징은 채널이 형성될 부분의 반도체 기판(참조번호 11a로 표기된 활성영역을 나타냄)을 수직으로 돌출시키고, 그 위에 게이트 산화막(13)과 게이트 전극(14)을 형성하므로써, 게이트 전극(14)이 둘러싼 기판(11)의 3면(도 2c에서 참조부호 C1, C2, C3로 표시된 부분)을 모두 채널로 이용할 수 있도록 트랜지스터를 설계한 것이다.A characteristic of this structure is that the semiconductor substrate (indicated by the active region indicated by
이처럼 트랜지스터를 설계하면, 채널로서 3면을 이용하기 때문에 온-오프(ON-OFF) 특성이 매우 뛰어나고, 높은 전류구동능력(current drivability)을 지니며, 문턱전압의 백 바이어스 의존성(back bias dependency)이 감소하여 낮은 전압에서도 원하는 디바이스 특성을 얻을 수 있다. In this case, the transistor is designed to have three sides as a channel, and thus has excellent ON-OFF characteristics, high current drivability, and back bias dependency of a threshold voltage. This reduction allows for desired device characteristics even at low voltages.
그러나, 이 구조는 측벽 채널(C2),(C3)의 반전전압과 상부 채널(C1) 모서리 부위의 반전전압의 차이가 커서 트랜지스터의 특성 열화가 불가피하다. 즉, 게이트 전극의 탑(top) 부근에 원하는 문턱전압 이하에서 턴-온되는 기생 트랜지스터가 형성된다는 것이다. 기생 트랜지스터가 형성되면 소자 구동시 문턱전압이 낮아지며, 트랜지스터의 컷-오프(cut-off) 특성이 떨어진다. 기생 트랜지스터를 없애기 위해 채널의 이온주입 농도를 높일 경우에는 누설전류가 증가되어 소자의 리프레쉬(refresh) 특성이 떨어지는 결과가 초래되므로, 현재는 이를 적용하는 것이 어려운 상태이다. However, this structure has a large difference between the inversion voltages of the sidewall channels C2 and C3 and the inversion voltage at the corners of the upper channel C1, so that deterioration of the characteristics of the transistor is inevitable. That is, parasitic transistors are turned on at or below a desired threshold voltage near the top of the gate electrode. When the parasitic transistor is formed, the threshold voltage is lowered when driving the device, and the cut-off characteristic of the transistor is reduced. Increasing the ion implantation concentration of the channel to eliminate parasitic transistors increases the leakage current, resulting in a drop in the refresh characteristics of the device, which is currently difficult to apply.
본 발명이 이루고자 하는 기술적 과제는, 활성영역 내의 상부 채널이 형성될 부분에만 선택적으로 산화막 성장 속도를 향상시키는 할로겐 원소를 이온주입하여 이 부분의 게이트 산화막 성장 속도를 측벽 대비 향상시키므로써, 게이트 전극 탑 부근에서의 기생 트랜지스터 발생을 억제하고, 트랜지스터의 특성 열화를 방지할 수 있는 돌기형 트랜지스터를 제공하는데 있다.The technical problem to be achieved by the present invention is to improve the gate oxide film growth rate of the gate electrode top by ion implantation of a halogen element that selectively improves the oxide film growth rate only in the portion where the upper channel is formed in the active region. The present invention provides a projection transistor that can suppress parasitic transistor generation in the vicinity and prevent deterioration of transistor characteristics.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 구조의 돌기형 트랜지스터를 효과적으로 제조할 수 있는 제조방법을 제공하는데 있다. Another object of the present invention is to provide a manufacturing method capable of effectively manufacturing the projection transistor of the above structure.
상기 기술적 과제를 달성하기 위하여 본 발명은 돌기형 트랜지스터를 제공한다. 이 트랜지스터는, 기판의 소정 영역으로부터 돌출된 활성영역을 가지며, 이 활성영역 내에는 채널영역이 형성된다. 활성영역 주변의 기판에는 상기 활성영역의 상부면보다 낮은 표면을 갖도록 필드산화막이 형성된다. 채널영역과 중첩되어 활성영역의 상부면을 게이트 전극이 가로지른다. 게이트 전극과 활성영역 사이에는 게이트 산화막이 개재된다. 이때, 활성영역 상부면의 게이트 산화막은 활성영역 측벽의 게이트 산화막보다 두꺼운 두께로 형성된다. In order to achieve the above technical problem, the present invention provides a projection transistor. This transistor has an active region protruding from a predetermined region of the substrate, and a channel region is formed in the active region. A field oxide film is formed on the substrate around the active region to have a lower surface than the upper surface of the active region. The gate electrode crosses the upper surface of the active region so as to overlap the channel region. A gate oxide film is interposed between the gate electrode and the active region. In this case, the gate oxide layer on the upper surface of the active region is formed to have a thickness thicker than the gate oxide layer on the sidewalls of the active region.
상기 기술적 과제를 달성하기 위하여 본 발명은 돌기형 트랜지스터의 제조방법을 제공한다. 이 방법은, 반도체 기판을 식각하여 상기 기판의 소정 영역으로부터 돌출된 활성영역을 형성하고, 그 주변부에는 상기 활성영역을 정의하는 필드산화막을 형성한다. 활성영역 내의 상부 채널이 형성될 부분에만 선택적으로 산화막 성장 속도를 향상시키는 이온을 주입하고, 필드산화막을 활성영역의 상부면보다 낮은 표면을 갖도록 리세스 식각한다. 상기 활성영역의 표면 노출부를 따라 게이트 산화막을 형성한다. 이때, 활성영역의 상부면에는 산화막 성장 속도를 향상시키는 이온들의 영향으로 인해 측벽에 비해 게이트 산화막이 두껍게 형성된다. In order to achieve the above technical problem, the present invention provides a method of manufacturing a projection transistor. In this method, a semiconductor substrate is etched to form an active region protruding from a predetermined region of the substrate, and a field oxide film defining the active region is formed at its periphery. Only the portion where the upper channel is formed in the active region is selectively implanted with ions to improve the oxide film growth rate, and the field oxide layer is recess-etched to have a surface lower than the upper surface of the active region. A gate oxide film is formed along the surface exposed portion of the active region. At this time, the gate oxide film is formed thicker on the upper surface of the active region than the sidewalls due to the influence of the ions which improve the oxide film growth rate.
산화막 성장 속도를 향상시키는 이온으로는 할로겐 원소가 사용되며, 그 대표적인 예로는 불소, 요오드, 제논 등을 들 수 있다. 필드산화막은 폴리실리콘 재질의 하드 마스크를 마스킹 레이어로 하여 리세스 식각되며, 식각 공정후에는 리모트 플라즈마를 이용한 식각후처리를 더 실시하는 것이 바람직하다. Halogen element is used as an ion which improves the oxide film growth rate, and fluorine, iodine, xenon etc. are mentioned as a typical example. The field oxide film is recess-etched using a polysilicon hard mask as a masking layer, and after the etching process, the post-etching process using a remote plasma is preferably performed.
상기 구조로 트랜지스터를 제조하면, 활성영역 상부면의 게이트 산화막이 측벽보다 두껍게 형성되므로, 상부 채널 부근의 전기장을 기존대비 완화시킬 수 있게 된다. 이처럼 전기장이 완화되면, 상부 채널의 모서리 부분에 반전이 일어나는 것을 막을 수 있으므로, 게이트 전극 탑 부근에서의 기생 트랜지스터 발생을 최대한 억제할 수 있게 된다. When the transistor is manufactured in the above structure, since the gate oxide layer on the upper surface of the active region is formed thicker than the sidewalls, the electric field near the upper channel can be relaxed. When the electric field is relaxed in this manner, inversion can be prevented from occurring at the corners of the upper channel, thereby suppressing parasitic transistor generation near the gate electrode tower.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3은 본 발명에서 제안된 돌기형 트랜지스터의 구조를 도시한 사시도이고, 도 4는 도 3의 A-B 단면도이다. 3 is a perspective view illustrating the structure of the protruding transistor proposed in the present invention, and FIG. 4 is a cross-sectional view taken along line A-B of FIG.
상기 도면을 참조하면, 이 트랜지스터는 다음과 같이 구성되어 있음을 알 수 있다. 반도체 기판(111)의 소정 영역으로부터 돌출된 활성영역(111a)을 가지며, 이 활성영역(111a) 내에는 채널영역(C1,C2,C3)이 형성된다. 활성영역(111a) 주변의 기판(111)에는 상기 활성영역(111a)의 상부면보다 낮은 표면을 갖도록 필드산화막(114)이 형성되고, 그 위에는 채널영역(C1,C2,C3)과 중첩되어 활성영역(111a)의 상부면을 가로지르는 게이트 전극(118)이 놓인다. 게이트 전극(118)과 활성영역(111a) 사이에는 게이트 산화막(117)이 개재된다. 이때, 활성영역(111a) 상부면의 게이트 산화막(117)은 "h+α"의 두께로 형성되는 반면, 활성영역(111a) 측벽의 게이트 산화막(117)은 "h"의 두께로 형성된다. 게이트 전극(118) 양측의 활성영역(111a)에는 소오스 및 드레인 영역(S),(D)이 형성된다. Referring to the figure, it can be seen that this transistor is constructed as follows. An
이와 같이, 활성영역(111a) 상부면의 게이트 산화막(117) 두께를 측벽 대비 상대적으로 두껍게 형성한 것은, 상부 채널(C1)의 모서리 부분에 반전이 일어나지 않도록 하여 게이트 전극(118) 탑 부근에서의 기생 트랜지스터 발생을 최대한 억제하기 위함이다. /상부 채널 부근의 전기장을 완화시켜 상부 채널 모서리 부분에 반전이 일어나는 것을 막기 위함이다. In this way, the thickness of the
도 5 내지 도 10은 상기 구조의 돌기형 트랜지스터 제조방법을 보인 공정순서도이다. 이를 참조하여 그 제조방법을 구체적으로 살펴보면 다음과 같다.5 to 10 are process flowcharts showing a method of manufacturing the protrusion transistor of the above structure. Looking at this in detail the manufacturing method as follows.
도 5와 같이, 반도체 기판(111) 상에 패드 산화막(112)과 패드 질화막(113)을 순차 형성한다. As shown in FIG. 5, the
도 6과 같이, 트랜치가 형성될 부분을 한정하는 마스크로 패드 질화막(113)과 패드 산화막(112)을 순차 식각한 후, 패터닝된 이들 질화막(113)과 산화막(112)을 마스크로해서 기판(111)을 소정 깊이 식각하여 트랜치(t)를 형성한다. 그 결과, 기판(111)으로부터 수직으로 돌출된 활성영역(111a)이 형성된다.As shown in FIG. 6, the
도 7과 같이, 트랜치(t) 내부가 충분히 채워지도록 기판(111) 상에 산화막을 형성한 후, 이를 CMP 처리하여 트랜치(t) 내에 필드산화막(114)을 형성한다. As shown in FIG. 7, an oxide film is formed on the
도 8과 같이, 기판(111) 상에 주변회로 영역을 블로킹(blocking)하는 마스크 패턴(미도시)을 형성하고, 그 위로 할로겐 원소를 이온주입한다. 그 결과, 셀 영역에 놓여진 패드 산화막(112) 아래의 활성영역(111a) 내에만 선택적으로 할로겐 원소가 주입된다. 여기서는 편의상, 할로겐 원소가 주입된 영역을 참조번호 115의 이온주입영역이라 명한다. 적용 가능한 할로겐 원소로는 불소, 요오드, 제논 등을 들 수 있으며, 할로겐 원소의 이온주입은 패드 산화막(112) 아래의 활성영역(111a) 표면측에 가깝게 이온주입영역(115)이 형성되도록 그 투사 깊이(Rp)를 조절하는 것이 바람직하다. As shown in FIG. 8, a mask pattern (not shown) for blocking a peripheral circuit region is formed on the
도 9와 같이, 주변회로 영역의 마스크 패턴을 제거하고, 플라즈마 건식식각법으로 필드산화막(114)을 일정 두께 리세스 식각하여, 패드 질화막(113)과 패드 산화막(112)을 포함한 활성영역(111a)의 일부를 노출시킨다. 이때, 필드산화막(114)의 리세스 식각은 식각 공정을 진행할 때 활성영역(111a)의 상단 모서리 부위에 탑 노칭(top notching)이 발생하는 것을 방지하기 위해 패드 질화막(113) 위에 폴리실리콘 재질의 하드 마스크를 별도 더 형성한 뒤, 이를 마스킹 레이어(masking layer)로 사용해서 식각을 진행하는 방식으로 공정을 진행할 수도 있다. 그후, 노출된 활성영역(111a) 내의 채널 형성 부위에 발생된 플라즈마 식각 손상(damage)을 제거하기 위해 리모트 플라즈마(remote plasma)를 이용한 식각후처리(post etch treatment:PET) 공정을 진행한다. As shown in FIG. 9, the mask pattern of the peripheral circuit region is removed, and the
도 10과 같이, 패드 질화막(113)과 패드 산화막(12)을 순차 제거한 후, 스크린 산화막(미도시)을 형성하고, 문턱전압 조절용 이온주입공정을 실시한다. 이어, 스크린 산화막을 제거하고, 활성영역(111a)의 표면 노출부를 따라 게이트 산화막(116)을 형성한다. 이때, 활성영역(111a)의 상부면은 이온주입영역(115) 내에 주입된 산화를 가속시키는 할로겐 이온들의 영향으로 인해 측벽에 비해 상대적으로 두꺼운 산화막이 형성된다. 즉, 활성영역 내의 상부 채널(C1)이 형성될 부분(예컨대, 활성영역의 상부면)에는 게이트 산화막(116)이 "h+α" 두께로 형성되는 반면, 측벽 채널(C2),(C3)이 형성될 부분(예컨대, 활성영역의 측벽)에는 게이트 산화막(116)이 "h" 두께로 형성된다. 그후, 도 3 및 도 4와 같이 채널영역(C1),(C2),(C3)과 중첩되어 활성영역(111a)의 상부면을 가로지르는 게이트 전극(117)을 형성하고, 이온주입 공정으로 게이트 전극(117) 양측의 상기 활성영역(111a) 내에 소오스 및 드레인 영역(S),(D)을 형성한다. As shown in FIG. 10, after the
이와 같이, 활성영역(111a) 내의 상부 채널(C1)이 형성될 부분에만 선택적으로 산화를 가속시키는 할로겐 원소를 이온주입하여, 이 부분의 게이트 산화막(116) 두께를 측벽에 비해 상대적으로 두껍게 형성시키면, 상부 채널(C1) 부근의 전기장을 기존대비 완화시킬 수 있어, 상부 채널(C1)의 모서리 부분에서는 반전이 일어나지 않도록 하는 것이 가능하다. 그 결과, 게이트 전극(117)의 탑(top) 부근에 원하는 문턱전압 이하에서 턴-온되는 기생 트랜지스터가 형성되는 것을 최대한 억제할 수 있게 된다. As such, by implanting a halogen element that selectively accelerates oxidation to only the portion where the upper channel C1 is to be formed in the
따라서, 본 기술을 적용하면 기존의 돌기형 트랜지스터가 갖는 장점들을 그대로 유지하면서도 트랜지스터의 특성 열화를 방지할 수 있게 된다.Therefore, by applying the present technology it is possible to prevent the deterioration of the transistor characteristics while maintaining the advantages of the conventional projection transistor.
이상 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명하였지만, 본 발명은 상기 실시예들에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있음은 물론이다. Although preferred embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be variously modified and implemented by those skilled in the art without departing from the technical scope of the present invention. Of course.
이상에서 살펴본 바와 같이 본 발명에 의하면, 활성영역 내의 상부 채널이 형성될 부분에 산화를 가속시키는 할로겐 이온을 주입하여, 활성영역 상부면의 게이트 산화막 두께를 측벽보다 상대적으로 두껍게 형성하므로써, 상부 채널 부근의 전기장을 완화시켜, 상부 채널의 모서리 부분에 반전이 일어나는 것을 막을 수 있으므로, 게이트 전극 탑 부근에서의 기생 트랜지스터 발생을 최대한 억제할 수 있을 뿐 아니라 트랜지스터의 특성 열화를 방지할 수 있다. As described above, according to the present invention, by injecting halogen ions to accelerate oxidation in the portion where the upper channel is to be formed in the active region, the thickness of the gate oxide film on the upper surface of the active region is formed to be relatively thicker than the sidewalls, thereby increasing the vicinity of the upper channel. By reducing the electric field of the transistor, it is possible to prevent reversal in the corner of the upper channel, so that parasitic transistor generation in the vicinity of the gate electrode tower can be suppressed as much as possible, and deterioration of the characteristics of the transistor can be prevented.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050058084A KR100728957B1 (en) | 2005-06-30 | 2005-06-30 | Method for fabricating fin transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050058084A KR100728957B1 (en) | 2005-06-30 | 2005-06-30 | Method for fabricating fin transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070002515A true KR20070002515A (en) | 2007-01-05 |
KR100728957B1 KR100728957B1 (en) | 2007-06-15 |
Family
ID=37869495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050058084A KR100728957B1 (en) | 2005-06-30 | 2005-06-30 | Method for fabricating fin transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100728957B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9023704B2 (en) | 2013-02-14 | 2015-05-05 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
CN106847683A (en) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | The method for improving fin field effect pipe performance |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101078725B1 (en) * | 2009-02-16 | 2011-11-01 | 주식회사 하이닉스반도체 | Semiconductor device and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
-
2005
- 2005-06-30 KR KR1020050058084A patent/KR100728957B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9023704B2 (en) | 2013-02-14 | 2015-05-05 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
CN106847683A (en) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | The method for improving fin field effect pipe performance |
Also Published As
Publication number | Publication date |
---|---|
KR100728957B1 (en) | 2007-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100939778B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100728957B1 (en) | Method for fabricating fin transistor | |
US7674677B2 (en) | Semiconductor device and a method for manufacturing the same | |
KR100866713B1 (en) | Semiconductor device and method for forming the same | |
KR101087792B1 (en) | Semiconductor device and method for forming using the same | |
KR100827525B1 (en) | Semiconductor device and method for forming the same | |
KR100650900B1 (en) | Method for fabricating semiconductor device | |
KR100713915B1 (en) | Fin Transistor and method for forming thereof | |
KR100818084B1 (en) | Transister and method for forming the same | |
KR20090114151A (en) | Method for manufacturing semiconductor device | |
KR100701700B1 (en) | Transistor and method for fabricating the same | |
KR100636682B1 (en) | Semiconductor device has recess channel and method of manufacturing the same | |
KR100609539B1 (en) | Method for fabricating semiconductor device | |
KR20060105160A (en) | Method for forming semiconductor device | |
KR101052872B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100876886B1 (en) | Method of manufacturing semiconductor device | |
KR100800141B1 (en) | Method of manufacturing semiconductor device | |
KR100929629B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100649836B1 (en) | Method for forming isolation of semiconductor device | |
KR100743637B1 (en) | Method of manufacturing mosfet device | |
KR100631942B1 (en) | method for forming a transistor in a semiconductor device | |
KR20080085338A (en) | Method for manufacturing of semiconductor device | |
JP2006190985A (en) | Semiconductor device with long channel and manufacturing method thereof | |
KR20070002691A (en) | Method for fabricating semiconductor device | |
KR20080090812A (en) | Method for forming fin type gates of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |