KR101087792B1 - Semiconductor device and method for forming using the same - Google Patents

Semiconductor device and method for forming using the same Download PDF

Info

Publication number
KR101087792B1
KR101087792B1 KR1020090072497A KR20090072497A KR101087792B1 KR 101087792 B1 KR101087792 B1 KR 101087792B1 KR 1020090072497 A KR1020090072497 A KR 1020090072497A KR 20090072497 A KR20090072497 A KR 20090072497A KR 101087792 B1 KR101087792 B1 KR 101087792B1
Authority
KR
South Korea
Prior art keywords
forming
recess
oxide film
semiconductor device
abandoned
Prior art date
Application number
KR1020090072497A
Other languages
Korean (ko)
Other versions
KR20110014899A (en
Inventor
임성혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090072497A priority Critical patent/KR101087792B1/en
Publication of KR20110014899A publication Critical patent/KR20110014899A/en
Application granted granted Critical
Publication of KR101087792B1 publication Critical patent/KR101087792B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Abstract

본 발명은 활성영역을 포함하는 반도체 기판 내에 구비된 리세스와 상기 리세스 측벽에 구비된 제 1 산화막 및 상기 제 1 산화막에 의해 노출되는 상기 리세스 하부에 구비되는 제 2 산화막을 포함함으로써, 반도체 기판에 구비된 리세스 표면에 형성된 게이트 산화막의 조절을 용이하게 하여 제 1 산화막에 의해 GIDL(Gate Induced Drain Leakage)로 인한 반도체 소자의 특성이 열화되지 않도록 하면서, 제 2 산화막에 의해 셀 문턱전압 윈도우를 확보하여 균일한 반도체 소자의 특성을 얻을 수 있는 효과를 제공한다.The present invention includes a recess provided in a semiconductor substrate including an active region, a first oxide film disposed on the sidewalls of the recess, and a second oxide film disposed below the recess exposed by the first oxide film. A cell threshold voltage window is formed by the second oxide layer while facilitating the control of the gate oxide layer formed on the recessed surface of the recess to prevent deterioration of characteristics of the semiconductor device due to the gate induced drain leakage (GIDL) by the first oxide layer. It provides an effect that can secure the uniform semiconductor device characteristics.

리세스, 게이트 산화막, GIDL, 셀 문턱전압 윈도우 Recess, Gate Oxide, GIDL, Cell Threshold Window

Description

반도체 소자 및 그의 형성 방법{Semiconductor device and method for forming using the same}Semiconductor device and method for forming using the same

본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 보다 자세하게는 GIDL(Gate Induced Drain Leakage)를 향상시킬 수 있는 반도체 소자 및 그의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for forming the same, and more particularly, to a semiconductor device and a method for forming the same that can improve a gate induced drain leakage (GIDL).

반도체 소자가 고집적화 되어감에 따라 반도체 소자를 구성하는 패턴의 선폭 및 패턴 사이의 간격도 감소되고 있다. 때문에, 미세한 패턴을 보다 정밀하고 정확하게 형성하는 기술이 요구된다. 반도체 소자에 있어서, 디자인 룰의 감소에 따라 트랜지스터의 게이트 선폭도 매우 축소되고 있다. 그러므로, 미세한 게이트 선폭을 가지면서도 사용자가 요구하는 충분한 성능을 갖는 트랜지스터를 제조하는 것이 요구되고 있다.As semiconductor devices have been highly integrated, the line widths of the patterns constituting the semiconductor devices and the intervals between the patterns are also reduced. Therefore, a technique for forming a fine pattern more precisely and accurately is required. In the semiconductor device, the gate line width of the transistor is also greatly reduced as the design rule decreases. Therefore, there is a demand for manufacturing a transistor having a fine gate line width and having sufficient performance required by a user.

이에 따라 디자인 룰의 증가 없이 유효채널의 길이를 보다 더 확보하는 방법들이 다양하게 연구되고 있다. 이와 같이 유효 채널의 길이를 확보하는 방법 가운데 제한된 게이트 선폭에 대해 채널의 길이를 보다 확장시켜 주는 구조로서, 리세스 채널을 포함하는 트랜지스터 및 핀(Fin) 형태의 활성영역을 도입한 핀형 트랜지 스터(FinFET)를 이용하여 채널의 길이를 보다 연장시키려는 시도가 이루어지고 있다.Accordingly, various methods for securing the effective channel length without increasing the design rule have been studied in various ways. As a method of securing the effective channel length, the channel length is further extended for the limited gate line width. The transistor includes a recess channel and a fin type transistor incorporating a fin type active region. Attempts have been made to extend the length of the channel further using FinFET.

일반적으로, 디램 소자의 경우에는 각 셀에서 데이터를 보유하는 시간(data retention time)이 충분히 길도록 하여, 리프레쉬 주기를 감소시키는 것이 요구된다. 이를 위해서는, 디램 소자에 사용되는 게이트의 누설 전류 발생이 감소되어야 하지만, 게이트 산화막의 두께 조절이 용이하지 않아 그렇지 못한 문제가 있다.In general, in the case of DRAM devices, it is required to reduce the refresh period by making the data retention time long enough in each cell. To this end, the leakage current generation of the gate used in the DRAM device should be reduced, but there is a problem in that the thickness of the gate oxide film is not easily adjusted.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 형성 방법을 나타낸 단면도이다.1A to 1C are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 1a 및 도 1b에 도시된 바와 같이, 소자분리막(12)으로 정의되는 활성영역(14)을 포함하는 반도체 기판(10) 상부에 질화막(16)을 형성한다(도 1a). 그 다음, 질화막(16) 상부에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴(미도시)을 식각마스크로 반도체 기판(10)내에 소정 깊이 리세스(18)를 형성한다. 그 다음, 반도체 기판(10) 상부의 질화막(16)을 제거한다(도 1b).As shown in FIGS. 1A and 1B, a nitride film 16 is formed on the semiconductor substrate 10 including the active region 14 defined as the device isolation film 12 (FIG. 1A). Next, after the photoresist pattern (not shown) is formed on the nitride film 16, a predetermined depth recess 18 is formed in the semiconductor substrate 10 using the photoresist pattern (not shown) as an etch mask. Next, the nitride film 16 over the semiconductor substrate 10 is removed (FIG. 1B).

이후, 도 1c에 도시된 바와 같이, 반도체 기판(10)의 전체 상부에 프리 클리닝을 실시한 후, 리세스(18)를 포함하는 활성영역(14) 상부에 래디컬(radical) 게이트 산화막(20)을 형성한다. 여기서, 리세스(18)의 측벽에 형성되는 게이트 산화막(20)은 GIDL(Gate Induced Drain Leakage)를 제어할 만큼 충분히 두껍게 성장되지 않아 GIDL로 인한 반도체 소자의 특성의 열화시킨다. 특히, 반도체 소자가 고집적화되면서 50nm 테크(tech)이하에서는 게이트 산화막에 의해 반도체 소자의 열화가 심화되어 리프레쉬(refresh) 특성이 저하되는 문제를 야기시킨다.Thereafter, as shown in FIG. 1C, after pre-cleaning the entire upper portion of the semiconductor substrate 10, the radical gate oxide layer 20 is disposed on the active region 14 including the recess 18. Form. Here, the gate oxide film 20 formed on the sidewall of the recess 18 is not grown thick enough to control GIDL (Gate Induced Drain Leakage), thereby degrading the characteristics of the semiconductor device due to GIDL. In particular, as the semiconductor devices are highly integrated, the degradation of the semiconductor devices may be intensified by the gate oxide layer at 50 nm tech or less, causing a problem that the refresh characteristics are degraded.

현재, 리세스 측벽에 게이트 산화막의 두께를 증가시키기 위해 불순물을 주입하는 실험적 기술이 있지만, 이는 셀 오픈 마스크를 별도로 사용하여 셀 영역만을 오픈시켜 불순물을 주입함으로써 공정 복잡도가 증가되는 한계가 있다. 또한, 게이트 산화막의 두께를 증가시키기 위하여 건식 산화막을 적용하는 경우 리세스 하부에 두껍게 형성된 게이트 산화막에 의해 셀 문턱전압 윈도우(Window)를 확보하는 문제가 어려운 한계가 있다.Currently, there are experimental techniques for implanting impurities to increase the thickness of the gate oxide layer on the recess sidewalls, but this has a limitation in that process complexity is increased by injecting impurities by opening only the cell region using a cell open mask separately. In addition, when the dry oxide film is applied to increase the thickness of the gate oxide film, it is difficult to secure a cell threshold voltage window by the gate oxide film thickly formed under the recess.

본 발명은 반도체 기판에 구비된 리세스 표면에 형성된 게이트 산화막의 두께 조절이 용이하지 않아 GIDL(Gate Induced Drain Leakage)로 인한 반도체 소자의 특성을 열화시키는 문제를 해결하고자 한다. The present invention is to solve the problem that the thickness of the gate oxide film formed on the recess surface provided in the semiconductor substrate is not easy to deteriorate the characteristics of the semiconductor device due to GIDL (Gate Induced Drain Leakage).

본 발명의 반도체 소자는 활성영역을 포함하는 반도체 기판 내에 구비된 리세스와 상기 리세스 측벽에 구비된 제 1 산화막 및 상기 제 1 산화막에 의해 노출되는 상기 리세스 하부에 구비되는 제 2 산화막을 포함하는 것을 특징으로 한다.A semiconductor device of the present invention includes a recess provided in a semiconductor substrate including an active region, a first oxide film disposed on the sidewalls of the recess, and a second oxide film disposed below the recess exposed by the first oxide film. It is characterized by.

이때, 상기 활성영역의 표면에 구비된 상기 제 2 산화막을 더 포함하는 것을 특징으로 한다.In this case, the method may further include the second oxide film provided on the surface of the active region.

그리고, 상기 제 1 산화막은 건식산화막인 것을 특징으로 한다.The first oxide film is a dry oxide film.

또한, 상기 제 2 산화막은 상기 반도체 기판 내에 형성된 정션과 이웃한 위치에 구비된 것을 특징으로 한다.In addition, the second oxide film may be provided at a position adjacent to the junction formed in the semiconductor substrate.

그리고, 상기 제 1 산화막은 상기 제 2 산화막보다 두꺼운 두께를 갖는 것을 특징으로 한다.The first oxide film has a thickness thicker than that of the second oxide film.

본 발명의 반도체 소자의 형성 방법은 활성영역을 포함하는 반도체 기판 상에 리세스를 형성하는 단계와 상기 리세스의 하부를 매립하는 절연막을 형성하는 단계와 전체 상부에 어닐링 공정을 수행하는 단계와 상기 절연막에 의해 노출된 상기 활성영역에 구비된 상기 리세스 측벽에 제 1 산화막을 형성하는 단계와 상기 절 연막을 제거하는 단계 및 상기 제거된 절연막의 의해 노출된 상기 리세스 하부 및 상기 활성영역의 표면에 제 2 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of forming a semiconductor device of the present invention includes the steps of forming a recess on a semiconductor substrate including an active region, forming an insulating layer filling a lower portion of the recess, and performing an annealing process on the entire upper portion. Forming a first oxide film on the sidewall of the recess provided in the active region exposed by the insulating layer, removing the insulating layer, and a surface of the lower portion of the recess and the active region exposed by the removed insulating layer. And forming a second oxide film in the.

이때, 상기 리세스를 형성하는 단계 이전 전체 상부에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.In this case, the method may further include forming a nitride film on the entire upper portion before the forming of the recess.

그리고, 상기 절연막을 형성하는 단계는 SOD(Spin On Dielectric)을 상기 리세스 하부에 매립하는 것을 특징으로 한다.The forming of the insulating layer may include embedding a spin on dielectric (SOD) under the recess.

그리고, 상기 절연막을 형성하는 단계 이후 상기 리세스의 측벽에 틸트 이온 주입을 수행하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include performing tilt ion implantation into sidewalls of the recesses after forming the insulating layer.

이때, 상기 틸트 이온 주입을 수행하는 단계는 질소를 이온주입하는 것을 특징으로 한다.At this time, the step of performing the tilt ion implantation is characterized in that the ion implantation of nitrogen.

그리고, 상기 어닐링을 수행하는 단계는 N2 분위기에서 수행되는 것을 특징으로 한다.The annealing may be performed in an N 2 atmosphere.

그리고, 상기 어닐링을 수행하는 단계는 상기 절연막을 질화막으로 변화시키는 것을 특징으로 한다.In the performing of the annealing, the insulating film is changed into a nitride film.

또한, 상기 제 1 산화막을 형성하는 단계는 건식산화법으로 형성되는 것을 특징으로 한다.In addition, the step of forming the first oxide film is characterized in that it is formed by a dry oxidation method.

그리고, 상기 절연막을 제거하는 단계는 H2PO4로 제거되는 것을 특징으로 한다.The removing of the insulating layer may be performed by removing H 2 PO 4 .

그리고, 상기 제 2 산화막을 형성하는 단계는 래디컬 산화법으로 형성되는 것을 특징으로 한다.The forming of the second oxide film may be performed by a radical oxidation method.

본 발명은 반도체 기판에 구비된 리세스 표면에 형성된 게이트 산화막의 조절을 용이하게 하여 GIDL(Gate Induced Drain Leakage)로 인한 반도체 소자의 특성이 열화되지 않도록 하면서, 셀 문턱전압 윈도우를 확보하여 균일한 반도체 소자의 특성을 얻을 수 있는 효과를 제공한다.The present invention facilitates the control of the gate oxide film formed on the recessed surface provided in the semiconductor substrate so that the characteristics of the semiconductor device due to GIDL (Gate Induced Drain Leakage) are not deteriorated, and the cell threshold voltage window is secured to ensure uniform semiconductor. The effect of obtaining the characteristics of the device is provided.

이하에서는 본 발명의 실시예에 따라 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, with reference to the accompanying drawings in accordance with an embodiment of the present invention will be described.

도 2은 본 발명에 따른 반도체 소자를 나타낸 단면도이고, 도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도이다.2 is a cross-sectional view illustrating a semiconductor device according to the present invention, and FIGS. 3A to 3D are cross-sectional views illustrating a method of forming a semiconductor device according to the present invention.

도 2에 도시된 본 발명에 따른 반도체 소자는 소자분리막(102)으로 정의되는 활성영역(104)을 포함하는 반도체 기판(100)에 구비된 리세스(108), 활성영역(104)에 구비된 리세스 측벽에 형성된 산화막(116) 및 활성영역(104)의 전체 상부에 구비된 산화막(118)을 포함한다. 여기서, 산화막(116)은 반도체 기판(100) 내에 형성된 정션 영역(junction region, 점선으로 표시)과 이웃한 리세스 측벽에 형성되는 것이 바람직하다. 그리고, 산화막(116)은 건식 산화법으로 형성되는 것이 바람직하다. 또한, 산화막(118)은 래디컬 산화막으로 산화막(116) 보다 얇은 두께를 갖는 것이 바람직하다. 따라서, 본 발명의 반도체 소자는 산화막(118)에 의해 셀 문턱전 압 윈도우를 용이하게 확보할 수 있고, 산화막(116)에 의해 GIDL(Gate Induced Drain Leakage)을 방지하여 반도체 소자의 특성을 향상시킬 수 있다. The semiconductor device according to the present invention illustrated in FIG. 2 includes recesses 108 and active regions 104 provided in the semiconductor substrate 100 including the active regions 104 defined as device isolation layers 102. An oxide film 116 formed on the sidewalls of the recess and an oxide film 118 provided over the entirety of the active region 104 are included. Here, the oxide film 116 may be formed on the sidewalls of the recess adjacent to the junction region (indicated by a dotted line) formed in the semiconductor substrate 100. The oxide film 116 is preferably formed by a dry oxidation method. In addition, the oxide film 118 is a radical oxide film and preferably has a thickness thinner than that of the oxide film 116. Accordingly, the semiconductor device of the present invention can easily secure the cell threshold voltage window by the oxide film 118, and prevent the GIDL (Gate Induced Drain Leakage) by the oxide film 116 to improve the characteristics of the semiconductor device. Can be.

도 3a에 도시된 바와 같이, 소자분리막(102)으로 정의되는 활성영역(104)을 포함하는 반도체 기판(100) 상에 질화막(106)을 형성한다. 이때, 질화막(106)은 후속 공정에 반도체 기판(100)을 식각하여 리세스가 용이하게 형성되도록 한다. 그 다음, 질화막(106) 상부에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴(미도시)을 식각마스크로 반도체 기판(100)을 식각하여 리세스(108)를 형성한다. 그 다음, 리세스(108) 내에 소정 두께의 SOD(Spin On Dielectric)층(110)을 형성하는 것이 바람직하다. 여기서, 리세스(108) 내의 소정 두께는 게이트 채널이 형성되는 영역의 두께인 것이 바람직하다. 즉, 리세스(108)의 양측벽에 형성될 정션 영역(점선으로 표시)의 깊이 만큼의 깊이를 갖는 리세스(108)의 측벽이 노출되도록 SOD층(110)이 리세스(108) 하부에 매립되도록 하는 것이 바람직하다. As shown in FIG. 3A, the nitride film 106 is formed on the semiconductor substrate 100 including the active region 104 defined as the device isolation layer 102. In this case, the nitride layer 106 may etch the semiconductor substrate 100 in a subsequent process so that the recess is easily formed. Next, after the photoresist pattern (not shown) is formed on the nitride film 106, the recess 108 is formed by etching the semiconductor substrate 100 using the photoresist pattern (not shown) as an etching mask. Next, it is desirable to form a spin on dielectric (SOD) layer 110 of a predetermined thickness in the recess 108. Here, the predetermined thickness in the recess 108 is preferably the thickness of the region where the gate channel is formed. That is, the SOD layer 110 is disposed below the recess 108 so that sidewalls of the recess 108 having a depth corresponding to the depth of the junction region (indicated by the dotted lines) to be formed on both side walls of the recess 108 are exposed. It is desirable to allow landfilling.

다음으로, 도 3b에 도시된 바와 같이, 활성영역(104)에 형성된 리세스(108)내에 매립된 SOD층(110)에 의해 노출된 리세스(108)의 측벽 및 SOD층(110) 상부에 틸트(Tilt) 이온 주입 공정(112)을 실시하는 것이 바람직하다. 여기서, 틸트 이온 주입 공정(112)은 소정 각도 기울어져 리세스(108)의 측벽에 이온주입이 용이하게 이루어지도록 하는 공정으로 선택적으로 수행될 수 있다. 그 다음, 전체 상부에 N2 분위기의 고온 어닐링 공정(114)을 수행한다. 여기서, 어닐링 공정(114)을 수행하면 리세스 하부에 매립된 SOD층(110)은 질화막이 된다. 구체적으로, SOD(110)는 Si 와 N으로 구성되기 때문에 고온 어닐링 공정에서 Si3N4의 화합물을 형성하게 되어 SOD층(110)은 질화막으로 변화되는 것이다. Next, as shown in FIG. 3B, the sidewalls of the recesses 108 exposed by the SOD layer 110 embedded in the recesses 108 formed in the active region 104 and the top of the SOD layer 110 are exposed. It is preferable to perform a tilt ion implantation process 112. Here, the tilt ion implantation process 112 may be selectively performed by a process of inclining a predetermined angle so that ion implantation is easily performed on the sidewall of the recess 108. Next, a high temperature annealing process 114 of N 2 atmosphere is performed on the whole. In this case, when the annealing process 114 is performed, the SOD layer 110 buried under the recess becomes a nitride film. Specifically, since the SOD 110 is composed of Si and N to form a compound of Si 3 N 4 in the high temperature annealing process, the SOD layer 110 is changed into a nitride film.

그리고, 도 3c에 도시된 바와 같이, 활성영역(104)에 형성된 리세스(108)내에 매립된 SOD층(110)에 의해 노출된 리세스(108)의 측벽에 산화막(116)을 형성한다. 이때, 산화막(116)은 건식산화법으로 형성되는 것이 바람직하다. 여기서, 건식산화법으로 형성되는 산화막(116)은 건식산화의 특성으로 일반적인 래디컬(radical) 산화막으로 증착되는 두께보다 두껍게 형성된다. 또한, 틸트 이온 주입 공정(112)에서 주입된 비활성 원소는 불순물로 작용하여 산화막(116) 증착 시 산화막(116)의 표면 에너지를 증가시킴으로써 성장율을 증가시켜 산화막(116)의 두께를 더욱 두껍게 한다. 그 다음, 질화막(106)을 제거한다. 이때, 질화막(106)은 H2PO4로 제거하는 것이 바람직하다. 이 과정에서는 질화막으로 변화된 SOD층(110)도 함께 제거된다. 결국, 리세스 측벽에 구비된 산화막(116)만이 남아있게 된다. As shown in FIG. 3C, an oxide film 116 is formed on the sidewall of the recess 108 exposed by the SOD layer 110 embedded in the recess 108 formed in the active region 104. At this time, the oxide film 116 is preferably formed by a dry oxidation method. Here, the oxide film 116 formed by the dry oxidation method is formed thicker than the thickness deposited by a general radical oxide due to the characteristics of dry oxidation. In addition, the inert element implanted in the tilt ion implantation process 112 acts as an impurity to increase the surface energy of the oxide film 116 when the oxide film 116 is deposited, thereby increasing the growth rate to further increase the thickness of the oxide film 116. Next, the nitride film 106 is removed. At this time, the nitride film 106 is preferably removed with H 2 PO 4 . In this process, the SOD layer 110 changed to a nitride film is also removed. As a result, only the oxide film 116 provided on the recess sidewall remains.

이후, 도 3d에 도시된 바와 같이, 전체 상부에 래디컬 산화법을 이용하여 산화막(118)을 형성한다. 본 단계에서 형성된 산화막(118)은 일반적인 래디컬 산화막으로 이전 공정에서 수행된 건식산화로 형성된 산화막(116)보다 얇은 두께를 갖는다. 결과적으로 리세스 하부 즉, 채널이 형성되는 영역은 측벽에 형성된 산화막(116) 보다 얇은 두께를 갖는 산화막(118)이 형성됨으로써 셀 문턱전압 윈도우를 확보할 수 있다. 또한, 리세스 측벽에 형성된 산화막(116)은 리세스 하부에 형성된 산화막(118) 보다 두꺼워 GIDL을 용이하게 방지할 수 있다. Thereafter, as illustrated in FIG. 3D, the oxide film 118 is formed over the entire surface by using the radical oxidation method. The oxide film 118 formed in this step is a general radical oxide film and has a thickness thinner than that of the oxide film 116 formed by dry oxidation performed in the previous process. As a result, an oxide film 118 having a thickness thinner than that of the oxide film 116 formed on the sidewall of the recess, that is, the region where the channel is formed, is formed to secure the cell threshold voltage window. In addition, the oxide film 116 formed on the sidewalls of the recess is thicker than the oxide film 118 formed below the recess, thereby easily preventing GIDL.

상술한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 채널이 형성되는 영역의 두께만큼 리세스 하부에 SOD층을 형성한 후, SOD층에 의해 노출된 리세스 측벽에 틸트 이온주입을 실시하고 건식산화방법으로 산화막을 형성함으로써 리세스 측벽에는 두꺼운 두께의 산화막을 형성하고, 리세스 하부에는 리세스 측벽에 형성된 산화막보다 얇은 두께의 산화막을 형성함으로써 GIDL을 방지하고, 셀 문턱전압 윈도우를 확보하여 반도체 소자가 균일한 특성을 갖도록 할 수 있다. As described above, in the method of forming a semiconductor device according to the present invention, after forming the SOD layer below the recess by the thickness of the region where the channel is formed, tilt ion implantation is performed on the sidewall of the recess exposed by the SOD layer. By forming an oxide film by dry oxidation method, an oxide film having a thick thickness is formed on the sidewall of the recess, and an oxide film having a thickness thinner than the oxide film formed on the sidewall of the recess is formed, thereby preventing GIDL and securing a cell threshold voltage window. The semiconductor device can be made to have uniform characteristics.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 형성 방법을 나타낸 단면도.1A to 1C are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 2은 본 발명에 따른 반도체 소자를 나타낸 단면도.2 is a cross-sectional view showing a semiconductor device according to the present invention.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도.2A to 2D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

Claims (15)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 활성영역을 포함하는 반도체 기판 상에 리세스를 형성하는 단계;Forming a recess on the semiconductor substrate including the active region; 상기 리세스의 하부를 매립하는 절연막을 형성하는 단계;Forming an insulating film filling a lower portion of the recess; 전체 상부에 어닐링 공정을 수행하는 단계;Performing an annealing process on the entire top; 상기 절연막에 의해 노출된 상기 활성영역에 구비된 상기 리세스 측벽에 제 1 산화막을 형성하는 단계; Forming a first oxide film on sidewalls of the recess provided in the active region exposed by the insulating film; 상기 절연막을 제거하는 단계; 및Removing the insulating film; And 상기 제거된 절연막의 의해 노출된 상기 리세스 하부 및 상기 활성영역의 표면에 제 2 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a second oxide film under the recess and the surface of the active region exposed by the removed insulating film. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 청구항 6에 있어서,The method according to claim 6, 상기 리세스를 형성하는 단계 이전Before forming the recess 전체 상부에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a nitride film over the whole, the method of forming a semiconductor device characterized in that it further comprises. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 청구항 6에 있어서,The method according to claim 6, 상기 절연막을 형성하는 단계는Forming the insulating film 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 청구항 6에 있어서,The method according to claim 6, 상기 절연막을 형성하는 단계 이후,After forming the insulating film, 상기 리세스의 측벽에 틸트 이온 주입을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And performing a tilt ion implantation on the sidewalls of the recesses. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 청구항 9에 있어서,The method according to claim 9, 상기 틸트 이온 주입을 수행하는 단계는Performing the tilt ion implantation 질소를 이온주입하는 것을 특징으로 하는 반도체 소자의 형성 방법.A method of forming a semiconductor device, characterized by ion implantation of nitrogen. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 청구항 6에 있어서,The method according to claim 6, 상기 어닐링을 수행하는 단계는Performing the annealing is N2 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.Method for forming a semiconductor device, characterized in that carried out in N 2 atmosphere. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 청구항 6에 있어서,The method according to claim 6, 상기 어닐링을 수행하는 단계는Performing the annealing is 상기 절연막을 질화막으로 변화시키는 것을 특징으로 하는 반도체 소자의 형 성 방법.And forming said nitride film into a nitride film. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 청구항 6에 있어서,The method according to claim 6, 상기 제 1 산화막을 형성하는 단계는Forming the first oxide film is 건식산화법으로 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.A method of forming a semiconductor device, characterized in that it is formed by a dry oxidation method. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 was abandoned when the registration fee was paid. 청구항 6에 있어서,The method according to claim 6, 상기 절연막을 제거하는 단계는Removing the insulating film H2PO4로 제거되는 것을 특징으로 하는 반도체 소자의 형성 방법.Method for forming a semiconductor device, characterized in that removed with H 2 PO 4 . 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 was abandoned upon payment of a registration fee. 청구항 6에 있어서,The method according to claim 6, 상기 제 2 산화막을 형성하는 단계는Forming the second oxide film 래디컬 산화법으로 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.A method of forming a semiconductor device, characterized in that it is formed by a radical oxidation method.
KR1020090072497A 2009-08-06 2009-08-06 Semiconductor device and method for forming using the same KR101087792B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090072497A KR101087792B1 (en) 2009-08-06 2009-08-06 Semiconductor device and method for forming using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090072497A KR101087792B1 (en) 2009-08-06 2009-08-06 Semiconductor device and method for forming using the same

Publications (2)

Publication Number Publication Date
KR20110014899A KR20110014899A (en) 2011-02-14
KR101087792B1 true KR101087792B1 (en) 2011-11-30

Family

ID=43773886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090072497A KR101087792B1 (en) 2009-08-06 2009-08-06 Semiconductor device and method for forming using the same

Country Status (1)

Country Link
KR (1) KR101087792B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853021B2 (en) 2011-10-13 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US11315931B2 (en) 2011-10-13 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9634134B2 (en) 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724572B1 (en) * 2006-02-14 2007-06-04 삼성전자주식회사 Fabricating method of transistor having recessed gate electrode
US20070246755A1 (en) * 2006-04-20 2007-10-25 Pei-Ing Lee Method for fabricating recessed gate mos transistor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724572B1 (en) * 2006-02-14 2007-06-04 삼성전자주식회사 Fabricating method of transistor having recessed gate electrode
US20070246755A1 (en) * 2006-04-20 2007-10-25 Pei-Ing Lee Method for fabricating recessed gate mos transistor device

Also Published As

Publication number Publication date
KR20110014899A (en) 2011-02-14

Similar Documents

Publication Publication Date Title
KR100745917B1 (en) Method for fabricating semiconductor device
KR100720232B1 (en) Method for forming semiconductor device having fin structure
KR20090056568A (en) Semiconductor device and method of manufacturing the same
KR101087792B1 (en) Semiconductor device and method for forming using the same
JP3360064B2 (en) Method for manufacturing semiconductor device
KR100683490B1 (en) Method for manufacturing field effect transistor having vertical channel
KR101110736B1 (en) Single electron transistor having extended channel and fabrication method of the same
KR100728957B1 (en) Method for fabricating fin transistor
KR100549579B1 (en) Method for manufacturing cell transistor
KR101097469B1 (en) Semiconductor device and method for fabricating the same
KR101057189B1 (en) Transistor for suppressing short channel effect and manufacturing method thereof
KR100906648B1 (en) Method for manufacturing transistor in semiconductor device
KR100641922B1 (en) Semiconductor device and method for manufacturing the same
KR100743647B1 (en) Method of manufacturing semiconductor device
KR20020055147A (en) Method for manufacturing semiconductor device
KR100745924B1 (en) Method for manufacturing semiconductor device
KR100753098B1 (en) Semiconductor device with increased channel length and method for manufacturing the same
KR100649836B1 (en) Method for forming isolation of semiconductor device
KR101088818B1 (en) Method for fabricating the semiconductor device
KR20110047886A (en) Method for fabricating saddle fin in semiconductor device
KR100668734B1 (en) Method of manufacturing semiconductor device
KR100636934B1 (en) Method for manufacturing semiconductor device
KR101194742B1 (en) Method for forming semiconductor device
KR100876833B1 (en) Semiconductor device and method for manufacturing the same
KR100861650B1 (en) Semiconductor device with recess gate and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee