KR20060135542A

KR20060135542A - Ａｇｃ 회로

Info

Publication number: KR20060135542A
Application number: KR1020060056766A
Authority: KR
Inventors: 가즈유끼 고바야시
Original assignee: 산요덴키가부시키가이샤
Priority date: 2005-06-24
Filing date: 2006-06-23
Publication date: 2006-12-29
Also published as: US20060293009A1; KR100742493B1; JP2007006260A; CN1885712A; TW200701634A

Abstract

입력 신호의 진폭이 필요로 되는 진폭으로 되도록 게인을 고정하는 AGC 회로를 제공하는 것을 목적으로 한다. 설정되는 게인이 가변이며 입력 신호를 게인으로 증폭하는 가변 게인 증폭 회로와, 가변 게인 증폭 회로에 의해 증폭된 출력 신호를 검파하는 검파 회로와, 검파 회로에 의해 검파된 출력 신호의 진폭을 나타내는 검파 전압과 출력 신호의 진폭을 소정의 크기로 고정하기 위한 기준 전압과의 차 전압에 따른 오차 전압을 출력하는 오차 증폭 회로와, 오차 전압에 따라 충전을 행하여 가변 게인 증폭 회로의 게인 설정 입력에 인가되는 가변 게인 증폭 회로의 게인을 일정 값으로 고정하기 위한 설정 전압을 유지하는 컨덴서와, 컨덴서의 충전 전압이 설정 전압으로 될 때까지 컨덴서의 충전 동작을 허가하기 위해서 폐쇄하고 컨덴서의 충전 전압이 설정 전압으로 된 후에는 컨덴서의 충전 동작을 금지하기 위해서 개방하는 충전용 스위치 회로를 구비한 것을 특징으로 한다.

가변 게인 증폭 회로, 검파 회로, 기준 전압, 검파 전압, 게인, 컨덴서, 증폭 회로

Description

ＡＧＣ 회로{AGC CIRCUIT}

도 1은 본 발명에 따른 AGC 회로(25)와 주변 구성의 일례를 도시하는 블록도.

도 2는 기준 전압 Vref를 발생하는 트리밍 저항을 도시한 도면.

도 3은 ASK 변조 신호로부터 클럭을 추출하는 클럭 추출 회로를 도시한 도면.

도 4는 본 발명에 따른 AGC 회로(25)와 주변 구성의 동작을 도시하는 타이밍차트.

도 5는 본 발명에 따른 AGC 회로(25)에 ASK 변조 신호를 입력한 경우의 주요부 파형을 도시하는 파형도.

도 6은 일반적인 AGC 회로의 구성을 도시하는 블록도.

도 7은 일반적인 AGC 회로에 ASK 변조 신호를 입력한 경우의 주요부 파형을 도시하는 파형도.

도 8은 본 발명에 따른 AGC 회로(25)를 패시브 키리스 엔트리 시스템에 적용했을 때의 모습을 도시하는 모식도.

<도면의 주요부분에 대한 부호의 설명>

1, 101 : 가변 게인 증폭 회로

2, 102 : 증폭 회로

3, 103 : 검파 회로

4, 104 : 안테나

5 : 신호 진폭 검출 회로

6 : 마이크로 컴퓨터

7, 17 : 스위치 회로

8 : 컨덴서

9 : EEPROM

10, 14 : 레지스터

11 : DAC

12 : RC 발진 회로

13 : 카운터

15 : 일치 검출 회로

16 : 차동 증폭 회로

18 : 커플링 컨덴서

19, 20 : P 채널 MOSFET

21 : 콤퍼레이터 회로

23 : 차량 탑재기

24 : 휴대기

25 : AGC 회로

26 : 2치화 회로

27, 28 : 정전류원

29 : 고저항

[특허 문헌 1] 일본 특개평6-78241호 공보

본 발명은, AGC 회로에 관한 것이다.

일반적으로 AGC(Automatic Gain Control) 회로는, 입력 신호의 진폭의 변동에 상관없이, 출력 신호의 진폭을 일정하게 하기 위해서, 증폭 회로의 게인에 부귀환이 걸리도록 제어를 행하는 것이다. 즉, AGC 회로는, 입력 신호의 진폭이 소정 값보다 클 때에는 증폭 회로의 게인을 내리고, 입력 신호의 진폭이 소정 값보다도 작을 때에는 증폭 회로의 게인을 올리도록 동작하는 회로이다. 이러한 AGC 회로는, 예를 들면, 전파의 강도의 변동이 음성 출력에 나타나지 않도록 하는 AM 수신기 등에 적용되어 있다.

이하, 도 6에 도시한 일반적인 AGC 회로의 구성에 대하여 설명한다.

가변 게인 증폭 회로(VGA(Variable Gain Amplifier))(101)는, 후술하는 검파 회로(103)로부터 출력되는 검파 전압 det_out가 인가됨으로써 게인이 가변으로 되는 증폭 회로이다. 가변 게인 증폭 회로(101)는, 입력 신호(교류 신호) vga_in을 설정된 게인으로 증폭하여, 증폭 신호 amp_in을 출력한다. 증폭 회로(102)는, 가변 게인 증폭 회로(101)의 후단에 설치되고, 미리 고정된 게인으로 증폭 신호 amp_in을 다시 증폭한 출력 신호 det_in을 출력하는 것이다. 또한, 증폭 회로(102)의 출력 신호 det_in은, 도 6의 AGC 회로의 후단에 설치되는 회로 블록(도시 생략)이 출력 신호 det_in을 정상적으로 신호 처리 가능한 진폭을 갖고 있을 필요가 있다. 따라서, 증폭 회로(102)는, 출력 신호 det_in이 후단의 회로 블록에서 정상적으로 신호 처리 가능한 진폭으로 되는 게인을 미리 갖는 것으로 된다. 그러나, 가변 게인 증폭 회로(101)가 증폭 신호 amp_in의 진폭을 출력 신호 det_in의 진폭과 동일하게 할 수 있을 만큼의 게인을 설정 가능하면, 증폭 회로(102)를 생략할 수도 있다. 검파 회로(103)는, 출력 신호 det_in을 적분하여, 출력 신호 det_in의 진폭의 크기를 나타내는 직류 전압을 검파 전압 det_out로서 출력하는 것이다. 검파 회로(103)는, 예를 들면, 출력 신호 det_in을 평활화하는 다이오드(103a) 및 컨덴서(103b)로 이루어지고, 컨덴서(103b)의 비접지측으로 되는 일단으로부터 검파 전압 det_out를 출력한다. 이 검파 전압 det_out는, 가변 게인 증폭 회로(101)에 설치된 게인 설정 입력에 인가된다. 이에 의해, 가변 게인 증폭 회로(101)의 게인은, 출력 신호 det_in의 진폭이 일정해지도록, 검파 전압 det_out의 크기에 따른 부귀환 작용에 의해 변경되게 된다.

그러나, 도 6의 AGC 회로는, 출력 신호 det_in의 진폭을 일정하게 하는 부귀환 제어가 작용하기 때문에, 예를 들면 ASK(Amplitude Shift Keying) 변조 신호 등 의 진폭에 정보를 갖는 입력 신호가 상기 AGC 회로에 입력된 경우에는, 출력 신호 det_in에는 해당 진폭이 반영되지 않게 되는 문제가 발생하게 된다. 이하, 이 문제에 대하여 도 6 및 도 7을 참조하면서 설명한다. 여기서, 도 7은, 도 6의 AGC 회로에 ASK 변조 신호를 입력한 경우의 주요부 파형을 도시하는 파형도이다.

우선, ASK 변조 신호 vin이 안테나(104)에 의해 수신되면, 이 ASK 변조 신호 vin은 입력 신호 vga_in으로서 가변 게인 증폭 회로(101)에 입력된다. 이 때, 가변 게인 증폭 회로(101)의 게인은, 후단의 증폭 회로(102)로부터 출력되는 출력 신호 det_in을 검파한 검파 회로(103)의 검파 전압 det_out에 따라 정해져 있다. 즉, 입력 신호 vga_in은, 이 때의 가변 게인 증폭 회로(101)의 게인으로 증폭되어 증폭 신호 amp_in으로 된다. 그리고, 이 증폭 신호 amp_in은, 증폭 회로(102)의 고정된 게인으로 증폭되어 출력 신호 det_in으로 된다. 이 출력 신호 det_in은, 후단의 회로 블록에 입력됨과 함께 검파 회로(103)에도 입력된다.

여기서, 예를 들면, 검파 회로(103)에 입력되는 출력 신호 det_in의 진폭이 소정 값보다 큰 경우, 검파 회로(103)로부터의 검파 전압 det_out는, 출력 신호 det_in의 진폭이 소정 값일 때의 검파 전압 det_out보다 하이 레벨로 된다. 그리고, 이 하이 레벨의 검파 전압 det_out가 게인 설정 입력에 인가됨으로써, 가변 게인 증폭 회로(101)의 게인은, 출력 신호 det_in의 진폭을 일정하게 하기 위해서 내려간다. 이 결과, 가변 게인 증폭 회로(101)의 게인은, 출력 신호 det_in의 진폭이 소정 값으로 될 때의 게인보다 작은 게인이 설정된다. 그리고, 입력 신호 vga_in은, 가변 게인 증폭 회로(101)의 해당 작은 게인으로 증폭된 증폭 신호 amp_in으로 된다. 한편, 검파 회로(103)에 입력되는 출력 신호 det_in의 진폭이 소정 값보다 작은 경우, 검파 회로(103)로부터 출력되는 검파 전압 det_out는, 출력 신호 det_in이 소정 값일 때의 검파 전압 det_out보다 로우 레벨로 된다. 그리고, 이 로우 레벨의 검파 전압 det_out가 게인 설정 입력에 인가됨으로써, 가변 게인 증폭 회로(101)의 게인은, 출력 신호 det_in의 진폭을 일정하게 하기 위해서 올라간다. 이 결과, 가변 게인 증폭 회로(101)의 게인은, 출력 신호 det_in의 진폭이 소정 값으로 될 때의 게인보다 큰 게인이 설정된다. 그리고, 입력 신호 vga_in은, 가변 게인 증폭 회로(101)의 해당 큰 게인으로 증폭되어 증폭 신호 amp_in으로 된다. 또한, AGC 회로에서는, 루프를 형성하여 부귀환 제어를 행하고 있기 때문에, 가변 게인 증폭 회로(101)나 증폭 회로(102)의 출력, 검파 회로(103)의 검파 등에 의해서 지연 시간이 발생하게 된다. 그 때문에, 이 지연 시간분 지연된 타이밍에서, 가변 게인 증폭 회로(101)는 입력 신호 vga_in을 증폭하게 된다.

이 결과, 입력 신호 vga_in은, 도 7에 도시한 바와 같은 파형의 증폭 신호 amp_in으로 되어, 해당 입력 신호 vga_in의 진폭이 갖는 정보를, 후단의 증폭 회로(102)에 전달할 수 없게 될 가능성이 있었다. 그리고, 해당 증폭 신호 amp_in에 기초하는 출력 신호 det_in도 또한, 입력 신호 vga_in의 진폭이 갖는 정보를, 후단의 회로 블록에 전달할 수 없게 될 가능성이 있었다. 그 때문에, 후단의 회로 블록에서 정상적인 신호 처리를 할 수 없게 된다고 하는 가능성이 있었다. 혹은, 회로 블록에서 잘못된 신호 처리가 이루어진다고 하는 가능성이 있었다.

따라서, 본 발명은, 입력 신호의 진폭이 필요로 되는 진폭으로 되도록 게인 을 고정하는 AGC 회로를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위한 발명은, 설정되는 게인이 가변이고, 입력 신호를 상기 게인으로 증폭하는 가변 게인 증폭 회로와, 상기 가변 게인 증폭 회로에 의해 증폭된 출력 신호를 검파하는 검파 회로와, 상기 검파 회로에 의해 검파된 상기 출력 신호의 진폭을 나타내는 검파 전압과, 상기 출력 신호의 진폭을 소정의 크기로 고정하기 위한 기준 전압과의 차 전압에 따른 오차 전압을 출력하는 오차 증폭 회로와, 상기 오차 전압에 따라 충전을 행하여, 상기 가변 게인 증폭 회로의 게인 설정 입력에 인가되는, 해당 가변 게인 증폭 회로의 게인을 일정 값으로 고정하기 위한 설정 전압을 유지하는 컨덴서와, 상기 컨덴서의 충전 전압이 상기 설정 전압으로 될 때까지 상기 컨덴서의 충전 동작을 허가하기 위해서 폐쇄하고, 상기 컨덴서의 충전 전압이 상기 설정 전압으로 된 후에는 상기 컨덴서의 충전 동작을 금지하기 위해서 개방하는 충전용 스위치 회로를 구비한 것을 특징으로 한다.

본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 분명해진다.

<<실시예>>

===AGC 회로의 전체 구성===

도 1, 도 5를 참조하면서 본 발명에 따른 AGC 회로(25)의 전체 구성에 대하여 설명한다. 도 1은, 본 발명에 따른 AGC 회로(25)(이점쇄선)와 주변 구성(신호 진폭 검출 회로(5) 등)의 일례를 도시한 블록도이다. 도 5는, 본 발명에 따른 AGC 회로(25)에 ASK 변조 신호를 입력한 경우의 주요부 파형을 도시하는 파형도이다. 또한, 도 1에서 AGC 회로(25)는, EEPROM(Electronically Erasable and Programmable Read Only Memory)(9)(불휘발성 메모리), 레지스터(10), DAC(11), RC 발진 회로(12), 2치화 회로(26), 카운터(13), 레지스터(14)(비교 레지스터), 일치 검출 회로(15)를 구성으로 하고 있지만, 이것에 한하는 것은 아니다. 예를 들면, 해당 각 구성을 AGC 회로(25)의 주변 구성으로서 설치하고, 나머지 구성으로 AGC 회로(25)를 구성하여도 된다. 또한, 본 실시예에서의 AGC 회로(25)는, 예를 들면, 도 5에 도시한 ASK 변조 신호 vin을 처리하기 위해서 동작하는 것으로서 이하 설명한다. 그리고, ASK 변조 신호 vin은, 소정 레벨 이상(예를 들면 200mVPP)의 진폭이 예를 들면 10msec(t0t1간) 계속된 헤더부와, 진폭의 변화에 정보를 갖는 90msec(t1t2간)의 데이터부로 구성되어 있는 것으로서 이하 설명한다.

안테나(4)는, ASK 변조 신호 vin을 수신한다. 이 ASK 변조 신호 vin은, 입력 신호 vga_in(교류 신호)으로서 신호 진폭 검출 회로(5) 및 AGC 회로(25)에 입력된다.

신호 진폭 검출 회로(5)는, 입력 신호 vga_in의 헤더부의 선두가 소정 레벨 이상의 진폭인지의 여부를 판별한다. 신호 진폭 검출 회로(5)는, 입력 신호 vga_in의 헤더부의 선두가 소정 레벨 이상의 진폭이 아니라고 판별하는 기간, AGC 회로(25) 및 마이크로 컴퓨터(6)를 동작시키지 않기 때문에, 하이 레벨의 WAKE 신호를 해당 AGC 회로(25) 및 마이크로 컴퓨터(6)에 출력한다. 또한, 신호 진폭 검출 회로(5)는, 입력 신호 vga_in의 헤더부의 선두가 소정 레벨 이상의 진폭이라고 판별하면, AGC 회로(25) 및 마이크로 컴퓨터(6)를 동작시키기 위해서, 로우 레벨의 WAKE 신호(동작 개시 신호)를 해당 AGC 회로(25) 및 마이크로 컴퓨터(6)에 출력한다. 그리고, 신호 진폭 검출 회로(5)는, 마이크로 컴퓨터(6)로부터의 로우 레벨의 리세트 신호가 입력되면, 하이 레벨의 WAKE 신호를 AGC 회로(25) 및 마이크로 컴퓨터(6)에 다시 출력한다. 또한, 본 실시예에서 신호 진폭 검출 회로(5)는, 입력 신호 vga_in의 헤더부의 선두가 소정 레벨이라고 판별한 직후에 로우 레벨의 WAKE 신호를 출력하고 있지만, 이것에 한하는 것은 아니다. 예를 들면, 헤더부의 선두로부터 미리 정해진 기간, 소정 레벨 이상의 진폭이 입력되었을 때, 신호 진폭 검출 회로(5)가 로우 레벨의 WAKE 신호를 출력하도록 설치하여도 된다. 이 결과, 보다 확실하게 소정 레벨 이상의 진폭이 계속되는 헤더부를 갖는 입력 신호 vga_in에 대해서만, 이하의 처리를 행하는 것이 가능하게 된다. 예를 들면, ASK 변조 신호 vin과는 다른 신호로서, 미리 정해진 기간보다 짧은 기간에서 소정 레벨 이상의 진폭을 갖는 신호를 안테나(4)가 수신한 경우의, 신호 진폭 검출 회로(5)에 의한 로우 레벨의 WAKE 신호의 출력을 방지하는 것이 가능하게 된다.

마이크로 컴퓨터(6)는, 신호 진폭 검출 회로(5)로부터 로우 레벨의 WAKE 신호가 입력되면, 타이머(도시 생략)의 계시를 스타트시킨다. 그리고, 마이크로 컴퓨터(6)는, 타이머의 계시가 ASK 변조 신호 vin의 통신 기간(t0t2간. 예를 들면, 10msec＋90msec＝100msec)에 도달하였는지의 여부를 판별한다. 마이크로 컴퓨터(6)는, 타이머의 계시가 100msec에 도달했다고 판별하면, 로우 레벨의 리세트 신호를 신호 진폭 검출 회로(5)에 출력한다.

AGC 회로(25)는, 신호 진폭 검출 회로(5)로부터 로우 레벨의 WAKE 신호가 입 력되면, 전원이 투입되어 동작 가능하게 된다. 예를 들면, AGC 회로(25)가 동작하기 위한 전원 전압을 인가하는 전원 라인과, AGC 회로(25)의 각 구성의 전원 라인 사이에는, 트랜지스터 등의 스위치 소자(도시 생략)가 개재되고, 로우 레벨의 WAKE 신호에 기초하여 해당 스위치 소자가 ON함으로써, AGC 회로(25)는 동작 가능하게 된다.

스위치 회로(7)(방전용 스위치 회로)는, 일단측이 컨덴서(8)의 비접지측과 접속되고, 타단측이 접지되어 있다. 예를 들면, 스위치 회로(7)는, 트랜지스터로 구성된다. 그리고, 스위치 회로(7)가 AGC 회로(25)의 초기 동작으로서 소정 기간 폐쇄됨으로써, 컨덴서(8)의 전하가 해당 스위치 회로(7)를 통하여 방전된다.

가변 게인 증폭 회로(1)는, 컨덴서(8)의 충전 전압이 인가됨으로써 게인이 가변으로 되는 증폭 회로이다. 그리고, 가변 게인 증폭 회로(1)는, 입력 신호 vga_in을 설정된 게인으로 증폭한 증폭 신호 amp_in을 출력한다. 예를 들면, 가변 게인 증폭 회로(1)는, 컨덴서(8)의 충전 전압이 커짐에 따라서, 게인이 작아지는 특성을 갖는다. 또한, 가변 게인 증폭 회로(1)는, 컨덴서(8)의 충전 전압이 작아짐에 따라서, 게인이 커지게 되는 특성을 갖는다. 또한, 가변 게인 증폭 회로(1)의 게인의 변화는, 이것에 한하는 것은 아니다. 예를 들면, 차동 증폭 회로(16)(오차 증폭 회로)의 ± 입력 단자를 반전시켜, 컨덴서(8)의 충전 전압이 커짐에 따라서 게인을 크게 하고, 충전 전압이 작아짐에 따라서 게인을 작아지도록 설치하여도 된다.

증폭 회로(2)는, 가변 게인 증폭 회로(1)의 후단에 설치되어 있다. 또한, 증폭 회로(2)와 가변 게인 증폭 회로(1)의 순서는 전후이어도 된다. 증폭 회로(2)는, 미리 고정된 게인으로 증폭 신호 amp_in을 다시 증폭하여, 출력 신호 det_in을 후단의 회로 블록(도시 생략) 및 검파 회로(3)에 출력한다. 또한, 증폭 회로(2)로부터의 출력 신호 det_in은, 회로 블록이 출력 신호 det_in을 정상적으로 신호 처리 가능한 진폭을 갖고 있을 필요가 있다. 따라서, 증폭 회로(2)는, 출력 신호 det_in이 회로 블록에서 정상적으로 신호 처리 가능한 진폭으로 되도록 하는 게인을 미리 갖게 된다. 그러나, 가변 게인 증폭 회로(1)가 증폭 신호 amp_in의 진폭을 출력 신호 det_in의 진폭과 동일하게 할 수 있을 만큼의 게인을 설정 가능하면, 증폭 회로(2)를 생략할 수도 있다.

검파 회로(3)는, 출력 신호 det_in을 적분하여, 출력 신호 det_in의 진폭의 크기를 나타내는 직류 전압을 검파 전압 det_out로서 출력한다. 검파 회로(3)는, 예를 들면, 출력 신호 det_in을 평활화하는 다이오드(3a) 및 컨덴서(3b)로 이루어지고, 컨덴서(3b)의 비접지측으로 되는 일단으로부터 검파 전압 det_out를 출력한다.

차동 증폭 회로(16)는, ＋ 입력 단자에 입력되는 검파 전압 det_out와, － 입력 단자에 입력되는 후술하는 기준 전압 Vref의 차 전압을 증폭하여, 오차 전압을 출력한다.

EEPROM(9)은, AGC 회로(25)의 초기 동작으로서, 어드레스 레지스터(도시 생략)가 나타내는 소정의 어드레스에 기억되어 있는 데이터(이하, 기준 전압 데이터라고 함)를 판독한다. 그리고, 이 기준 전압 데이터는, 레지스터(10)에 저장된다. 기준 전압 데이터는, 증폭 회로(2)로부터의 출력 신호 det_in의 진폭을 원하는 레벨로 하기 위해 설정된다. 상세하게 설명하면, 스위치 회로(17)(충전용 스위치 회로)가 폐쇄되어 있을 때, AGC 회로(25)의 부귀환 제어에 의해서, 검파 회로(3)의 검파 전압 det_out는, 해당 기준 전압 데이터에 대응하는 기준 전압 Vref와 동일하게 된다. 이 결과, 기준 전압 Vref와 동일한 검파 전압 det_out를 나타내는, 일정 진폭의 출력 신호 det_in이 증폭 회로(2)로부터 출력되게 된다. 즉, 증폭 회로(2)의 후단의 회로 블록에서 정상적으로 신호 처리 가능한 진폭(원하는 진폭)을 갖는 출력 신호 det_in을, 기준 전압 데이터로써 제어하는 것이 가능하게 된다.

또한, EEPROM(9)은, AGC 회로(25)의 초기 동작으로서, 어드레스 레지스터가 나타내는 상술한 소정 어드레스와는 다른 어드레스에 기억되어 있는 데이터(이하, 비교 데이터라 함)를 판독한다. 그리고, 이 비교 데이터는, 레지스터(14)에 저장된다. 비교 데이터는, 예를 들면, ASK 변조 신호의 헤더부의 기간(t0t1간)을, 2치화 회로(26)로부터의 클럭의 주기로 나눈 값(이하, 설정값이라 함)에 대응한 것으로 되어 있다. 그러나, 이에 한하는 것이 아니다. 예를 들면, 후술하는 컨덴서(8)의 시상수 등에 의해, 검파 전압 det_out가 기준 전압 Vref와 동일하게 되는 기간이, 헤더부의 기간보다 짧아지도록 설정한 경우, 이 동일하게 되는 기간을 클럭의 주기로 나눈 값을 비교 데이터로서 설정하여도 된다. 이 결과, AGC 회로(25)는, 동일하게 되는 기간이 경과하고 나서 데이터부가 입력되기까지의 기간에서, 해당 데이터부로부터 정보를 판독하기 위한 준비를 하는 것이 가능해져서, 보다 확실한 처리를 행하는 것이 가능하게 된다. 또한, EEPROM(9)에 기억되어 있는 기준 전 압 데이터 및 비교 데이터는, 예를 들면 롬 라이터에 의해 재기입 가능하다. 예를 들면, ASK 변조 신호의 헤더부의 기간이 20msec로 변경된 경우, 해당 20msec를 클럭의 주기로 나눈 값을 비교 데이터로서 재기입하는 것이 가능하다. 또한, 출력 신호 det_in의 진폭을 변경하는 경우에도, 해당 진폭의 레벨에 따른 값을 기준 전압 데이터로서 재기입하는 것이 가능하다. 이 결과, AGC 회로(25)를 보다 범용적인 것으로 하는 것이 가능하게 된다.

DAC(11)는, 레지스터(10)에 저장되어 있는 기준 전압 데이터를 디지털 아날로그 변환 처리하고, 처리 결과인 기준 전압 Vref를 차동 증폭 회로(16)의 － 입력 단자에 출력한다.

RC 발진 회로(12)는, 로우 레벨의 WAKE 신호에 기초하여 해당 RC 발진 회로(12)의 전원 라인에 전압이 인가됨으로써, 소정 주파수로 발진한다. 또한, 본 실시예에서는, RC 발진 회로(12)를 이용하고 있지만, 이것에 한하는 것은 아니다. 본 실시예에서 RC 발진 회로(12)를 이용한 이유는, RC 발진 회로(12)는 전원의 투입으로부터 안정된 발진까지의 기간이 다른 발진 회로에 비하여 짧기 때문이다. 2치화 회로(26)는, 예를 들면 콤퍼레이터 회로로 구성되며, RC 발진 회로(12)의 소정 주파수의 발진으로부터 클럭(CLK)을 생성한다. 카운터(13)는, AGC 회로(25)의 초기 동작으로서, 카운트값을 리세트한다. 그리고, 카운터(13)는, 2치화 회로(26)로부터의 클럭의 예를 들면 상승을 카운트한다.

일치 검출 회로(15)는, 카운터(13)의 카운트값과 비교 데이터가 나타내는 설정값이 일치하는지의 여부를 판별한다. 이 일치 검출 회로(15)는, 예를 들면 AND 게이트로 실현하는 것이 가능하다. 예를 들면, 카운터(13) 및 레지스터(14)의 비트 수가 4비트인 경우, 각 비트의 값이 입력되는 4개의 AND 게이트와, 해당 4개의 AND 게이트의 출력이 입력되는 AND 게이트를 설치함으로써 실현 가능해진다. 그리고, 일치 검출 회로(15)는, 카운트값과 설정값이 일치하고 있지 않다고 판별하는 기간, 스위치 회로(17)를 폐쇄하기 위한 신호(이하, 폐쇄 신호라고 함)를 해당 스위치 회로(17)에 출력한다. 또한, 일치 검출 회로(15)는, 카운트값과 설정값이 일치하고 있다고 판별하면, 스위치 회로(17)를 개방하기 위한 신호(이하, 개방 신호라고 함)를 해당 스위치 회로(17)에 출력한다. 또한, 카운트값이 설정값 이상으로 되는 기간에서는, 예를 들면, 일치 검출 회로(15)로부터의 개방 신호가 스위치 회로(17)에 계속해서 출력되는 것으로 해도 된다. 또는, 일치 검출 회로(15)와 스위치 회로(17) 사이에, 예를 들면 RS 플립플롭(도시 생략)이나 레지스터(도시 생략)를 설치하고, 일치 검출 회로(15)로부터의 개방 신호를 유지 출력하도록 설치하여도 된다.

스위치 회로(17)는, 일단측이 차동 증폭 회로(16)의 출력측과 접속되고, 타단측이 컨덴서(8)의 비접지측 및 가변 게인 증폭 회로(1)의 게인 설정 입력과 접속되어 있다. 예를 들면, 스위치 회로(17)는, 트랜지스터로 구성된다. 그리고, 스위치 회로(17)의 제어 전극은, 일치 검출 회로(15)로부터의 신호에 의해서 제어된다. 즉, 스위치 회로(17)는, 일치 검출 회로(15)로부터의 폐쇄 신호에 기초하여 폐쇄하고, 개방 신호에 기초하여 개방한다. 또한, 스위치 회로(17)는, AGC 회로(25)의 초기 동작으로서, 폐쇄한다.

컨덴서(8)는, 일단측이 스위치 회로(17)의 타단측 및 가변 게인 증폭 회로(1)의 게인 설정 입력과 접속되고, 타단측이 접지되어 있다. 컨덴서(8)는, 스위치 회로(17)가 폐쇄되어 있을 때, 차동 증폭 회로(16)로부터의 오차 전압에 따라 충전을 행하여, 충전 전압을 가변 게인 증폭 회로(1)의 게인 설정 입력에 인가한다. 또한, 컨덴서(8)는, 스위치 회로(17)가 개방되어 있을 때, 충전 전압을 가변 게인 증폭 회로(1)의 게인 설정 입력에 인가한다. 또한, 컨덴서(8)의 용량은, ASK 변조 신호의 통신 기간(t0t2간)이나, 해당 컨덴서(8) 자체의 리크 전류값 등을 고려한 용량으로 설정된다. 즉, 컨덴서(8)의 용량은, ASK 변조 신호의 헤더부의 기간(t0t1간)에서의 충전 전압을, 데이터부의 기간(t1t2간) 유지하는 것이 가능한 용량으로 설정된다.

===AGC 회로의 동작===

도 1, 도 4, 도 5를 참조하면서 본 발명에 따른 AGC 회로(25)의 동작에 대하여 설명한다. 도 4는, 본 발명에 따른 AGC 회로(25)와 주변 구성의 동작을 도시하는 타이밍차트이다.

우선, AGC 회로(25)의 초기 동작까지에 대하여 설명한다.

ASK 변조 신호 vin이 안테나(4)에 의해 수신되면, 이 ASK 변조 신호 vin은 입력 신호 vga_in으로서 신호 진폭 검출 회로(5) 및 AGC 회로(25)에 입력된다. 신호 진폭 검출 회로(5)는, 입력 신호 vga_in의 헤더부의 선두가 소정 레벨 이상의 진폭이라고 판별하면, 로우 레벨의 WAKE 신호를 마이크로 컴퓨터(6) 및 AGC 회 로(25)에 출력한다(t0). 마이크로 컴퓨터(6)는, 신호 진폭 검출 회로(5)로부터의 로우 레벨의 WAKE 신호가 입력되면 타이머의 계시를 스타트시켜, ASK 변조 신호 vin의 통신 기간(t0t2간)에 도달했는지의 여부를 판별한다.

AGC 회로(25)는, 신호 진폭 검출 회로(5)로부터 로우 레벨의 WAKE 신호가 입력되면, 전원이 투입되어 동작 가능하게 된다. 우선, 스위치 회로(7)가, 소정 기간 폐쇄됨으로써, 컨덴서(8)의 전압이 방전된다. 그리고, 스위치 회로(7)는, 소정 기간 경과한 후 개방된다. 또한, 카운터(13)의 카운트값이 리세트된다. RC 발진 회로(12)는, 로우 레벨의 WAKE 신호에 기초하여 전압이 인가됨으로써, 소정 주파수로 발진한다. 그리고, 2치화 회로(26)는, RC 발진 회로(12)의 소정 주파수의 발진으로부터 클럭을 생성한다. 또한, EEPROM(9)의 어드레스 레지스터가 나타내는 어드레스에 기억되어 있는 비교 데이터가, 레지스터(14)에 저장된다. 또한, EEPROM(9)의 어드레스 레지스터가 나타내는 소정 어드레스에 기억되어 있는 기준 전압 데이터가 레지스터(10)에 저장된다. 또한, 스위치 회로(17)는, 폐쇄된다.

<헤더부의 기간에서의 AGC 회로(25)의 동작>

다음으로 헤더부의 기간(t0t1간)에서의 AGC 회로(25)의 동작에 대하여 설명한다.

입력 신호 vga_in은, 이 때의 가변 게인 증폭 회로(1)의 게인으로 증폭되어 증폭 신호 amp_in으로 된다. 그리고, 증폭 신호 amp_in은, 증폭 회로(2)의 고정된 게인으로 증폭되어 출력 신호 det_in으로 된다. 이 출력 신호 det_in은, 후단의 회로 블록 및 검파 회로(3)에 입력된다. 출력 신호 det_in은, 검파 회로(3)에 의 해 적분되어, 해당 출력 신호 det_in의 진폭의 크기를 나타내는 검파 전압 det_out로 된다. 이 검파 전압 det_out는, 차동 증폭 회로(16)의 ＋ 입력 단자에 입력된다. 또한, 레지스터(10)에 저장된 기준 전압 데이터는, DAC(11)에 의해 디지털 아날로그 변환되어, 기준 전압 Vref로서 차동 증폭 회로(16)의 － 입력 단자에 입력된다. 차동 증폭 회로(16)는, 검파 전압 det_out와 기준 전압 Vref의 차 전압을 증폭하여, 오차 전압을 출력한다.

카운터(13)는, 2치화 회로(26)로부터의 클럭의 예를 들면 상승을 카운트한다. 이 때, 일치 검출 회로(15)는, 카운터(13)의 카운트값과, 레지스터(14)의 비교 데이터가 나타내는 설정값이 일치하고 있지 않다고 판별하고, 스위치 회로(17)에 폐쇄 신호를 출력한다. 스위치 회로(17)는, 폐쇄 신호에 기초하여 폐쇄된 상태 그대로로 된다. 이 결과, 컨덴서(8)는, 차동 증폭 회로(16)로부터의 오차 전압에 따라 충전 동작을 행한다. 그리고, 컨덴서(8)의 충전 전압이 가변 게인 증폭 회로(1)의 게인 설정 입력에 인가되어, 이 충전 전압에 따른 게인이 설정되게 된다. 그리고, 입력 신호 vga_in은, 설정된 게인으로 증폭되어 증폭 신호 amp_in으로 된다.

이와 같은 AGC 회로(25)의 부귀환 제어에 의해서, 검파 회로(3)의 검파 전압 det_out는 기준 전압 Vref와 동일하게 된다. 그리고, 기준 전압 Vref와 동일한 검파 전압 det_out를 나타내는 일정 진폭의 출력 신호 det_in이, 증폭 회로(2)로부터 후단의 회로 블록 및 검파 회로(3)에 출력되게 된다. 또한, 컨덴서(8)의 충전 전압은, 검파 전압 det_out와 기준 전압 Vref가 동일할 때의 일정 전압(설정 전압)으 로 된다.

그리고, 일치 검출 회로(15)는, 카운터(13)의 카운트값과, 레지스터(14)의 비교 데이터가 나타내는 설정값이 일치한다고 판별하면, 스위치 회로(17)에 개방 신호를 출력한다. 스위치 회로(17)는, 개방 신호에 기초하여 개방한다(t1). 이 결과, 차동 증폭 회로(16)로부터의 오차 전압이 컨덴서(8)에 인가되지 않게 된다. 그리고, 가변 게인 증폭 회로(1)의 게인 설정 입력에는, 헤더부에서 컨덴서(8)에 충전된, 상술한 일정 전압이 항상 인가된다. 즉, 가변 게인 증폭 회로(1)의 게인은, 일정 값으로 고정되게 된다.

<데이터부의 기간에서의 AGC 회로(25)의 동작>

다음으로 데이터부의 기간(t1t2간)에서의 AGC 회로(25)의 동작에 대하여 설명한다.

입력 신호 vga_in은, 가변 게인 증폭 회로(1)의 일정 값의 게인으로 증폭되어 증폭 신호 amp_in으로 된다. 이 결과, 진폭의 변화에 정보를 갖는 데이터부에 대하여, AGC 회로(25)에 의한 부귀환 제어가 행해지지 않고, 해당 진폭을 증폭한 것만의 증폭 신호 amp_in이 증폭 회로(2)에 출력되게 된다. 그리고, 증폭 신호 amp_in은, 증폭 회로(2)의 고정된 게인으로 증폭되어 출력 신호 det_in으로 된다. 이 출력 신호 det_in은, 후단의 회로 블록 및 검파 회로(3)에 입력된다. 이 결과, 진폭의 변화에 정보를 갖는 데이터부가, 해당 정보를 손실당하지 않고서 회로 블록에서 처리가 행해지게 된다. 또한, 검파 회로(3)로부터의 출력 신호 det_in과, 기준 전압 Vref의 차 전압에 따른 오차 전압이 차동 증폭 회로(6)로부터 출력되게 되 지만, 상술한 바와 같이 스위치 회로(17)가 개방되어 있기 때문에 컨덴서(8)의 충전 전압은 일정 전압인 상태 그대로로 된다.

그리고, 마이크로 컴퓨터(6)는, 타이머의 계시가 ASK 변조 신호 vin의 통신 기간에 도달했다고 판별하면, 로우 레벨의 리세트 신호를 신호 진폭 검출 회로(5)에 출력한다(t2). 신호 진폭 검출 회로(5)는, 마이크로 컴퓨터(6)로부터의 로우 레벨의 리세트 신호가 입력되면, 하이 레벨의 WAKE 신호를 AGC 회로(25) 및 마이크로 컴퓨터(6)에 다시 출력한다. 이 결과, 마이크로 컴퓨터(6) 및 AGC 회로(25)의 동작이 종료되게 된다.

===AGC 회로의 적용예===

도 8을 참조하면서 본 발명에 따른 AGC 회로(25)의 적용예에 대하여 설명한다. 도 8은, 패시브 키리스 엔트리 시스템에서, AGC 회로(25)를 휴대기(24)에 적용했을 때의 모습을 도시한 모식도이다. 이하, 패시브 키리스 엔트리 시스템에 대하여 설명하면, 우선, 차량 탑재기(23)로부터 발신되는 신호 X를 휴대기(24)가 수신한다. 그리고, 수신한 신호 X에 기초하여, 휴대기(24)로부터 신호 Y가 차량 탑재기(23)에 발신된다. 차량 탑재기(23)는, 신호 Y가 정당한 것인지의 여부를 판별하고, 신호 Y를 정당한 것이라고 판별하였을 때, 예를 들면 해당 차량 탑재기(23)가 탑재된 자동차의 로크를 해제하는 시스템이다.

또한, 차량 탑재기(23)로부터 휴대기(24)로의 신호 X는, ASK 변조가 이루어진 것이 이용된다. 왜냐하면, 차량 탑재기(23)의 신호 X를 송신하기 위한 송신부(도시 생략)와, 신호 X를 수신하기 위한 휴대기(24)의 회로 구성이 용이하고, 어느 정도 혼신해도 차량 탑재기(23)와 휴대기(24)의 통신이 가능하게 되기 때문이다. 또한, 휴대기(24)로부터 차량 탑재기(23)로의 신호 Y는, 예를 들면 FSK(Frequency Shift Keying) 변조된 것이 이용된다. 왜냐하면, FSK 변조된 신호는, 노이즈에 의한 영향을 받기 어려워, 휴대기(24)로부터 차량 탑재기(23)로의 신호 정보를 손실하지 않고 확실하게 통신하는 것이 가능하게 되기 때문이다.

예를 들면, ASK 변조된 신호 X를, 상술한 소정 레벨 이상의 진폭이 계속되는 헤더부와, 신호 Y를 휴대기(24)로부터 발신시키기 위한 지시 데이터를 나타내는 데이터부를 갖는 것으로 한다. 이 경우, 만약 신호 X의 데이터부에 대하여, AGC 회로(25)에 의한 부귀환 제어가 이루어지면, 지시 데이터가 휴대기(24)에 의해 정확하게 재현되지 않아, 차량 탑재기(23)에 대하여 신호 Y가 송신되지 않을 가능성이 있었다. 그러나, 본 발명에 따른 AGC 회로(25)에 따르면, 상술한 바와 같이 헤더부에서, 휴대기(24)의 가변 게인 증폭 회로(1)의 게인이 일정 값으로 된다. 이 결과, 진폭의 변화에 정보를 갖는 데이터부에 대하여, AGC 회로(25)에 의한 부귀환 제어가 행해지지 않아, 해당 진폭을 증폭한 것만의 증폭 신호 amp_in이 증폭 회로(2)에 출력되게 된다. 그리고, 증폭 신호 amp_in은, 증폭 회로(2)의 고정된 게인으로 증폭되어 출력 신호 det_in으로 된다. 이 출력 신호 det_in은, 후단의 회로 블록 및 검파 회로(3)에 입력된다. 즉, 진폭의 변화에 정보를 갖는 데이터부가 회로 블록에 입력되어, 데이터부가 나타내는 지시 데이터가 회로 블록에서 정확하게 처리되게 된다. 그리고, 휴대기(24)로부터의 FSK 변조된 신호 Y가, 차량 탑재기(23)에 확실하게 송신되는 것이 가능하게 된다.

===그 밖의 실시예===

이상, 본 발명에 따른 AGC 회로에 대하여 설명했지만, 상기한 설명은, 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명을 한정하는 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있다.

<<기준 전압 Vref>>

본 실시예에서는, EEPROM(9), 레지스터(10), DAC(11)를 이용하여, 기준 전압 데이터에 기초하는 기준 전압 Vref를 차동 증폭 회로(16)의 － 입력 단자에 인가하고 있지만, 이것에 한하는 것은 아니다. 예를 들면, 도 2에 도시한 트리밍 저항을 설치하여도 된다.

도 2에 도시한 바와 같이 트리밍 저항은, 저항 R1 내지 Rn이 직렬 접속되고, 각 저항 R1 내지 Rn은 단락선에 의해서 단락되어 있다. 또한, 단락선은, 차동 증폭 회로(16)의 － 입력 단자와 접속되어 있다. 또한, 저항 R1의 저항 R2와 접속되어 있지 않은 측에는 전압 VCC가 인가되고, 저항 Rn의 저항 Rn-1과 접속되어 있지 않은 측은 접지되어 있다.

그리고, 출력 신호 det_in의 진폭을 원하는 레벨로 하는 기준 전압 Vref를, 각 단락선 A1 내지 An-1을 선택적으로 절단함으로써 발생시키는 것이 가능하게 된다.

<<클럭의 생성>>

본 실시예에서는, RC 발진 회로(12)의 발진에 기초하여 2치화 회로(26)에 의해 생성된 클럭을 이용하여, 카운터(13)의 카운트값이 설정값에 도달하였는지의 여 부를 판별하고 있지만, 이것에 한하는 것은 아니다. 예를 들면, ASK 변조 신호 vin의 헤더부의 주파수(예를 들면 125㎑)를 이용해도 된다. 도 3은, ASK 변조 신호 vin의 헤더부의 주파수가, 2치화 회로(26)로부터의 클럭의 주파수와 동일한 주파수일 때의, 클럭 추출 회로를 도시한 도면이다. 이하, ASK 변조 신호 vin의 진폭이, 예를 들면 1.2V를 중심으로 변화되는 것으로 하여 설명한다.

클럭 추출 회로는, 콤퍼레이터 회로(21), P 채널 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(19, 20), 커플링 컨덴서(18), 정전류원(27, 28), 고저항(29)으로 구성된다. 커플링 컨덴서(18)의 일단측에는, ASK 변조 신호 vin이 입력되고, 타단측은, P 채널 MOSFET(19)의 게이트, 접지 고정용의 고저항(29)에 접속되어 있다. P 채널 MOSFET(19, 20)는 모두 소스 팔로워로 되어 있고, 드레인이 접지되어 있다. P 채널 MOSFET(19)의 소스는, 콤퍼레이터 회로(21)의 ＋ 입력 단자와 접속되어 있다. 또한, P 채널 MOSFET(19)의 소스는, 예를 들면 1.2V의 직류 전압을 발생시키기 위한 정전류원(28)과 접속되어 있다. 또한, P 채널 MOSFET(20)의 소스는, 콤퍼레이터 회로(21)의 － 입력 단자와 접속되어 있다. 또한, P 채널 MOSFET(20)의 소스는, MOSFET(19)의 소스와 동일한 레벨인 1.2V의 직류 전압을 발생시키기 위한 정전류원(27)과 접속되고, 게이트는 접지되어 있다.

ASK 변조 신호 vin은, 커플링 컨덴서(18)에 의해 직류 성분이 컷트되어, 교류 성분의 ASK 변조 신호 vin이 P 채널 MOSFET(19)의 게이트에 인가된다. P 채널 MOSFET(19)는, 1.2V의 직류 전압에 ASK 변조 신호 vin이 중첩되어, 콤퍼레이터 회 로(21)의 ＋ 입력 단자에 인가된다. 또한, 콤퍼레이터 회로(21)의 － 입력 단자에는, P 채널 MOSFET(20)로부터의 1.2V의 직류 전압이 인가된다.

그리고, － 입력 단자로부터의 입력(1.2V)보다 ＋ 입력 단자로부터의 입력이 클 때, 콤퍼레이터 회로(21)는 하이 레벨을 출력하고, － 입력 단자로부터의 입력보다 ＋ 입력 단자로부터의 입력이 작을 때 콤퍼레이터 회로(21)는, 로우 레벨을 출력한다. 이 결과, 콤퍼레이터 회로(21)로부터, ASK 변조 신호 vin의 주파수와 동일한 주파수의 클럭이 출력되게 된다.

또한, 본 발명에 따른 AGC 회로(25)를 집적 회로화할 때에는, 해당 AGC 회로(25)의 구성을 적어도 3패턴 생각할 수 있다. 제1 패턴으로서 AGC 회로(25)는, 가변 게인 증폭 회로(1), 증폭 회로(2), 검파 회로(3), 차동 증폭 회로(16), 스위치 회로(7, 17), 컨덴서(8)를 구성 요소로 한다. 그리고, 다른 구성 요소를 외부에 설치하고, 집적 회로화된 AGC 회로(25)와 단자를 통하여 접속하도록 설치한다. 또한, 제2 패턴으로서 AGC 회로(25)는, 제1 패턴의 구성 요소에, 상술한 클럭 추출 회로(또는, RC 발진 회로(12), 2치화 회로(26)), 신호 진폭 검출 회로(5), 카운터(13), 레지스터(14), 일치 검출 회로(15)를 추가한 구성으로 한다. 그리고, 마찬가지로 다른 구성 요소를 외부에 설치하고, 집적 회로화된 AGC 회로(25)와 단자를 통하여 접속하도록 설치한다. 또한, 제3 패턴으로서, 제2 패턴의 구성 요소에, 상술한 트리밍 저항(또는, EEPROM(9), 레지스터(10), DAC(11))을 추가한 구성으로 한다. 또한, 트리밍 저항에 의한 기준 전압의 설정은, AGC 회로(25)의 집적 회로화 전에 실시되게 된다. 그리고, 마찬가지로 다른 구성 요소를 외부에 설치하고, 집적 회로화된 AGC 회로(25)와 단자를 통하여 접속하도록 설치한다. 또한, 컨덴서(8)에 대해서는, 상술한 제1, 제2, 제3 패턴의 어느 것에 대해서도, 외부의 구성 요소로 하는 것이 가능하다. 이 결과, 컨덴서(8)의 용량을 변경함으로써, 가변 게인 증폭 회로(1)의 게인을 임의로 설정하는 것이 가능하게 된다.

상술한 실시예에 따르면, 컨덴서(8)의 충전 전압이 일정 전압으로 되기 전에는, 검파 전압 det_out를 기준 전압 Vref와 동일하게 하기 위해서, 해당 충전 전압에 따라 가변 게인 증폭 회로(1)의 게인을 변경하는 것이 가능하게 된다. 이 결과, 출력 신호 det_in의 진폭을 일정하게 하는 것이 가능하게 된다. 또한, 컨덴서(8)의 충전 전압이 일정 전압으로 된 후에는, 해당 컨덴서(8)의 충전 동작을 금지하기 위해서 스위치 회로(17)가 개방되는 점으로부터, 가변 게인 증폭 회로(1)의 게인을 일정 값으로 하는 것이 가능하게 된다. 이 결과, 예를 들면, ASK 변조 신호 vin 등의 진폭에 정보를 갖는 입력 신호 vga_in이 가변 게인 증폭 회로(1)에 입력된 경우, 출력 신호 det_in의 진폭이 일정하게 되지 않고 증폭되게 된다. 즉, 진폭의 정보가 손실되지 않고 증폭된 신호가, 후단의 블록 회로에 출력되게 된다.

또한, 차동 증폭 회로(16)로부터의 오차 전압을 컨덴서(8)가 충전하기 전에, 스위치 회로(17)를 폐쇄함으로써, 해당 컨덴서(8)의 충전 전압을 일단 방전하는 것이 가능하게 된다. 이 결과, 컨덴서(8)의 충전 전압을, 보다 확실하게 일정 전압으로 하는 것이 가능하게 된다.

또한, 스위치 회로(17)가 폐쇄되어 있을 때, 컨덴서(8)에 오차 전압을 직접 인가하는 것이 가능해져, 검파 전압 det_out와 기준 전압 Vref의 차 전압이 반영된 충전 동작을 해당 컨덴서(8)가 행하는 것이 가능하게 된다. 이 결과, 가변 게인 증폭 회로(1)의 게인을 보다 최적의 것으로 하는 것이 가능하게 된다.

또한, 적어도 컨덴서(8)가 일정 전압을 충전하기 위해서 필요한 기간을 설정값으로서 설정함으로써, 스위치 회로(17)를 보다 확실한 타이밍에서 개방하는 것이 가능하게 된다.

또한, 전원 투입 시부터 안정된 발진까지의 상승이 빠른 RC 발진 회로(12)를 이용함으로써, 카운터(13)에 의해 보다 신속하게 카운트 동작을 행하는 것이 가능하게 된다.

또한, 카운터(13)의 카운트값과 레지스터(14)의 비교 데이터에 따른 설정값과의 일치를 검출하는 일치 검출 회로(15)를 이용함으로써, 적어도 컨덴서(8)가 일정 전압을 충전하기 위해서 필요한 기간을 나타내는 설정값에 카운트값이 도달했을 때의 출력을 보다 확실하게 행하는 것이 가능하게 된다. 또한, 컨덴서(8)가 일정 전압을 충전하기 위해서 필요한 기간이 변화된 경우, 해당 기간에 따른 설정값을 레지스터(14)에 설정하는 것이 가능해져, 기간의 변화에 대하여 보다 유연한 대응을 하는 것이 가능하게 된다.

또한, EEPROM(9)에 기억된 기준 전압 데이터에 기초한 기준 전압 Vref를, 차동 증폭 회로(16)에 확실하게 인가하는 것이 가능하게 된다. 또한, 예를 들면 롬 라이터 등에 의해 기준 전압 데이터를 변경함으로써, 원하는 기준 전압 Vref를 차동 증폭 회로(1)에 인가하는 것이 가능하게 된다.

또한, 소정 레벨 이상의 진폭의 입력 신호 vga_in을 나타내는 로우 레벨의 WAKE 신호에 기초하여, RC 발진 회로(12)는 발진 동작을 개시하는 것이 가능하게 된다. 이 결과, ASK 변조 신호 vin이 입력되었을 때에, AGC 회로(25)의 각 구성은 동작을 개시하는 것이 가능하게 된다. 즉, 진폭에 정보를 갖는 ASK 변조 신호 vin에 대하여 확실하게 처리를 행하는 것이 가능하게 된다. 또한, 데이터부의 기간(t0t1간)에서, ASK 변조 신호 vin의 진폭을 가변 게인 증폭 회로(1)에 의해 변화시키지 않고 증폭시키는 것이 가능해져, 진폭이 갖는 정보가 손실되지 않는 출력 신호 det_in을 출력하는 것이 가능하게 된다.

상술한 그 밖의 실시예에 따르면, 트리밍 저항을 이용함으로써, AGC 회로(25)에 드는 비용을, EEPROM(9), 레지스터(10), DAC(11)를 구성으로 하는 경우에 비하여 염가로 하는 것이 가능하게 된다. 또한, AGC 회로(25)의 회로 구성이 번잡해지는 것을 방지하는 것이 가능하게 된다.

또한, 클럭 추출 회로를 이용함으로써, 입력 신호 vin에 의해 적합한 클럭을 생성하는 것이 가능하게 된다. 이 결과, AGC 회로(25)는, 입력 신호 vin에 대하여 상술한 제어를 정확하게 행하는 것이 가능해져, 후단의 회로 블록에 정확한 출력 신호 det_in을 출력하는 것이 가능하게 된다.

본 발명에 따르면, 입력 신호의 진폭이 필요로 되는 진폭으로 되도록 게인을 고정하는 AGC 회로를 제공하는 것이 가능하게 된다.

Claims

설정되는 게인이 가변이며, 입력 신호를 상기 게인으로 증폭하는 가변 게인 증폭 회로와,

상기 가변 게인 증폭 회로에 의해 증폭된 출력 신호를 검파하는 검파 회로와,

상기 검파 회로에 의해 검파된 상기 출력 신호의 진폭을 나타내는 검파 전압과, 상기 출력 신호의 진폭을 소정의 크기로 고정하기 위한 기준 전압과의 차 전압에 따른 오차 전압을 출력하는 오차 증폭 회로와,

상기 오차 전압에 따라 충전을 행하여, 상기 가변 게인 증폭 회로의 게인 설정 입력에 인가되는, 해당 가변 게인 증폭 회로의 게인을 일정 값으로 고정하기 위한 설정 전압을 유지하는 컨덴서와,

상기 컨덴서의 충전 전압이 상기 설정 전압으로 될 때까지 상기 컨덴서의 충전 동작을 허가하기 위해서 폐쇄하고, 상기 컨덴서의 충전 전압이 상기 설정 전압으로 된 후에는 상기 컨덴서의 충전 동작을 금지하기 위해서 개방하는 충전용 스위치 회로

를 구비한 것을 특징으로 하는 AGC 회로.
제1항에 있어서,

상기 충전용 스위치 회로가 폐쇄되기 전에, 상기 컨덴서의 전압을 일단 방전 하기 위해서 폐쇄하는 방전용 스위치 회로를 구비한 것을 특징으로 하는 AGC 회로.
제2항에 있어서,

상기 충전용 스위치 회로는, 상기 오차 증폭 회로의 출력측과, 상기 설정 전압이 발생하는 상기 컨덴서의 일단측 사이에 설치되는 것을 특징으로 하는 AGC 회로.
제3항에 있어서,

소정 주파수의 클럭을 카운트하고, 카운트값에 따른 출력에 의해서 상기 충전용 스위치 회로의 개폐를 제어하는 카운터 회로를 구비하고,

상기 충전용 스위치 회로는, 상기 카운터 회로가 초기 값으로부터 소정 값을 카운트할 때까지의 출력에 의해서 폐쇄하고, 상기 카운터 회로가 상기 소정 값을 카운트한 후의 출력에 의해서 개방하며,

상기 소정 값은, 적어도 상기 컨덴서가 상기 설정 전압을 충전하기 위해서 필요한 기간을 나타내는 값인 것을 특징으로 하는 AGC 회로.
제4항에 있어서,

상기 소정 주파수의 클럭을 발생하기 위한 RC 발진 회로를 구비한 것을 특징으로 하는 AGC 회로.
제4항에 있어서,

상기 입력 신호는, 상기 소정 주파수를 갖는 ASK(Amplitude Shift Keying) 변조 신호이고,

상기 입력 신호의 상기 소정 주파수에 수반하여 변화하는 전압값과, 상기 입력 신호의 진폭의 중심을 나타내는 직류 전압값을 비교함으로써, 상기 소정 주파수의 클럭을 발생하는 콤퍼레이터 회로를 구비한 것을 특징으로 하는 AGC 회로.
제4항 내지 제6항 중 어느 한 항에 있어서,

상기 카운터 회로는, 상기 소정 주파수의 클럭을 카운트하는 카운터와, 상기 소정 값이 설정되는 비교 레지스터와, 상기 카운터의 카운트값과 상기 비교 레지스터의 설정값과의 일치를 검출하는 일치 검출 회로를 갖고,

상기 충전용 스위치 회로는, 상기 일치 검출 회로가 상기 카운터의 카운트값과 상기 비교 레지스터의 설정값과의 일치를 검출하기 전의 출력에 의해서 폐쇄하고, 상기 일치 검출 회로가 상기 카운터의 카운트값과 상기 비교 레지스터의 설정값의 일치를 검출했을 때의 출력에 의해서 개방하는 것을 특징으로 하는 AGC 회로.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 기준 전압을 선택적으로 발생 가능한 트리밍 저항을 구비한 것을 특징으로 하는 AGC 회로.
제1항 내지 제6항 중 어느 한 항에 있어서,

적어도 1개의 상기 기준 전압을 나타내는 기준 전압 데이터가 기억된 비휘발성 메모리와,

상기 비휘발성 메모리로부터 판독된 1개의 기준 전압 데이터가 설정되는 레지스터와,

상기 레지스터에 설정된 기준 전압 데이터를 전압으로 변환하고, 상기 기준 전압으로서 상기 오차 증폭 회로에 인가하는 DA 컨버터를 구비한 것을 특징으로 하는 AGC 회로.
제5항에 있어서,

상기 입력 신호는, 일정 진폭이 소정 기간 계속되는 헤더를 갖는 ASK(Amplitude Shift Keying) 변조 신호이며,

상기 헤더에서의 일정 진폭의 변화의 개시를 검출하고, 동작 개시 신호를 출력하는 진폭 검출 회로를 구비하고,

상기 RC 발진 회로는, 상기 동작 개시 신호에 기초하여 동작 개시하는 것을 특징으로 하는 AGC 회로.
제6항에 있어서,

상기 입력 신호는, 상기 소정 주파수를 갖고, 또한, 일정 진폭이 소정 기간 계속되는 헤더를 갖는 ASK(Amplitude Shift Keying) 변조 신호이며,

상기 헤더에서의 일정 진폭의 변화의 개시를 검출하고, 동작 개시 신호를 출력하는 진폭 검출 회로를 구비하고,

상기 콤퍼레이터 회로는, 상기 동작 개시 신호에 기초하여 동작 개시하는 것을 특징으로 하는 AGC 회로.