KR20060131038A - Liquid crystal display and manufacturing method of color filter array panel - Google Patents

Liquid crystal display and manufacturing method of color filter array panel Download PDF

Info

Publication number
KR20060131038A
KR20060131038A KR1020050050880A KR20050050880A KR20060131038A KR 20060131038 A KR20060131038 A KR 20060131038A KR 1020050050880 A KR1020050050880 A KR 1020050050880A KR 20050050880 A KR20050050880 A KR 20050050880A KR 20060131038 A KR20060131038 A KR 20060131038A
Authority
KR
South Korea
Prior art keywords
electrode
field generating
liquid crystal
substrate
generating electrode
Prior art date
Application number
KR1020050050880A
Other languages
Korean (ko)
Inventor
도희욱
정종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050050880A priority Critical patent/KR20060131038A/en
Publication of KR20060131038A publication Critical patent/KR20060131038A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate

Abstract

An LCD and a method for manufacturing a color filter substrate are provided to reduce the texture generating around a cutout, thereby improving the aperture ratio of a pixel, by forming a stepped portion at the edge of the cutout of a common electrode. A field generating electrode(191) is formed above a first substrate(110), wherein the field generating electrode has cutouts(91,92a,92b). A second substrate(210) is disposed to face the first substrate. A second field generating electrode(270) is formed above the second substrate, wherein the field generating electrode has cutouts(71,72a,72b). A liquid crystal layer(3) is positioned between the first field generating electrode and the second field generating electrode. In the first field generating electrode, the boundary portions of the cutouts are thinner than any other portions.

Description

액정 표시 장치 및 색필터 표시판의 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF COLOR FILTER ARRAY PANEL}The manufacturing method of a liquid crystal display device and a color filter display board {LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF COLOR FILTER ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.FIG. 2 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display of FIG. 1.

도 3은 도 1의 액정 표시 장치용 공통 전극 표시판의 배치도이다.FIG. 3 is a layout view of a common electrode display panel for the liquid crystal display of FIG. 1.

도 4는 도 1의 액정 표시 장치를 IV-IV'-IV''선을 따라 잘라 도시한 단면도이다.FIG. 4 is a cross-sectional view of the liquid crystal display of FIG. 1 taken along the line IV-IV'-IV ''.

도 5a 내지 도 5d는 본 발명의 한 실시예에 따른 색필터 표시판의 제조 방법을 차례로 도시한 단면도이다.5A through 5D are cross-sectional views sequentially illustrating a method of manufacturing a color filter display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.6 is a layout view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 7은 도 6의 액정 표시 장치를 VII-VII'-VII" 선을 따라 잘라 도시한 단면도이다.FIG. 7 is a cross-sectional view of the liquid crystal display of FIG. 6 taken along the line VII-VII′-VII ″. FIG.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.8 is a layout view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 9는 도 8의 액정 표시 장치를 IX-IX'-IX"선을 따라 잘라 도시한 단면도이다.FIG. 9 is a cross-sectional view of the liquid crystal display of FIG. 8 taken along the line IX-IX'-IX ". FIG.

본 발명은 액정 표시 장치 및 색필터 표시판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device and a color filter display plate.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층을 포함한다. 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices and includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. The liquid crystal display generates an electric field in the liquid crystal layer by applying a voltage to the field generating electrode, thereby determining an orientation of the liquid crystal molecules of the liquid crystal layer and controlling the polarization of incident light to display an image.

액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 기준 시야각이 넓어서 각광받고 있다.Among the liquid crystal display devices, a vertically aligned mode liquid crystal display in which liquid crystal molecules are arranged such that their long axes are perpendicular to the display panel without an electric field applied to them, has a high contrast ratio and a wide reference viewing angle.

수직 배향 방식 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부 또는 돌기는 액정 분자가 기울어지는 방향을 결정해 주므로, 이들을 다양하게 배치하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.Means for implementing a wide viewing angle in a vertical alignment liquid crystal display include a method of forming a cutout in the field generating electrode and a method of forming a protrusion on the field generating electrode. Since the incision or protrusion determines the direction in which the liquid crystal molecules are inclined, the reference viewing angle can be widened by disposing the variously arranged and dispersing the inclination directions of the liquid crystal molecules in various directions.

그러나 절개부를 둔 액정 표시 장치의 경우 절개부와 대응하는 부분의 액정 분자가 제대로 배열되지 않아 텍스쳐 현상이 발생한다. 텍스쳐의 면적이 커질수록 손가락자국(finger print) 현상이 심해지고, 화소의 개구율이 감소한다. 따라서 절개부의 폭을 좁혀 텍스쳐의 면적을 줄여야 하지만 절개부의 폭을 좁히면 식각시 공정 마진이 작아져 절개부에 전극 형성을 위한 도전체가 남을 수 있다. 이 도전체는 전기장을 왜곡하여 액정 배향을 방해할 수 있으며 이에 따라 텍스쳐 현상이 더욱 심해질 수 있다.However, in the case of a liquid crystal display device having an incision, a texture phenomenon occurs because the liquid crystal molecules of the portion corresponding to the incision are not properly aligned. As the area of the texture increases, the finger print phenomenon increases, and the aperture ratio of the pixel decreases. Therefore, the width of the incision should be narrowed to reduce the area of the texture. However, if the width of the incision is narrowed, the process margin is reduced during etching, and thus a conductor for forming an electrode may remain in the incision. The conductor may distort the liquid crystal alignment by distorting the electric field, which may result in more severe texture.

그래서 본 발명에서의 기술적 과제는 절개부의 폭히면서도 텍스쳐 현상을 줄이는 것이다.Therefore, the technical problem in the present invention is to reduce the texture phenomenon while widening the incision.

이러한 과제를 해결하기 위하여 본 발명의 액정 표시 장치는 제1 기판, 제1 기판 위에 형성되어 있으며 절개부를 가지는 제1 전계 생성 전극, 제1 기판과 마주보는 제2 기판, 제2 기판 위에 형성되어 있으며 절개부를 가지는 제2 전계 생성 전극, 그리고 제1 전계 생성 전극과 제2 전계 생성 전극의 사이에 위치하는 액정층을 포함하며, 제1 전계 생성 전극중 절개부의 경계에 위치하는 부분은 제1 전계 생성 전극의 다른 부분보다 두께가 얇다.In order to solve this problem, the liquid crystal display of the present invention is formed on a first substrate, a first substrate, a first field generating electrode having an incision, a second substrate facing the first substrate, and a second substrate. A second field generating electrode having a cutout, and a liquid crystal layer positioned between the first field generating electrode and the second field generating electrode, wherein a portion of the first field generating electrode positioned at the boundary of the cutout is formed of the first field generating electrode; It is thinner than other parts of the electrode.

절개부의 경계는 계단형이거나, 제1 전계 생성 전극은 절개부의 경계선에 인접할수록 점차 두께가 얇아질 수 있다.The boundary of the cutout may be stepped, or the first field generating electrode may become thinner as the first field generating electrode is adjacent to the cutout.

제1 전계 생성 전극의 절개부와 제2 전계 생성 전극의 절개부는 교대로 배치되어 있을 수 있다.The cutouts of the first field generating electrode and the cutouts of the second field generating electrode may be alternately arranged.

제1 전계 생성 전극이 제2 전계 생성 전극보다 2~3배 두꺼울 수 있다.The first field generating electrode may be 2 to 3 times thicker than the second field generating electrode.

제1 전계 생성 전극의 절개부 폭은 9~10㎛일 수 있다.The cutout width of the first field generating electrode may be 9 to 10 μm.

두께가 얇은 부분의 두께는 200~300Å일 수 있다.The thickness of the thin portion may be 200 ~ 300Å.

제1 기판 위에 형성되어 있는 색필터를 더 포함할 수 있다.It may further include a color filter formed on the first substrate.

제2 기판 위에 형성되어 있으며 제2 전계 생성 전극과 연결되어 있는 박막 트랜지스터를 더 포함할 수 있다.The display device may further include a thin film transistor formed on the second substrate and connected to the second field generating electrode.

상기한 다른 과제를 달성하기 위한 본 발명에 따른 색필터 표시판의 제조 방법은 기판 위에 차광 부재를 형성하는 단계, 차광 부재 위에 색필터를 형성하는 단계, 색필터 위에 덮개막을 형성하는 단계, 덮개막 위에 공통 전극을 형성하는 단계, 공통 전극 위에 제1 부분, 제1 부분보다 두꺼운 제2 부분을 가지는 감광막을 형성하는 단계, 감광막을 마스크로 공통 전극을 식각하여 절개부를 형성하는 단계, 그리고 제1 부분을 제거하고 제2 부분을 마스크로 노출된 공통 전극의 윗 부분 일부를 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a color filter display panel, the method including forming a light blocking member on a substrate, forming a color filter on a light blocking member, forming an overcoat on a color filter, and forming an overcoat. Forming a common electrode, forming a photosensitive film having a first portion on the common electrode, a second portion thicker than the first portion, etching the common electrode with the photosensitive film as a mask to form an incision, and Removing and removing a portion of the upper portion of the common electrode exposed to the second portion as a mask.

공통 전극의 윗 부분 일부를 제거하는 단계는 공통 전극이 200~300Å의 두께로 남을 때까지 진행한다.Removing a part of the upper part of the common electrode proceeds until the common electrode remains at a thickness of 200 to 300 Å.

감광막을 형성하는 단계에서, 감광막의 두께는 슬릿, 반투명막을 이용하거나 리플로우 방법을 이용하여 다르게 형성할 수 있다.In the step of forming the photoresist film, the thickness of the photoresist film may be differently formed using a slit, a translucent film, or using a reflow method.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 4는 도 1의 액정 표시 장치를 IV-IV'-IV''선을 따라 잘라 도시한 단면도이다.1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2 is a layout view showing a structure of a thin film transistor array panel for the liquid crystal display of FIG. 1, and FIG. 3 is a common view for the liquid crystal display of FIG. 1. 4 is a layout view of an electrode display panel, and FIG. 4 is a cross-sectional view of the liquid crystal display of FIG. 1 taken along the line IV-IV′-IV ″.

본 실시예에 따른 액정 표시 장치는 서로 마주 보는 박막 트랜지스터 표시판(100) 및 공통 전극 표시판(200)과 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 facing each other, and a liquid crystal layer 3 interposed between the two display panels 100 and 200.

먼저, 도 1, 도 2 및 도 4를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.First, the thin film transistor array panel 100 will be described in detail with reference to FIGS. 1, 2, and 4.

절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrodes lines)(131)이 형성되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 110.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121) 은 아래 위로 돌출한 복수의 게이트 전극(gate electrode)(124) 과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding up and down and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal may be mounted on a flexible printed circuit film (not shown) attached to the substrate 110 or directly mounted on the substrate 110, It may be integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수의 유지 전극 집합(133a, 133b, 133c, 133d) 및 연결부(133e)를 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 위쪽 게이트선(121)에 가깝다.The storage electrode line 131 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the gate line 121, a plurality of storage electrode sets 133a, 133b, 133c, and 133d split therefrom, and a connection part 133e. . Each of the storage electrode lines 131 is positioned between two adjacent gate lines 121, and the stem line is closer to the upper gate line 121 of the two gate lines 121.

각각의 유지 전극 집합(133a~133d)은 세로 방향으로 뻗으며 서로 분리되어 있는 제1 및 제2 유지 전극(133a, 133b)과 사선 방향으로 뻗으며 제1 유지 전극(133a)과 제2 유지 전극(133b)을 연결하는 제3 및 제4 유지 전극(133c, 133d)을 포함한다.Each of the storage electrode sets 133a to 133d extends in the vertical direction and extends in a diagonal direction with the first and second storage electrodes 133a and 133b which are separated from each other, and the first storage electrode 133a and the second storage electrode. Third and fourth sustain electrodes 133c and 133d connecting the 133b to each other are included.

제1 유지 전극(133a)은 유지 전극선(131)에 연결되어 있는 고정단과 그 반대쪽에 위치하며 돌출부를 가지는 자유단을 가지고 있다.The first storage electrode 133a has a fixed end connected to the storage electrode line 131 and a free end positioned on the opposite side thereof and having a protrusion.

제3 및 제4 유지 전극(133c, 133d)은 각각 제1 유지 전극(133a)의 중앙 부근에서 제2 유지 전극(133b)의 양단에 연결된다. 제3 및 제4 유지 전극(133c, 133d)은 인접한 두 게이트선(121) 사이의 중앙선에 대하여 반전 대칭을 이룬다. 연결부 (133e)는 인접한 유지 전극 집합(133a~133d)의 인접한 제1 유지 전극(133a)과 제2 유지 전극(133b)을 연결한다.The third and fourth storage electrodes 133c and 133d are connected to both ends of the second storage electrode 133b near the center of the first storage electrode 133a, respectively. The third and fourth sustain electrodes 133c and 133d have inverted symmetry with respect to the center line between two adjacent gate lines 121. The connection part 133e connects the adjacent first storage electrode 133a and the second storage electrode 133b of the adjacent storage electrode sets 133a to 133d.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 80ㅀ인 것이 바람직하다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. In contrast, other conductive films are made of other materials, particularly materials having excellent physical, chemical, and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, tantalum, and titanium. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various other metals or conductors. Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 to 80 degrees.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화 규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiN x ) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(154)를 포함한다.On the gate insulating layer 140, a plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si), polycrystalline silicon, or the like are formed. The linear semiconductor 151 mainly extends in the vertical direction and includes a plurality of protrusions 154 extending toward the gate electrode 124.

선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.The linear semiconductor 151 has a wider width in the vicinity of the gate line 121 and the storage electrode line 131 and covers them widely.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.A plurality of linear and island ohmic contacts 161 and 165 are formed on the semiconductor 151. The ohmic contacts 161 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The linear ohmic contact 161 has a plurality of protrusions 163, and the protrusion 163 and the island-type ohmic contact 165 are paired and disposed on the protrusion 154 of the semiconductor 151.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 그 경사각은 30 내지 80ㅀ정도이다.Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 to 80 degrees.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 고립 금속편(isolated metal piece)(178)이 형성되어 있다.A plurality of data lines 171, a plurality of drain electrodes 175, and a plurality of isolated metal pieces 178 are disposed on the ohmic contacts 161 and 165 and the gate insulating layer 140. ) Is formed.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선 (121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)의 줄기선 및 연결부(133e)와 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 also crosses the stem line and the connecting portion 133e of the storage electrode line 131. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한쪽 끝 부분과 막대형인 다른 쪽 끝부분을 가지고 있다. 막대형 끝 부분은 소스 전극(173) 쪽으로 굽어 있으며 C자형으로 돌출한 소스 전극(173)으로 일부 둘러싸여 있다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124. Each drain electrode 175 has one end having a large area and the other end having a rod shape. The rod-shaped end portion is bent toward the source electrode 173 and partially surrounded by the source electrode 173 protruding in a C shape.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

금속편(178)은 유지 전극(133a)의 자유단 부근의 게이트선(121) 위에 위치한다.The metal piece 178 is positioned on the gate line 121 near the free end of the sustain electrode 133a.

데이터선(171), 드레인 전극(175) 및 금속편(178)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171), 드레인 전극(175) 및 금속편(178) 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171, the drain electrode 175, and the metal piece 178 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and a refractory metal film (not shown). And a low resistance conductive film (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, in addition to the data line 171, the drain electrode 175, and the metal piece 178, various kinds of metals or conductors may be used.

데이터선(171), 드레인 전극(175) 및 금속편(178) 또한 그 측면이 기판(110) 면에 대하여 30 내지 80ㅀ정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171, the drain electrode 175, and the metal piece 178 may be inclined at an inclination angle of about 30 to 80 degrees with respect to the surface of the substrate 110.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다.The ohmic contacts 161 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 thereon, thereby lowering the contact resistance. In most places, the width of the linear semiconductor 151 is smaller than the width of the data line 171. However, as described above, the width of the linear semiconductor 151 is widened at the portion where it meets the gate line 121 to smooth the profile of the surface. Prevents disconnection.

데이터선(171), 드레인 전극(175), 금속편(178) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, the metal piece 178, and the exposed semiconductor 151. The passivation layer 180 may be made of an inorganic insulator or an organic insulator, and may have a flat surface. Examples of the inorganic insulator include silicon nitride and silicon oxide. The organic insulator may have photosensitivity and the dielectric constant is preferably about 4.0 or less. However, the passivation layer 180 may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 151 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. In the 140, a plurality of contact holes 181 exposing the end portion 129 of the gate line 121 and a plurality of contact holes 183a exposing a part of the storage electrode line 131 near the fixed end of the first storage electrode 133a. And a plurality of contact holes 183b exposing the protruding portion of the free end of the first storage electrode 133a.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄 또는 은 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191, a plurality of overpasses 83, and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. These may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum or silver alloy.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 이와 같이 결정된 액정 분자(31)의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175. The pixel electrode 191 to which the data voltage is applied is generated between the two electrodes 191 and 270 by generating an electric field together with the common electrode 270 of the other display panel 200 to which the common voltage is applied. The direction of the liquid crystal molecules 31 of the liquid crystal layer 3 is determined. The polarization of light passing through the liquid crystal layer 3 varies according to the direction of the liquid crystal molecules 31 determined as described above. The pixel electrode 191 and the common electrode 270 form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191)은 유지 전극(133a~133d)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191)의 왼쪽 및 오른쪽 변은 유지 전극(133a, 133b)보다 데이터선(171)에 인접한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.The pixel electrode 191 overlaps the storage electrode line 131 including the storage electrodes 133a to 133d, and the left and right sides of the pixel electrode 191 are adjacent to the data line 171 than the storage electrodes 133a and 133b. do. A capacitor formed by the pixel electrode 191 and the drain electrode 175 electrically connected to the pixel electrode 191 overlapping the storage electrode line 131 is called a storage capacitor, and the storage capacitor enhances the voltage holding capability of the liquid crystal capacitor.

각 화소 전극(191)은 네 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121)에 대하여 약 45ㅀ의 각도를 이룬다.Each pixel electrode 191 has a substantially rectangular shape in which four corners are chamfered, and the chamfered hypotenuse forms an angle of about 45 degrees with respect to the gate line 121.

화소 전극(191)에는 중앙 절개부(91), 하부 절개부(92a) 및 상부 절개부(92b)가 형성되어 있으며, 화소 전극(191)은 이들 절개부(91, 92a, 92b)에 의하여 복수의 영역(partition)으로 분할된다. 절개부(91, 92a, 92b)는 화소 전극(191)을 이등분하는 가상의 가로 중심선에 대하여 거의 반전 대칭을 이룬다. 하부 및 상부 절개부(92a, 92b)는 대략 화소 전극(191)의 오른쪽 변에서부터 왼쪽 변으로 비스듬하게 뻗어 있으며, 제3 및 제4 유지 전극(133c, 133d)과 중첩한다. 하부 및 상부 절개부(92a, 92b)는 화소 전극(191)의 가로 중심선에 대하여 하반부와 상반부에 각각 위치하고 있다. 하부 및 상부 절개부(92a, 92b)는 게이트선(121)에 대하여 약 45ㅀ의 각도를 이루며 서로 수직하게 뻗어 있다.A central cutout 91, a lower cutout 92a, and an upper cutout 92b are formed in the pixel electrode 191, and the pixel electrode 191 includes a plurality of cutouts 91, 92a, and 92b. It is divided into partitions of. The cutouts 91, 92a and 92b are almost inverted symmetric with respect to an imaginary transverse centerline that bisects the pixel electrode 191. The lower and upper cutouts 92a and 92b extend obliquely from the right side to the left side of the pixel electrode 191 and overlap the third and fourth sustain electrodes 133c and 133d. The lower and upper cutouts 92a and 92b are positioned at the lower half and the upper half with respect to the horizontal center line of the pixel electrode 191, respectively. The lower and upper cutouts 92a and 92b extend perpendicular to each other at an angle of about 45 ° with respect to the gate line 121.

중앙 절개부(91)는 화소 전극(191)의 가로 중심선을 따라 뻗으며 오른쪽 변 쪽에 입구를 가지고 있다. 중앙 절개부(91)의 입구는 하부 절개부(92a)와 상부 절개부(92b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다.The central cutout 91 extends along the horizontal centerline of the pixel electrode 191 and has an inlet at the right side thereof. The inlet of the central incision 91 has a pair of hypotenuses substantially parallel to the lower incision 92a and the upper incision 92b, respectively.

따라서, 화소 전극의 하반부는 하부 절개부(92a)에 의하여 두 개의 영역(partition)으로 나누어지고, 상반부 또한 상부 절개부(92b)에 의하여 두 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라질 수 있다.Therefore, the lower half of the pixel electrode is divided into two regions by the lower cutout 92a, and the upper half is also divided into two regions by the upper cutout 92b. In this case, the number of regions or the number of cutouts may vary depending on the size of the pixel, the ratio of the length of the horizontal side to the vertical side of the pixel electrode, and the type or characteristics of the liquid crystal layer 3.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 각각 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portions 179 and 129 of the data line 171 and the gate line 121 and the external device.

연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 제1 유지 전극(133a) 자유단의 노출된 끝 부분과 유지 전극선(131)의 노출된 부분에 연결되어 있다. 연결 다리(83)는 금속편(178)과 중첩하며 금속편(178)과 전기적으로 연결될 수도 있다. 유지 전극(133a~133d)을 비롯한 유지 전극선(131)은 연결 다리(83) 및 금속편(178)과 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다. 게이트선(121)을 수리할 때에는 게이트선(121)과 연결 다리(83)의 교차점을 레이저 조사하여 게이트선(121)과 연결 다리(83)를 연결함으로써 게이트선(121)과 유지 전극선(131)을 전기적으로 연결한다. 이 때 금속편(178)은 게이트선(121)과 연결 다리(83)의 전기적 연결을 강화한다.The connecting leg 83 crosses the gate line 121, and the exposed end of the free end of the first storage electrode 133a through the contact holes 183a and 183b positioned opposite to each other with the gate line 121 interposed therebetween. And the exposed portion of the storage electrode line 131. The connecting leg 83 may overlap the metal piece 178 and be electrically connected to the metal piece 178. The storage electrode lines 131 including the storage electrodes 133a to 133d may be used together with the connecting legs 83 and the metal pieces 178 to repair defects in the gate line 121, the data line 171, or the thin film transistor. . When the gate line 121 is repaired, the gate line 121 and the sustain electrode line 131 are formed by connecting the gate line 121 and the connecting leg 83 by laser irradiation at the intersection of the gate line 121 and the connecting leg 83. ) Is electrically connected. At this time, the metal piece 178 strengthens the electrical connection between the gate line 121 and the connecting leg 83.

다음, 도 1, 도 3 및 도 4를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described with reference to FIGS. 1, 3, and 4.

투명한 유리 등으로 만들어진 절연 기판(210) 위에 블랙 매트릭스(black matrix)라고 하는 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)과 마주보며 화소 전극(191)과 거의 동일한 모양을 가지는 복수의 개구부(opening)(225)를 가진다. 그러나 차광 부재(220)는 데이터선(171)을 따라서 뻗은 선형 부분만을 포함할 수 있으며, 여기에 더하여 박막 트랜지스터와 마주보는 부분을 더 포함할 수 있다. 차광 부재(220)는 크롬 단일막 또는 크롬과 산화 크롬의 이중막으로 이루어지거나 흑색 안료(pigment)를 포함하는 유기막으로 이루어질 수 있다.A light blocking member 220 called a black matrix is formed on an insulating substrate 210 made of transparent glass or the like. The light blocking member 220 has a plurality of openings 225 facing the pixel electrode 191 and having substantially the same shape as the pixel electrode 191. However, the light blocking member 220 may include only a linear portion extending along the data line 171, and may further include a portion facing the thin film transistor. The light blocking member 220 may be formed of a single layer of chromium or a double layer of chromium and chromium oxide, or may be formed of an organic layer including a black pigment.

기판(210) 위에는 또한 복수의 색필터(color filter)(230)가 형성되어 있으며 이들은 차광 부재(230)의 개구부(225) 내에 대부분 위치한다. 그러나 색필터(230)는 화소 전극(191)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 기본색(primary color) 중 하나를 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다. 이웃하는 색필터(230)의 가장자리는 중첩될 수 있다.A plurality of color filters 230 are also formed on the substrate 210, most of which are located in the opening 225 of the light blocking member 230. However, the color filter 230 may extend in the vertical direction along the pixel electrode 191. The color filter 230 may display one of the primary colors, and examples of the primary colors may include three primary colors such as red, green, and blue. The edges of the neighboring color filters 230 may overlap.

색필터(230) 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(overcoat)(250)이 형성되어 있다.An overcoat 250 is formed on the color filter 230 to prevent the color filter 230 from being exposed and to provide a flat surface.

덮개막(250) 위에는 ITO 또는 IZO 등의 투명한 도전체 따위로 만들어진 공통 전극(270)이 형성되어 있다.공통 전극(270)에는 복수의 절개부(71, 72a, 72b) 집합이 형성되어 있다.A common electrode 270 made of a transparent conductor such as ITO or IZO is formed on the overcoat 250. A plurality of cutouts 71, 72a, and 72b are formed in the common electrode 270.

하나의 절개부(71, 72a, 72b) 집합은 하나의 화소 전극(191)과 마주 보며 중앙 절개부(71), 하부 절개부(72a) 및 상부 절개부(72b)를 포함한다. 절개부(71, 72a, 72b) 각각은 화소 전극(191)의 인접 절개부(91, 92a, 92b) 사이 또는 절개부(91, 92a, 92b)와 화소 전극(191)의 모따기된 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72a, 72b)는 화소 전극(191)의 하부 절개부(92a) 또는 상부 절개부(92b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.One set of cutouts 71, 72a, and 72b includes a central cutout 71, a lower cutout 72a, and an upper cutout 72b facing one pixel electrode 191. Each of the cutouts 71, 72a, 72b is disposed between adjacent cutouts 91, 92a, 92b of the pixel electrode 191 or between the cutouts 91, 92a, 92b and the chamfered hypotenuse of the pixel electrode 191. It is arranged. In addition, each cutout 71, 72a, and 72b includes at least one diagonal line extending in parallel with the lower cutout 92a or the upper cutout 92b of the pixel electrode 191.

하부 및 상부 절개부(72a, 72b)는 각각은 사선부와 가로부 및 세로부를 포함한다. 사선부는 대략 화소 전극(191)의 위쪽 또는 아래쪽 변에서 왼쪽 변으로 화소 전극(191)의 하부 또는 상부 절개부(92a, 92b)와 거의 나란하게 뻗는다. 가로부 및 세로부는 사선부의 각 끝에서부터 화소 전극(191)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.The lower and upper cutouts 72a and 72b each include an oblique section, a horizontal section and a vertical section. The oblique line portion extends substantially parallel to the lower or upper cutouts 92a and 92b of the pixel electrode 191 from the upper side or the lower side of the pixel electrode 191 to the left side. The horizontal portion and the vertical portion extend along the sides of the pixel electrode 191 from each end of the diagonal portion and form an obtuse angle with the diagonal portion.

중앙 절개부(71)는 중앙 가로부, 한 쌍의 사선부 및 한 쌍의 종단 세로부를 포함한다. 중앙 가로부는 대략 화소 전극(191)의 왼쪽 변에서부터 화소 전극(191)의 가로 중심선을 따라 오른쪽으로 뻗으며, 한 쌍의 사선부는 중앙 가로부의 끝에서 화소 전극(191)의 오른쪽 변을 향하여 각각 하부 및 상부 절개부(72a, 72b)와 거의 나란하게 뻗는다. 종단 세로부는 사선부의 각 끝에서부터 화소 전극(191)의 오른쪽 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.The central cutout 71 includes a central transverse portion, a pair of oblique portions and a pair of longitudinal longitudinal portions. The central horizontal portion extends from the left side of the pixel electrode 191 to the right along the horizontal center line of the pixel electrode 191, and the pair of diagonal portions respectively lower toward the right side of the pixel electrode 191 at the end of the central horizontal portion. And almost parallel with the upper incisions 72a, 72b. The vertical longitudinal portion extends along the right side of the pixel electrode 191 from each end of the diagonal portion and forms an obtuse angle with the diagonal portion.

공통 전극(270)의 두께는 화소 전극(191)의 두께보다 2~3배 정도 더 두꺼우며, 절개부(71, 72a, 72b)의 폭은 대략 9~10㎛이다. 그리고 공통 전극(270)에서 절개부(71, 72a, 72b) 경계에 위치하는 부분은 다른 부분보다 두께가 얇아서 계단 형을 이룬다. 이때, 얇은 부분의 두께는 대략 200~300Å이고, 다른 부분의 두께는 대략 800~1,400Å이다. 이와는 달리 공통 전극(270)의 두께가 절개부(71, 72a, 72b)의 경계선에 인접할수록 점차 얇아질 수도 있다(도시하지 않음).The thickness of the common electrode 270 is about 2 to 3 times thicker than the thickness of the pixel electrode 191, and the width of the cutouts 71, 72a, and 72b is about 9 μm to 10 μm. The portion of the common electrode 270 positioned at the boundary between the cutouts 71, 72a, and 72b is thinner than other portions to form a step shape. At this time, the thickness of the thin portion is approximately 200 to 300 mm 3, and the thickness of the other portion is approximately 800 to 1,400 mm 3. Alternatively, the thickness of the common electrode 270 may be gradually thinner as the thickness of the common electrode 270 is closer to the boundary line of the cutouts 71, 72a, and 72b (not shown).

절개부(71, 72a, 72b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71~75b)와 중첩하여 절개부(71, 72a, 72b) 부근의 빛샘을 차단할 수 있다.The number and direction of the cutouts 71, 72a, and 72b may also vary depending on the design element, and the light blocking member 220 overlaps the cutouts 71 to 75b so that the light leakage near the cutouts 71, 72a and 72b may occur. Can be blocked.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.Alignment layers 11 and 21 are coated on inner surfaces of the display panels 100 and 200, and they may be vertical alignment layers. Polarizers (not shown) are provided on the outer surfaces of the display panels 100 and 200, and the transmission axes of the two polarizers are orthogonal to each other, and one of the transmission axes is parallel to the gate line 121. In the case of a reflective liquid crystal display, one of two polarizers may be omitted.

액정 표시 장치는 편광자, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.The liquid crystal display may include a polarizer, display panels 100 and 200, and a backlight unit (not shown) for supplying light to the liquid crystal layer 3.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자를 통과하지 못하고 차단된다.The liquid crystal layer 3 has negative dielectric anisotropy, and the liquid crystal molecules of the liquid crystal layer 3 are aligned such that their major axes are perpendicular to the surfaces of the two display panels 100 and 200 in the absence of an electric field. Therefore, incident light does not pass through the orthogonal polarizer and is blocked.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전기장(전계)이 생성된다. 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 앞으로는 화소 전극(191)과 공통 전극(271)을 통틀어 전기장 생성 전극이라 한다.When a common voltage is applied to the common electrode 270 and a data voltage is applied to the pixel electrode 191, an electric field (electric field) substantially perpendicular to the surfaces of the display panels 100 and 200 is generated. In response to the electric field, the liquid crystal molecules attempt to change their long axis to be perpendicular to the direction of the electric field. From now on, the pixel electrode 191 and the common electrode 271 will be referred to as an electric field generating electrode.

한편, 전기장 생성 전극(191, 270)의 절개부(71, 72a, 72b, 91, 92a, 92b)와 이들과 평행한 화소 전극(191)의 빗변은 전기장을 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(71, 72a, 72b, 91, 92a, 92b)의 빗변과 화소 전극(191)의 빗변에 수직이다. 그리고 절개부(71, 72a, 72b)의 폭이 좁아질수록 전기장이 수직하게 형성되어 이 부분에 위치하는 액정 분자가 어느 방향으로도 기울어지지 않아 텍스쳐가 된다. 그러나 본 발명에서와 같이 절개부(71, 72a, 72b)의 경계에 위치하는 공통 전극(270)의 가장자리가 얇은 부분 또는 점진적으로 얇아지는 부분을 포함하면 절개부(71, 72a, 72b) 폭이 좁아지더라도 전기장의 기울기가 완만해져 이 부분에 위치하는 액정 분자는 어느 한 방향으로 쉽게 기울어져 도메인을 형성한다.Meanwhile, the inclinations 71, 72a, 72b, 91, 92a, and 92b of the field generating electrodes 191 and 270 and the hypotenuse of the pixel electrode 191 parallel thereto distort the electric field to determine the inclination direction of the liquid crystal molecules. Produces a horizontal component. The horizontal component of the electric field is perpendicular to the hypotenuse of the cutouts 71, 72a, 72b, 91, 92a, 92b and the hypotenuse of the pixel electrode 191. As the widths of the cutouts 71, 72a, and 72b become narrower, the electric field is formed vertically, so that the liquid crystal molecules positioned in this portion do not tilt in any direction, resulting in texture. However, when the edge of the common electrode 270 positioned at the boundary of the cutouts 71, 72a, and 72b includes a thin portion or a gradually thinning portion, the width of the cut portions 71, 72a and 72b is increased. Even if it is narrowed, the slope of the electric field is gentle, and the liquid crystal molecules positioned in this portion are easily inclined in either direction to form domains.

하나의 절개부 집합(71, 72a, 72b, 91, 92a, 92b)은 화소 전극(191)을 각각 두 개의 경사진 주 변을 가지는 복수의 부영역(sub-area)으로 나누며, 각 부영역의 액정 분자들의 경사 방향은 전기장의 수평 성분에 의하여 결정되는 방향으로 결정되는데 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.One set of cutouts 71, 72a, 72b, 91, 92a, and 92b divides the pixel electrode 191 into a plurality of sub-areas having two inclined peripheries, respectively. The inclination direction of the liquid crystal molecules is determined by the direction determined by the horizontal component of the electric field, and the inclination direction is approximately four directions. As described above, when the liquid crystal molecules are inclined in various directions, the reference viewing angle of the liquid crystal display is increased.

절개부(71, 72a, 72b, 91, 92a, 92b)의 모양 및 배치는 변형될 수 있다.The shape and arrangement of the incisions 71, 72a, 72b, 91, 92a, 92b can be modified.

그러면, 도 5a 내지 도 5d를 참고하여 도 3 및 도 4에 도시한 색필터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대해서 설명한다.Next, a method of manufacturing the color filter display panel illustrated in FIGS. 3 and 4 according to an exemplary embodiment of the present invention will be described with reference to FIGS. 5A to 5D.

도 5a 내지 도 5d는 본 발명의 한 실시예에 따른 색필터 표시판의 제조 방 법을 차례로 도시한 단면도이다.5A through 5D are cross-sectional views sequentially illustrating a method of manufacturing a color filter display panel according to an exemplary embodiment of the present invention.

먼저 도 5a에 도시한 바와 같이, 기판(210) 위에 크롬 등을 증착한 후 패터닝하여 차광 부재(220)를 형성한다.First, as shown in FIG. 5A, the light blocking member 220 is formed by depositing chromium or the like on the substrate 210 and patterning the same.

그런 다음 도 5b에 도시한 바와 같이, 스핀 코팅(spin coating) 방법 등으로 안료를 포함하는 감광성 수지를 도포한다. 그리고 감광성 수지를 노광 및 현상한 후 하드 베이크(hard bake)하여 색필터(230)를 형성한다. 안료는 적, 녹, 청색 중 어느 하나 일 수 있으며 각 색마다 도 5b의 과정을 반복한다.Then, as shown in Figure 5b, a photosensitive resin containing a pigment is applied by a spin coating method or the like. In addition, the photosensitive resin is exposed and developed, and then hard baked to form the color filter 230. The pigment may be any one of red, green, and blue, and the process of FIG. 5B is repeated for each color.

이후 색필터(230) 위에 덮개막(250)을 형성한다.Thereafter, an overcoat 250 is formed on the color filter 230.

다음 도 5c에 도시한 바와 같이, 기판(210) 위에 스퍼터링(sputtering) 방법으로 ITO 또는 IZO 등을 증착하여 공통 전극(270)을 형성한다. 그런 다음 공통 전극(270) 위에 두께가 서로 다른 제1 및 제2 부분(52, 54)을 가지는 감광막을 형성한다. 감광막(52, 54)의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으 로써 얇은 부분을 형성하는 것이다.Next, as shown in FIG. 5C, the common electrode 270 is formed by depositing ITO, IZO, or the like on the substrate 210 by a sputtering method. Then, a photoresist film having first and second portions 52 and 54 having different thicknesses is formed on the common electrode 270. Various methods may be used to change the thickness of the photoresist layers 52 and 54. For example, a translucent area may be provided in the photomask in addition to a light transmitting area and a light blocking area. There is a way. The translucent region is provided with a slit pattern, a lattice pattern, or a thin film having a medium transmittance or a medium thickness. When using the slit pattern, it is preferable that the width of the slits and the interval between the slits are smaller than the resolution of the exposure machine used for the photographic process. Another example is to use a photoresist film that can be reflowed. In other words, a thin film is formed by forming a reflowable photoresist film using a conventional exposure mask having only a light transmitting area and a light blocking area, and then reflowing the film to flow down to an area where no photoresist remains.

이후 감광막(52, 56)을 마스크로 공통 전극(270)을 습식 식각하여 절개부(71, 72a, 72b)를 형성한다.Thereafter, the common electrodes 270 are wet-etched using the photoresist layers 52 and 56 as masks to form the cutouts 71, 72a and 72b.

다음 도 5d에 도시한 바와 같이, 건식 식각으로 감광막의 제1 부분(52)을 제거하여 공통 전극(270)의 일부분을 노출한다. 이때 제2 부분(54)의 두께가 줄어든다.Next, as illustrated in FIG. 5D, a portion of the common electrode 270 is exposed by removing the first portion 52 of the photosensitive film by dry etching. At this time, the thickness of the second portion 54 is reduced.

그런 다음 공통 전극(270)의 노출된 부분을 건식 식각하여 윗 부분 일부를 제거한다. 이때, 절개부(71, 72a, 72b)에 남아 있는 ITO 찌꺼기가 제거되므로 절개부(71, 72a, 72b)의 폭을 종래보다 좁게 형성할 수 있다.Then, the exposed portion of the common electrode 270 is dry etched to remove a portion of the upper portion. At this time, since the ITO residues remaining in the cutouts 71, 72a and 72b are removed, the width of the cutouts 71, 72a and 72b may be narrower than in the related art.

다음으로, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 6 및 도 7을 참고로 하여 상세하게 설명한다.Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6 and 7.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 7은 도 6의 액정 표시 장치를 VII-VII'-VII" 선을 따라 잘라 도시한 단면도이다.6 is a layout view of a liquid crystal display according to another exemplary embodiment. FIG. 7 is a cross-sectional view of the liquid crystal display of FIG. 6 taken along the line VII-VII′-VII ″.

도 6 및 도 7에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치는 서로 마주보는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.6 and 7, the liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 facing each other and a liquid crystal layer 3 interposed therebetween. .

본 실시예에 따른 표시판(100, 200)의 층상 구조는 대개 도 1 내지 도 4에 도시한 것과 거의 동일하다.The layered structures of the display panels 100 and 200 according to the present embodiment are generally the same as those shown in FIGS. 1 to 4.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121), 유지 전극 (133a~133d) 및 연결부(133e)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 고립 금속편(178)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)이 형성되어 있으며 그 위에는 절개부(91~92b)를 가지는 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)가 형성되어 있다. 그리고 화소 전극(191), 접촉 보조 부재(81, 82), 연결 다리(83) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.Referring to the thin film transistor array panel 100, a plurality of gate lines 121 including the gate electrode 124 and the end portion 129, the sustain electrodes 133a to 133d, and the connection portion 133e are disposed on the substrate 110. A plurality of storage electrode lines 131 including a plurality of linear ohmic contacts including a gate insulating layer 140, a plurality of linear semiconductors 151 including a protrusion 154, and a protrusion 163 thereon. The member 161 and the plurality of island resistive contact members 165 are sequentially formed. A plurality of data lines 171 including a source electrode 173 and an end portion 179, a plurality of drain electrodes 175, and a plurality of isolated metal pieces 178 are formed on the ohmic contacts 161 and 165. The passivation layer 180 is formed thereon. A plurality of contact holes 181, 182, 183a, 183b, and 185 are formed in the passivation layer 180 and the gate insulating layer 140, and the plurality of pixel electrodes 191 and the plurality of pixel electrodes 191 and 92b formed thereon. Contact auxiliary members 81 and 82 and a plurality of connecting legs 83 are formed. An alignment layer 11 is formed on the pixel electrode 191, the contact assistants 81 and 82, the connection legs 83, and the passivation layer 180.

공통 전극 표시판(200)에 대하여 설명하자면, 복수의 개구부(225)를 가지는 차광 부재(220), 복수의 색필터(230), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.Referring to the common electrode display panel 200, the light blocking member 220 having the plurality of openings 225, the plurality of color filters 230, the common electrode 270, and the alignment layer 21 are disposed on the insulating substrate 210. Formed.

그러나 도 1 내지 도 4에 도시한 액정 표시 장치와 달리, 본 실시예에 따른 액정 표시 장치에서 선형 반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양을 가지고 있다. 그러나 선형 반도체(151)의 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이 등 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 가지고 있다.However, unlike the liquid crystal display device illustrated in FIGS. 1 to 4, in the liquid crystal display device according to the present exemplary embodiment, the linear semiconductor 151 may include the data line 171, the drain electrode 175, and the ohmic contact member 161 below. 165 has substantially the same planar shape. However, the protrusion 154 of the linear semiconductor 151 has a portion exposed between the data line 171 and the drain electrode 175 such as between the source electrode 173 and the drain electrode 175.

또한, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 금속편(178) 아래에 위치하며 금속편(178)과 실질적으로 동일한 평면 모양을 가지는 복수의 섬형 반도체(도시하지 않음)와 그 위에 위치한 복수의 저항성 접촉 부재(도시하지 않음)를 포함한다.In addition, the thin film transistor array panel 100 according to the present exemplary embodiment is disposed under a metal piece 178 and has a plurality of island-like semiconductors (not shown) having substantially the same planar shape as the metal piece 178 and a plurality of resistive structures disposed thereon. Contact members (not shown).

이러한 박막 트랜지스터를 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171), 드레인 전극(175) 및 금속편(178)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다.In the method of manufacturing the thin film transistor according to the exemplary embodiment of the present invention, the data line 171, the drain electrode 175, the metal piece 178, the semiconductor 151, and the ohmic contacts 161 and 165 are photographed once. Form by process.

이러한 사진 공정에서 사용하는 감광막은 도 5d에서와 같이 형성하여 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선(171), 드레인 전극(175) 및 금속편(178)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.The photoresist film used in the photolithography process is formed as shown in FIG. 5D and varies in thickness depending on the position, and includes the first portion and the second portion in order of decreasing thickness. The first portion is positioned in the wiring region occupied by the data line 171, the drain electrode 175, and the metal piece 178, and the second portion is positioned in the channel region of the thin film transistor.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.In this way, a one-time photographic process can be reduced, thereby simplifying the manufacturing method.

도 1 내지 도 4에 도시한 액정 표시 장치의 많은 특징들이 도 6 및 도 7에 도시한 액정 표시 장치에도 해당할 수 있다.Many features of the liquid crystal display shown in FIGS. 1 to 4 may correspond to the liquid crystal display shown in FIGS. 6 and 7.

다음으로, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 8 및 도 9을 참고로 하여 상세하게 설명한다.Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 8 and 9.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 9는 도 8의 액정 표시 장치를 IX-IX'-IX"선을 따라 잘라 도시한 단면도이다.FIG. 8 is a layout view of a liquid crystal display according to another exemplary embodiment. FIG. 9 is a cross-sectional view of the liquid crystal display of FIG. 8 taken along the line IX-IX′-IX ″.

도 8 및 도 9에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시 판의 층상 구조는 대개 도 1 내지 도 4에 도시한 것과 거의 동일하다.As shown in Figs. 8 and 9, the layer structure of the thin film transistor array panel according to the present embodiment is almost the same as that shown in Figs.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121), 유지 전극(133a~133d) 및 연결부(133e)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 고립 금속편(178)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)이 형성되어 있으며 그 위에는 절개부(91~92b)를 가지는 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)가 형성되어 있다. 그리고 화소 전극(191), 접촉 보조 부재(81, 82), 연결 다리(83) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.Referring to the thin film transistor array panel 100, the plurality of gate lines 121 including the gate electrode 124 and the end portion 129, the storage electrodes 133a to 133d, and the connecting portion 133e are disposed on the substrate 110. A plurality of storage electrode lines 131 including a plurality of linear ohmic contacts including a gate insulating layer 140, a plurality of linear semiconductors 151 including a protrusion 154, and a protrusion 163 thereon. The member 161 and the plurality of island resistive contact members 165 are sequentially formed. A plurality of data lines 171 including a source electrode 173 and an end portion 179, a plurality of drain electrodes 175, and a plurality of isolated metal pieces 178 are formed on the ohmic contacts 161 and 165. The passivation layer 180 is formed thereon. A plurality of contact holes 181, 182, 183a, 183b, and 185 are formed in the passivation layer 180 and the gate insulating layer 140, and the plurality of pixel electrodes 191 and the plurality of pixel electrodes 191 and 92b formed thereon. Contact auxiliary members 81 and 82 and a plurality of connecting legs 83 are formed. An alignment layer 11 is formed on the pixel electrode 191, the contact assistants 81 and 82, the connection legs 83, and the passivation layer 180.

그러나 도 1 내지 도 4에 도시한 액정 표시 장치와 달리, 본 실시예에 따른 액정 표시 장치는 차폐 전극(88)을 더 포함한다. 차폐 전극(88)은 공통 전압을 인가 받으며, 데이터선(171)을 따라 뻗어 있는 세로부와 게이트선(121)을 따라 뻗은 가로부를 포함한다. 세로부는 데이터선(171)을 완전히 덮고 있고, 가로부는 인접한 세로부를 연결하며 게이트선(121)의 경계선 안쪽에 위치한다. 차폐 전극(88)은 데이터선(171)과 화소 전극(191) 사이 및 데이터선(171)과 공통 전극(270) 사이에 서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연을 줄여준다.However, unlike the liquid crystal display shown in FIGS. 1 to 4, the liquid crystal display according to the present embodiment further includes a shielding electrode 88. The shielding electrode 88 receives a common voltage, and includes a vertical portion extending along the data line 171 and a horizontal portion extending along the gate line 121. The vertical portion completely covers the data line 171, and the horizontal portion connects the adjacent vertical portions and is located inside the boundary line of the gate line 121. The shielding electrode 88 blocks an electric field formed between the data line 171 and the pixel electrode 191 and between the data line 171 and the common electrode 270 to prevent voltage distortion and a data line of the pixel electrode 191. Reduce the signal delay of the data voltage delivered by (171).

도 1 내지 도 4에 도시한 액정 표시 장치의 많은 특징들이 도 10에 도시한 액정 표시 장치에도 해당할 수 있다.Many features of the liquid crystal display shown in FIGS. 1 to 4 may correspond to the liquid crystal display shown in FIG. 10.

이상과 같이, 본 발명의 실시예에서는 공통 전극의 절개부의 가장자리에 단차를 형성하면 절개부에서 발생하는 텍스쳐가 감소되어 화소의 개구율이 향상되므로 고품질의 액정 표시 장치를 제공할 수 있다.As described above, in the exemplary embodiment of the present invention, when a step is formed at the edge of the cutout of the common electrode, the texture generated at the cutout is reduced and the aperture ratio of the pixel is improved, thereby providing a high-quality liquid crystal display device.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (12)

제1 기판,First substrate, 상기 제1 기판 위에 형성되어 있으며 절개부를 가지는 제1 전계 생성 전극,A first field generating electrode formed on the first substrate and having an incision; 상기 제1 기판과 마주보는 제2 기판,A second substrate facing the first substrate, 상기 제2 기판 위에 형성되어 있으며 절개부를 가지는 제2 전계 생성 전극, 그리고A second field generating electrode formed on the second substrate and having an incision; and 상기 제1 전계 생성 전극과 상기 제2 전계 생성 전극의 사이에 위치하는 액정층A liquid crystal layer positioned between the first field generating electrode and the second field generating electrode 을 포함하며,Including; 상기 제1 전계 생성 전극중 상기 절개부의 경계에 위치하는 부분은 상기 제1 전계 생성 전극의 다른 부분보다 두께가 얇은 액정 표시 장치.The portion of the first field generating electrode positioned at the boundary of the cutout is thinner than the other portion of the first field generating electrode. 제1항에서,In claim 1, 상기 절개부의 경계는 계단형인 액정 표시 장치.The boundary of the cutout is a stepped liquid crystal display device. 제1항에서,In claim 1, 상기 제1 전계 생성 전극은 상기 절개부의 경계선에 인접할수록 점차 두께가 얇아지는 액정 표시 장치.The first field generating electrode becomes thinner gradually as it is adjacent to the boundary line of the cutout. 제1항에서,In claim 1, 상기 제1 전계 생성 전극의 절개부와 상기 제2 전계 생성 전극의 절개부는 교대로 배치되어 있는 액정 표시 장치.The cutout of the first field generating electrode and the cutout of the second field generating electrode are alternately arranged. 제1항에서,In claim 1, 상기 제1 전계 생성 전극이 상기 제2 전계 생성 전극보다 2~3배 두꺼운 액정 표시 장치.And a first field generating electrode two to three times thicker than the second field generating electrode. 제1항에서,In claim 1, 상기 제1 전계 생성 전극의 절개부 폭은 9~10㎛인 액정 표시 장치.The cutout width of the first field generating electrode is 9 to 10㎛. 제1항에서,In claim 1, 상기 두께가 얇은 부분의 두께는 200~300Å인 액정 표시 장치.The thickness of the thin portion is a liquid crystal display device of 200 ~ 300 200. 제1항에서,In claim 1, 상기 제1 기판 위에 형성되어 있는 색필터를 더 포함하는 액정 표시 장치.And a color filter formed on the first substrate. 제1항에서,In claim 1, 상기 제2 기판 위에 형성되어 있으며 상기 제2 전계 생성 전극과 연결되어 있는 박막 트랜지스터를 더 포함하는 액정 표시 장치.And a thin film transistor formed on the second substrate and connected to the second field generating electrode. 기판 위에 차광 부재를 형성하는 단계,Forming a light blocking member on the substrate, 상기 차광 부재 위에 색필터를 형성하는 단계,Forming a color filter on the light blocking member; 상기 색필터 위에 덮개막을 형성하는 단계,Forming an overcoat on the color filter; 상기 덮개막 위에 공통 전극을 형성하는 단계,Forming a common electrode on the overcoat; 상기 공통 전극 위에 제1 부분, 상기 제1 부분보다 두꺼운 제2 부분을 가지는 감광막을 형성하는 단계,Forming a photosensitive film having a first portion and a second portion thicker than the first portion on the common electrode; 상기 감광막을 마스크로 상기 공통 전극을 식각하여 절개부를 형성하는 단계, 그리고Etching the common electrode using the photosensitive film as a mask to form an incision; and 상기 제1 부분을 제거하고 상기 제2 부분을 마스크로 노출된 상기 공통 전극의 윗 부분 일부를 제거하는 단계,Removing the first portion and removing a portion of an upper portion of the common electrode exposing the second portion as a mask; 를 포함하는 색필터 표시판의 제조 방법.Method of manufacturing a color filter display panel comprising a. 제10항에서,In claim 10, 상기 공통 전극의 윗 부분 일부를 제거하는 단계는Removing a part of the upper part of the common electrode 상기 공통 전극이 200~300Å의 두께로 남을 때까지 진행하는 색필터 표시판의 제조 방법.A method of manufacturing a color filter display panel, which proceeds until the common electrode remains at a thickness of 200 to 300 Hz. 제10항에서,In claim 10, 상기 감광막을 형성하는 단계에서,In the step of forming the photosensitive film, 상기 감광막의 두께는 슬릿, 반투명막을 이용하거나 리플로우 방법을 이용하여 다르게 형성하는 색필터 표시판의 제조 방법.The thickness of the photosensitive film is formed using a slit, a semi-transparent film or by using a reflow method of the color filter display panel.
KR1020050050880A 2005-06-14 2005-06-14 Liquid crystal display and manufacturing method of color filter array panel KR20060131038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050880A KR20060131038A (en) 2005-06-14 2005-06-14 Liquid crystal display and manufacturing method of color filter array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050880A KR20060131038A (en) 2005-06-14 2005-06-14 Liquid crystal display and manufacturing method of color filter array panel

Publications (1)

Publication Number Publication Date
KR20060131038A true KR20060131038A (en) 2006-12-20

Family

ID=37811164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050880A KR20060131038A (en) 2005-06-14 2005-06-14 Liquid crystal display and manufacturing method of color filter array panel

Country Status (1)

Country Link
KR (1) KR20060131038A (en)

Similar Documents

Publication Publication Date Title
US7688417B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101112543B1 (en) Multi-domain thin film transistor array panel
KR20080014317A (en) Display device and manufacturing method thereof
KR20060073826A (en) Thin film transistor array panel
KR101152131B1 (en) Liquid crystal display
KR20060062161A (en) Thin film transistor array panel and method for manufacturing the same
KR20070035224A (en) Liquid crystal display
KR101080349B1 (en) Liquid crystal display and manufacturing method thereof
KR20060030577A (en) Thin film transistor array panel
KR20060100868A (en) Liquid crystal display
KR101189270B1 (en) Panel and liquid crystal display includig the same
KR20060131038A (en) Liquid crystal display and manufacturing method of color filter array panel
KR20060047183A (en) Liquid crystal dispaly
KR20070000635A (en) Liquid crystal display and manufacturing method thereof
KR20060104402A (en) Liquid crystal display
KR101018756B1 (en) Liquid crystal display
KR20060082316A (en) Thin film transistor array panel
KR101143000B1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060082315A (en) Thin film transistor array panel
KR20060131118A (en) Liquid crystal display and manufacturing method thereof
KR20060123877A (en) Liquid crystal display and manufacturing method thereof
KR20070019870A (en) Liquid crystal display and manufacturing method therefor
KR20070023932A (en) Panel and liquid crystal display including the same
KR20060036635A (en) Thin film transistor array panel
KR20080049983A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination