KR20060082316A

KR20060082316A - Thin film transistor array panel

Info

Publication number: KR20060082316A
Application number: KR1020050002842A
Authority: KR
Inventors: 유영훈; 손우성; 송영구
Original assignee: 삼성전자주식회사
Priority date: 2005-01-12
Filing date: 2005-01-12
Publication date: 2006-07-18

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 기판 위에 형성되어 있으며 유지 전극과 이웃하는 유지 전극을 연결하며 데이터선과 교차하는 이중의 교차부를 가지는 유지 전극선, 각각의 게이트선 및 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 그리고 드레인 전극과 연결되어 있으며, 유지 전극과 중첩하는 화소 전극을 포함한다.The thin film transistor array panel according to an exemplary embodiment of the present invention includes a substrate, a gate line formed on the substrate, a data line insulated from and intersecting the gate line, and a substrate formed on the substrate and connecting the sustain electrode and a neighboring sustain electrode to cross the data line. And a pixel electrode connected to the storage electrode line having a dual intersection portion, each of the gate lines and the data lines, the thin film transistor having the drain electrode, and the drain electrode, and overlapping the storage electrode.

액정표시장치, 화소전극, 단락, 수리, 데이터선, 유지전극선 LCD, pixel electrode, short circuit, repair, data line, sustain electrode line

Description

Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 대향 표시판의 배치도이고,2 is a layout view of an opposing display panel of a liquid crystal display according to an exemplary embodiment of the present invention;

도 3 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,3 is a layout view illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3의 액정 표시 장치를 IV-IV' 선을 따라 잘라 도시한 단면도이고,4 is a cross-sectional view of the liquid crystal display of FIG. 3 taken along the line IV-IV ';

도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,5 is a layout view illustrating a structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 6은 도 5의 액정 표시 장치를 VI-VI' 선을 따라 잘라 도시한 단면도이고,FIG. 6 is a cross-sectional view of the liquid crystal display of FIG. 5 taken along the line VI-VI ′. FIG.

도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이다.7 is a layout view illustrating a structure of a liquid crystal display according to another exemplary embodiment of the present invention.

* 도면 부호에 대한 설명 *Explanation of reference numbers

11, 21: 배향막 12, 22: 편광판11, 21: alignment film 12, 22: polarizing plate

81, 82: 접촉 보조 부재81, 82: contact auxiliary member

100, 200: 표시판 110, 210: 절연 기판 100, 200: display panel 110, 210: insulating substrate

121 : 게이트선 124: 게이트 전극121: gate line 124: gate electrode

131 : 유지 전극선 135 : 유지 전극131: sustain electrode line 135: sustain electrode

133a, 133b : 교차부 140: 게이트 절연막133a and 133b: crossing portion 140: gate insulating film

151, 154: 반도체 161, 163, 165: 저항성 접촉 부재151 and 154: semiconductors 161, 163 and 165: ohmic contact members

171, 179: 데이터선 173: 소스 전극171 and 179: data line 173: source electrode

175: 드레인 전극 180: 보호막175: drain electrode 180: protective film

181, 182, 185 : 접촉 구멍 190: 화소 전극181, 182, and 185 contact holes 190 pixel electrodes

220: 차광 부재 250: 덮개막220: light blocking member 250: overcoat

270: 공통 전극 270 common electrode

91, 92, 93a, 93b, 94a, 94b,95a, 95b: 화소 전극의 절개부91, 92, 93a, 93b, 94a, 94b, 95a, 95b: cutout of the pixel electrode

71, 72, 73a, 73b, 74a, 74b, 75a, 75b: 공통 전극의 절개부 71, 72, 73a, 73b, 74a, 74b, 75a, 75b: cutout of common electrode

3: 액정층 310: 액정 분자3: liquid crystal layer 310: liquid crystal molecules

본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 특히 액정 표시 장치에 사용하는 박막 트랜지스터 표시판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistor array panels, and more particularly to thin film transistor array panels used in liquid crystal display devices.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴 으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which a field generating electrode is formed and a liquid crystal layer interposed therebetween. By rearranging, the display device controls the transmittance of light passing through the liquid crystal layer.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel is high in contrast ratio and easy to implement a wide viewing angle.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.Means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display include a method of forming a cutout in the field generating electrode and a method of forming a protrusion on the field generating electrode. Since the direction in which the liquid crystal molecules are inclined by the cutout and the protrusion can be determined, the wide viewing angle can be secured by dispersing the inclination directions of the liquid crystal molecules in various directions.

이러한 액정 표시 장치의 품질을 나타내는 척도 중 하나는 개구율이다. 개구율을 늘리기 위해서 화소 전극의 크기를 최대한 크게 하여 화소 전극에 데이터 전압을 전달하는 데이터선에 근접시키거나 데이터선과 중첩시키는 방안이 제시되었다. 그러나 이와 같이 하면 화소 전극과 데이터선 사이의 기생 용량이 늘어나 여러 가지 문제가 생긴다. 예를 들면, 화소 전극과 데이터선을 형성하기 위한 분할 노광 과정에서 나뉘는 노광 영역 사이에 정렬 오차에 기인한 기생 용량의 편차가 생길 수 있다. 이러한 기생 용량의 편차로 인하여 노광 영역 사이에 투과율의 차이가 생기고 이에 따라 노광 영역의 경계가 눈에 보이는 스티치 결함(stitch defect)이 생길 수 있다. One measure of the quality of such a liquid crystal display is the aperture ratio. In order to increase the aperture ratio, a method of making the pixel electrode as large as possible so as to approach or overlap the data line for transmitting the data voltage to the pixel electrode has been proposed. However, this increases the parasitic capacitance between the pixel electrode and the data line, causing various problems. For example, a parasitic capacitance variation may occur due to an alignment error between the pixel electrode and the exposure area divided in the divisional exposure process for forming the data line. Due to such a parasitic capacitance variation, there may be a difference in transmittance between the exposure areas, which may result in a stitch defect in which the boundary of the exposure area is visible.

또한, 이러한 액정 표시 장치에서는 데이터선과 화소 전극 또는 대향 전극 사이에 전계가 형성되는데, 이러한 전기장은 화소의 가장자리에 배치되어 있는 일부 액정 분자들의 배향을 왜곡시킨다. 이러한 배향 왜곡으로 인하여 화소의 둘레에서는 빛샘 현상이 나타나고, 이는 액정 표시 장치의 표시 특성을 저하시키는 원인으로 작용한다.In addition, in such a liquid crystal display, an electric field is formed between the data line and the pixel electrode or the counter electrode, and the electric field distorts the orientation of some liquid crystal molecules disposed at the edge of the pixel. Due to the alignment distortion, light leakage occurs around the pixel, which causes a decrease in display characteristics of the liquid crystal display.

또한, 이러한 액정 표시 장치는 신호선간에 단락이 발생하거나 화소가 항상 밝게 표시되는 불량이 발생하는데, 이를 최소화할 수 있는 배치 구조로 배선을 패터닝하는 것이 바람직하며, 불량이 발생하더라도 수리하기가 용이해야 한다. In addition, such a liquid crystal display may have a short circuit between signal lines or a defect in which pixels are always displayed brightly. It is desirable to pattern the wiring in an arrangement structure that can minimize the problem, and it should be easy to repair even if a defect occurs. .

본 발명이 이루고자 하는 기술적 과제는 화소 전극과 데이터선 사이에서 발생하는 기생 용량의 변화 및 액정 분자의 배향 왜곡을 최소화할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a thin film transistor array panel capable of minimizing change in parasitic capacitance and distortion of alignment of liquid crystal molecules generated between a pixel electrode and a data line.

본 발명이 이루고자 하는 다른 기술적 과제는 불량을 최소화할 수 있으며 용이하게 수리할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.Another object of the present invention is to provide a thin film transistor array panel which can minimize defects and be easily repaired.

이러한 과제를 해결하기 위하여 본 발명에서는 데이터선과 교차하는 유지 전극선의 일부를 이중으로 배치하고나, 서로 이웃하는 유지 전극을 엇갈리도록 배치 한다.In order to solve this problem, in the present invention, a part of the storage electrode lines intersecting the data lines are arranged in duplicate, or the storage electrodes adjacent to each other are alternated.

본 발명의 다른 실시예에 따른 박막트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 기판 위에 형성되어 있으며, 서로 다른 선상에 배치되어 있는 유지 전극과 이웃하는 유지 전극을 연결하며 데이터선과 교차하는 연결부를 가지는 유지 전극선, 각각의 게이트선 및 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 그리고 드레인 전극과 연결되어 있으며, 유지 전극과 중첩하는 화소 전극을 포함한다.A thin film transistor array panel according to another exemplary embodiment of the present invention includes a substrate, a gate line formed on the substrate, a data line insulated from and intersecting the gate line, and a neighboring electrode formed on the substrate and disposed on different lines. A storage electrode line connecting the storage electrode and intersecting the data line, a thin film transistor connected to each gate line and data line, having a drain electrode, and a pixel electrode connected to the drain electrode and overlapping the storage electrode. do.

드레인 전극은 상기 유지 전극과 중첩하는 확장부를 가지는 것이 바람직하고, 화소 전극과 데이터선 및 상기 박막 트랜지스터 사이에 형성되어 있는 보호막을 더 포함하는 것이 바람직하다.The drain electrode preferably has an extension that overlaps the sustain electrode, and preferably further includes a passivation film formed between the pixel electrode, the data line, and the thin film transistor.

화소 전극과 절연되어 있으며, 게이트선 또는 데이터선과 적어도 일부분 중첩되어 있는 차폐 전극을 더 포함하며, 차폐 전극은 서로 동일한 층으로 이루어진 것이 바람직하다. The display device may further include a shielding electrode insulated from the pixel electrode and at least partially overlapping the gate line or the data line, and the shielding electrodes may be formed of the same layer.

차폐 전극은 게이트선 또는 데이터선을 따라 뻗어 있는 것이 바람직하고, 차 폐 전극은 데이터선을 완전히 덮는 것이 바람직하다.It is preferable that the shielding electrode extends along the gate line or the data line, and the shielding electrode completely covers the data line.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.Next, a multi-domain liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 본 발명의 도 1 및 도 2의 표시판을 정렬하여 완성한 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment. FIG. 2 is a layout view illustrating a structure of a common electrode display panel for a liquid crystal display according to an exemplary embodiment. 3 is a layout view illustrating a structure of a liquid crystal display according to an exemplary embodiment in which the display panels of FIGS. 1 and 2 are aligned, and FIG. 4 is a line IV-IV ′ of the liquid crystal display of FIG. 3. A cross-sectional view taken along the line.

본 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전 극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.The liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer 3 interposed between the two display panels 100 and 200.

먼저, 도 1, 도 3 및 도 4를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.First, the thin film transistor array panel 100 will be described in detail with reference to FIGS. 1, 3, and 4.

절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 110.

게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.The gate lines 121 mainly extend in the horizontal direction and are separated from each other, and transmit gate signals. Each gate line 121 includes a plurality of protrusions constituting the plurality of gate electrodes 124 and an end portion 129 having a large area for connecting another layer or an external device.

각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 서로 이웃하는 두 게이트선(121) 사이의 거의 중앙에 배치되어 있다. 유지 전극선(131)은 다른 부분보다 넓은 폭을 가지는 유지 전극(135)을 포함하고, 이후의 데이터선(171)이 지나는 부분에서는 이중으로 나뉘어 있는 교차부(133a, 133b)를 포함한다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.Each of the storage electrode lines 131 mainly extends in the horizontal direction and is disposed substantially in the center between two neighboring gate lines 121. The storage electrode line 131 includes a storage electrode 135 having a width wider than that of other portions, and includes intersection portions 133a and 133b which are divided into two portions at a portion through which the data line 171 passes. A predetermined voltage such as a common voltage applied to the common electrode 270 of the common electrode display panel 200 of the liquid crystal display device is applied to the sustain electrode line 131.

게이트선(121) 및 유지 전극선(131)은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 따위로 이루어지는 것이 바람직하며, 단일막 구조를 가지거나 다층막 구조로 이루어질 수 있다. 다층 막, 예를 들어 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함할 수 있다. 하나의 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 이루어질 수 있다. 두 도전막의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금 또는 몰리브덴 또는 몰리브덴 합금/알루미늄 합금을 들 수 있다. The gate line 121 and the storage electrode line 131 are preferably made of aluminum-based metal, silver-based metal, copper-based metal, molybdenum-based metal, chromium, titanium, tantalum, or the like, and have a single film structure or a multilayer film structure. Can be. It may comprise a multilayer film, for example two films of different physical properties, namely a bottom film and a top film thereon. One conductive film is a low resistivity metal such as aluminum (Al) or an aluminum alloy such as aluminum (Ag) or a silver alloy such as silver (Ag) or silver alloy to reduce signal delay or voltage drop. It may be made of a copper-based metal such as copper (Cu) or a copper alloy. In contrast, other conductive films have excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as chromium, molybdenum (Mo), molybdenum alloys, tantalum (Ta), or titanium (Ti). ) And the like. Good examples of the two conductive films include chromium / aluminum-neodymium (Nd) alloys or molybdenum or molybdenum alloys / aluminum alloys.

또한 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.In addition, the side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30-80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiN _x ) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 섬형 반도체(154)가 형성되어 있다. 각각의 섬형 반도체(154)는 주로 게이트 전극(124)의 상부에 위치하며, 이후의 데이터선(171)이 지나갈 게이트선(121)의 상부까지 확장되어 있다. 섬형 반도체(154)와 동일한 층으로 데이터선(171)이 지나갈 유지 전극선(131)의 상부에도 버퍼층이 추가될 수 있다. A plurality of island-like semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) and the like are formed on the gate insulating layer 140. Each island-like semiconductor 154 is mainly located above the gate electrode 124 and extends to the top of the gate line 121 through which the data line 171 will pass. A buffer layer may be added to the upper portion of the storage electrode line 131 through which the data line 171 passes through the same layer as the island-type semiconductor 154.

반도체(154)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 두 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있는데, 게이트 전극(124)을 중심으로 서로 마주한다.On the semiconductor 154, a plurality of island-like ohmic contacts 163 and 165 made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of n-type impurities such as silicide or phosphorus are formed. It is. The two islands of ohmic contact 163 and 165 are paired and disposed on the semiconductor 154, facing each other with respect to the gate electrode 124.

섬형의 반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.Sides of the island-like semiconductor 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is preferably 30-80 °.

저항 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171) 및 이로부터 분리되어 있는 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 separated therefrom are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있다. The data line 171 mainly extends in the vertical direction and crosses the gate line 121 and the storage electrode line 131 and transmits a data voltage. Each data line 171 has a wide end portion 179 for connection with another layer or an external device.

각각의 드레인 전극(175)은 데이터선(171)과 나란하게 뻗어 있으며, 유지 전극(135)과 중첩하는 확장부(175)를 포함하는데, 드레인 전극의 확장부(175) 변은 유지 전극선(131)의 변과 대부분 평행하다. 데이터선(171) 각각은 복수의 돌출부를 포함하며, 이 돌출부는 반도체(154) 상부에 위치하는 드레인 전극(175)의 한쪽 끝 부분을 일부 둘러싸는 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 (channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다. Each drain electrode 175 extends in parallel with the data line 171 and includes an extension part 175 overlapping with the storage electrode 135. An extension part 175 side of the drain electrode has a storage electrode line 131. Mostly parallel to the side of). Each of the data lines 171 includes a plurality of protrusions, and the protrusions form a source electrode 173 partially surrounding one end of the drain electrode 175 positioned on the semiconductor 154. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the semiconductor 154 form one thin film transistor (TFT), and a channel of the thin film transistor. ) Is formed in the semiconductor 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속을 포함하는 것이 바람직하며, 게이트선(121)과 같이 단일막 구조 또는 몰리브덴, 몰리브덴 합금, 크롬 따위의 도전막(도시하지 않음)과 그 상부 또는 하부에 위치한 알루미늄 계열 금속인 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다.The data line 171 and the drain electrode 175 preferably include refractory metals such as chromium or molybdenum-based metals, tantalum, and titanium. It may have a multilayer film structure consisting of a conductive film (not shown) and a conductive film (not shown), which is an aluminum-based metal located above or below it.

데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.Similar to the gate line 121 and the storage electrode line 131, the data line 171 and the drain electrode 175 are inclined at an angle of about 30-80 °, respectively.

저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형의 반도체(154)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.The ohmic contacts 163 and 165 exist only between the semiconductor 154 below and the data line 171 and the drain electrode 175 thereon, and serve to lower the contact resistance. The island-like semiconductor 154 has a portion exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(154) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 것이 바람직하다. 하부의 무기막과 상부의 유기막으로 이루어진 이중막 구조를 취할 수도 있다.A passivation layer 180 is formed on the data line 171 and the drain electrode 175 and the portion of the semiconductor 154 that is not covered by them. The passivation layer 180 is a-Si: C: O, a-Si: O: F, which is formed of an organic material having excellent planarization characteristics and photosensitivity, and plasma enhanced chemical vapor deposition (PECVD). The low dielectric constant insulating material of 4.0 or less, or an inorganic material, such as silicon nitride and silicon oxide, is preferable. It is also possible to take a double film structure consisting of an inorganic film at the bottom and an organic film at the top.

보호막(180)에는 드레인 전극(175)의 확장부 및 데이터선(171)의 끝 부분 (179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있다. 접촉 구멍(181, 182, 185)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형이다.The passivation layer 180 is formed with a plurality of contact holes 182 and 185 respectively exposing the extension portion of the drain electrode 175 and the end portion 179 of the data line 171, and the gate insulating layer 140. ) And a plurality of contact holes 181 exposing the end portion 129 of the gate line 121. The contact holes 181, 182, and 185 may be made in various shapes such as polygons or circles. The side walls of the contact holes 181, 182, 185 are inclined or stepped at an angle of 30 ° to 85 °.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190), 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 화소 전극(190)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 화소 전극(190)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 예를 들면 ITO나 IZO로 만들어질 수 있다.A plurality of pixel electrodes 190, a shielding electrode 88, and a plurality of contact assistants 81 and 82 formed of ITO or IZO are formed on the passivation layer 180. . Alternatively, the pixel electrode 190 may be made of a transparent conductive polymer, and in the case of a reflective liquid crystal display, the pixel electrode 190 may be made of an opaque reflective metal. In this case, the contact assistants 81 and 82 may be made of a material different from that of the pixel electrode 190, for example, ITO or IZO.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전극(270)과 함께 전기장을 생성함으로써 액정층의 액정 분자를 재배열시킨다.The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175. The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules of the liquid crystal layer by generating an electric field together with the common electrode 270.

화소 전극(190)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전 기는 화소 전극(190)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 유지 전극(135)을 두고 화소 전극(190)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.The pixel electrode 190 and the common electrode 270 form a capacitor (hereinafter referred to as a "liquid crystal capacitor") to maintain the applied voltage even after the thin film transistor is turned off. Another capacitor connected in parallel with the liquid crystal capacitor is called a storage capacitor, and the storage capacitor is formed by the superposition of the pixel electrode 190 and the storage electrode line 131, and the capacitance of the storage capacitor, that is, the storage capacitor. In order to increase the distance, the storage electrode 135 is disposed on the storage electrode line 131, and the drain electrode 175 connected to the pixel electrode 190 is extended and expanded to overlap each other, thereby making the distance between the terminals close and increasing the overlapping area.

화소 전극(190)은 데이터선(171)과 게이트선(121)으로 둘러싸인 영역 내에 거의 존재하고 경계의 대부분이 게이트선(121) 및 데이터선(171)과 평행하여 직사각형을 이룬다. The pixel electrode 190 is substantially present in an area surrounded by the data line 171 and the gate line 121, and most of the boundary forms a rectangle in parallel with the gate line 121 and the data line 171.

각 화소 전극(190)은 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121)에 대하여 약 45도의 각도를 이룬다. Each pixel electrode 190 is chamfered at a corner, and the chamfered hypotenuse forms an angle of about 45 degrees with respect to the gate line 121.

화소 전극(190)은 중앙 절개부(91, 92), 하부 절개부(93a, 94a, 95a) 및 상부 절개부(93b, 94b, 95b)를 가지며, 화소 전극(190)은 이들 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)에 의하여 복수의 영역으로 분할된다. 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 게이트선(121)과 평행한 화소 전극(190)의 중심선에 대하여 거의 대칭 구조를 이루고 있다.The pixel electrode 190 has a central cutout 91, 92, lower cutouts 93a, 94a, 95a, and upper cutouts 93b, 94b, 95b, and the pixel electrode 190 has these cutouts 91. , 92, 93a, 93b, 94a, 94b, 95a, 95b). The cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b have a substantially symmetrical structure with respect to the centerline of the pixel electrode 190 parallel to the gate line 121.

하부 및 상부 절개부(93a, 93b, 94a, 94b, 95a, 95b)는 대략 화소 전극(190)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 화소 전극(190)을 가로 방향으로 이등분하는 중심선으로 나누는 하반면과 상반면에 각각 위치하고 있다. 하부 및 상부 절개부(93a, 93b, 94a, 94b, 95a, 95b)는 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있으며, 중앙 절개부(91, 92)는 하부 절개부(93a, 94a, 95a)와 상부 절개부(93b, 94b, 95b)에 각각 거의 평행한 한 쌍의 분지로 이루어져 있다. 중앙 절개부(91, 92)는 중앙에서 가로 방향으로 뻗은 가로부를 가진다.The lower and upper cutouts 93a, 93b, 94a, 94b, 95a, and 95b extend obliquely from the left side to the right side of the pixel electrode 190, and form a centerline that bisects the pixel electrode 190 in the horizontal direction. It is located in the lower half and the upper half. The lower and upper incisions 93a, 93b, 94a, 94b, 95a, and 95b extend perpendicular to each other at an angle of about 45 degrees with respect to the gate line 121, and the central incisions 91 and 92 are lower incisions. It consists of a pair of branches substantially parallel to 93a, 94a, 95a and upper incisions 93b, 94b, 95b, respectively. The central cutouts 91 and 92 have horizontal sections extending in the transverse direction from the center.

따라서, 화소 전극(190)의 상반면과 하반면은 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)에 의하여 각각 여섯 개의 영역으로 나누어지며, 이러한 영역들은 게이트선(121)과 평행한 화소 전극(190)의 상하 이등분선에 대하여 대칭 구조를 가진다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.Accordingly, the upper and lower half surfaces of the pixel electrode 190 are divided into six regions by the cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b, respectively, and the regions are gate lines 121. ) Has a symmetrical structure with respect to the upper and lower bisectors of the pixel electrode 190 parallel to At this time, the number of regions or the number of cutout portions varies depending on the design elements such as the size of the pixel, the ratio of the length of the horizontal side to the vertical side of the pixel electrode, the type and characteristics of the liquid crystal layer 3, and the like.

화소 전극(190)은 또한 이웃하는 게이트선(121) 또는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있다.The pixel electrode 190 also overlaps the neighboring gate line 121 or the data line 171 to increase the aperture ratio.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다. 접촉 보조 부재(81, 82)는 이방성 도전막(도시하지 않음) 등을 통하여 외부 장치와 연결된다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 complement and protect the exposed end portions 129 of the gate lines 121 and the exposed end portions 179 of the data lines 171 and external devices and protect them. To do. The contact auxiliary members 81 and 82 are connected to the external device through an anisotropic conductive film (not shown) or the like.

게이트 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 접촉 보조 부재(81)는 게이트 구동 회로의 금속층과 게이트선(121)을 연결하는 역할을 할 수 있다. 마찬가지로 데이터 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에 접촉 보조 부재(82)는 데이터 구동 회로의 금속층과 데이터선(171)을 연결하는 역할을 할 수 있다.When the gate driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 81 may serve to connect the metal layer of the gate driving circuit and the gate line 121. Similarly, when the data driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 82 may serve to connect the metal layer and the data line 171 of the data driving circuit.

차폐 전극(88)은 데이터선(171) 및 게이트선(121)을 따라 뻗어 있으며 데이터선(171) 상부에 위치하는 부분은 데이터선(171)을 완전히 덮으며, 게이트선(121) 상부에 위치하는 부분은 게이트선(121)의 폭보다 작은 폭을 가지며 게이트선(121)의 경계선 안에 위치한다. 그러나 그 너비를 조절하여 데이터선(171)보다 작을 수도 있으며, 게이트선(121)의 경계선 밖에 위치하는 경계선을 가질 수 있다. 차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.The shielding electrode 88 extends along the data line 171 and the gate line 121, and a portion located above the data line 171 completely covers the data line 171 and is positioned above the gate line 121. The portion having a width smaller than the width of the gate line 121 is located within the boundary line of the gate line 121. However, the width may be adjusted to be smaller than the data line 171, and may have a boundary line positioned outside the boundary line of the gate line 121. A common voltage is applied to the shielding electrode 88. The common electrode is connected to the storage electrode line 131 through a contact hole (not shown) of the passivation layer 180 and the gate insulating layer 140, or the common voltage is applied to the thin film transistor array panel. The display device may be connected to a short point (not shown) transferred from the 100 to the common electrode display panel 200. At this time, it is preferable to minimize the distance between the shielding electrode 88 and the pixel electrode 190 so that the aperture ratio decreases to a minimum.

이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다. As such, when the shielding electrode 88 to which the common voltage is applied is disposed on the data line 171, the shielding electrode 88 is disposed between the data line 171 and the pixel electrode 190, and the data line 171 and the common electrode ( By blocking the electric field formed between the 270, the voltage distortion of the pixel electrode 190 and the signal delay of the data voltage transmitted by the data line 171 are reduced.

또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기 생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다. Also, in order to prevent a short circuit between the pixel electrode 190 and the shielding electrode 88, a distance is required between them so that the pixel electrode 190 is further away from the data line 171, thereby reducing the parasitic capacitance therebetween. Furthermore, since the permittivity of the liquid crystal layer 3 is higher than that of the passivation layer 180, the parasitic capacitance between the data line 171 and the shielding electrode 88 has no data line when the shielding electrode 88 is absent. It is smaller than the parasitic capacitance between 171 and the common electrode 270.

뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다.In addition, since the pixel electrode 190 and the shielding electrode 88 are made of the same layer, the distance between them is kept constant and thus the parasitic capacitance between them is constant.

이와 같은 본 실시예에 따른 박막 트랜지스터 표시판에서는, 데이터선(171)과 교차하는 유지 전극선(131)의 교차부(133a, 133b)가 이중이므로, 두 교차부(133a, 133b) 중 하나가 데이터선(171)과 단락되더라도 단락된 하나의 교차부를 유지 전극선(131)으로부터 분리하면, 유지 전극선(131)과 데이터선(171)의 단락을 용이하게 수리할 수 있다.In the thin film transistor array panel according to the present exemplary embodiment, since the intersections 133a and 133b of the storage electrode line 131 intersecting the data line 171 are double, one of the two intersections 133a and 133b is a data line. Even if it is short-circuited with 171, if one intersection portion shorted is separated from the storage electrode line 131, a short circuit between the storage electrode line 131 and the data line 171 can be easily repaired.

다음, 도 2 내지 도 4를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described with reference to FIGS. 2 to 4.

투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있으며, 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어져 있다. 이와 달리, 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가질 수 있다.The light blocking member 220 is formed on the insulating substrate 210 made of transparent glass, and the light blocking member 220 includes a portion corresponding to the data line 171 and a portion corresponding to the thin film transistor. Alternatively, the light blocking member 220 may have a plurality of openings facing the pixel electrode 190 and having substantially the same shape as the pixel electrode 190.

기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등 의 원색 중 하나를 표시할 수 있다.A plurality of color filters 230 are also formed on the substrate 210 and are mostly located in an area surrounded by the light blocking member 220. The color filter 230 may extend in the vertical direction along the pixel electrode 190. The color filter 230 may display one of primary colors such as red, green, and blue.

색필터(230)의 위에는 덮개막(250)이 형성되어 있다.An overcoat 250 is formed on the color filter 230.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.The common electrode 270 formed of a transparent conductor such as ITO or IZO is formed on the overcoat 250.

공통 전극(270)은 복수 벌의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b) 집합을 가진다.The common electrode 270 has a plurality of sets of cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, and 75b.

한 벌의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)는 하나의 화소 전극(190)과 마주 보며 중앙 절개부(71, 72), 하부 절개부(73a, 74a, 75a) 및 상부 절개부(73b, 74b, 75b)를 포함한다. 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b) 각각은 인접한 화소 전극(190)의 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b) 사이 또는 가장자리 절개부(95a, 95b)와 화소 전극(190)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)는 화소 전극(190)의 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.A pair of cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, and 75b face one pixel electrode 190 and have a central cutout 71, 72 and a lower cutout 73a, 74a, 75a) and upper incisions 73b, 74b, 75b. Each of the cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, 75b has an edge or edge between the cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, 95b of the adjacent pixel electrode 190. It is disposed between the cutouts 95a and 95b and the hypotenuse of the pixel electrode 190. Further, each cutout 71, 72, 73a, 73b, 74a, 74b, 75a, 75b is parallel to the cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, 95b of the pixel electrode 190. At least one oblique portion that extends.

하부 및 상부 절개부(73a, 73b, 74a, 74b, 75a, 75b) 각각은 대략 화소 전극(190)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.Each of the lower and upper cutouts 73a, 73b, 74a, 74b, 75a, and 75b has an oblique portion extending from the right side of the pixel electrode 190 toward the lower or upper side, and the pixel electrode 190 from each end of the oblique portion. It includes a horizontal portion and a vertical portion extending along and overlapping the sides along the sides of) forming an obtuse angle with the oblique portion.

중앙 절개부(71, 72)는 대략 화소 전극(190)의 왼쪽 변에서부터 가로부로 뻗은 중앙 가로부, 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극 (190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.The central cutouts 71 and 72 extend toward the left side of the pixel electrode 190 at an oblique angle with the central horizontal portion at the end of the central horizontal portion, extending from the left side of the pixel electrode 190 to the horizontal portion. And a pair of diagonal portions, and vertical longitudinal portions extending from the end portions of the diagonal portion and overlapping with the left side along the left side of the pixel electrode 190 and forming an obtuse angle with the diagonal portion.

절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)와 중첩하여 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b) 부근의 빛샘을 차단할 수 있다.The number of cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, 75b may vary depending on design elements, and the light shielding member 220 may have cutouts 71, 72, 73a, 73b, 74a, 74b. , 75a, 75b) to block light leakage near the cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, and 75b.

표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 각각 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다. Vertical alignment layers 11 and 21 are coated on the inner surfaces of the display panels 100 and 200, and polarizing plates 12 and 22 are provided on the outer surfaces thereof.

배향막(11, 21)은 수평 배향막일 수 있다.The alignment layers 11 and 21 may be horizontal alignment layers.

두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.The transmission axes of the two polarizing plates 12 and 22 are orthogonal, and one transmission axis is parallel to the gate line 121. In the case of a reflective liquid crystal display, one of the two polarizing plates 12 and 22 may be omitted.

표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 액정층(3)의 지연값을 보상하기 위한 위상 지연 필름(phase retardation film)이 낄 수 있다. 위상 지연 필름은 복굴절성(birefringce)을 가지며 액정층(3)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.A phase retardation film may be interposed between the display panels 100 and 200 and the polarizers 12 and 22 to compensate for the delay value of the liquid crystal layer 3, respectively. The phase retardation film has birefringence and serves to reversely compensate for the birefringence of the liquid crystal layer 3. As the retardation film, a uniaxial or biaxial optical film can be used, and in particular, a negative uniaxial optical film can be used.

액정 표시 장치는 또한 편광자(12, 22), 위상 지연 필름, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다. The liquid crystal display may also include a polarizer 12 and 22, a phase retardation film, display panels 100 and 200, and a backlight unit for supplying light to the liquid crystal layer 3.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer 3 has negative dielectric anisotropy, and the liquid crystal molecules 310 of the liquid crystal layer 3 are aligned such that their major axes are perpendicular to the surfaces of the two display panels in the absence of an electric field. Therefore, incident light does not pass through the quadrature polarizers 12 and 22 and is blocked.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 전계가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270) 및 화소 전극(190)의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)와 화소 전극(190)의 빗변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전계의 수평 성분은 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)의 변과 이와 평행한 화소 전극(190)의 변에 수직이다. 또한 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)의 마주보는 두 변에서의 주 전계의 수평 성분은 서로 반대 방향이다. When a common voltage is applied to the common electrode 270 and a data voltage is applied to the pixel electrode 190, an electric field almost perpendicular to the surface of the display panel is generated. The liquid crystal molecules 310 try to change the direction of the long axis perpendicular to the direction of the electric field in response to the electric field. The cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b of the common electrode 270 and the pixel electrode 190 The hypotenuse of the pixel electrode 190 distorts the electric field to produce a horizontal component that determines the inclination direction of the liquid crystal molecules. The horizontal component of the electric field includes the sides of the cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b and the pixel electrode 190 parallel thereto. Perpendicular to the sides of In addition, the horizontal components of the main electric field at two opposite sides of the incisions 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b In the opposite direction.

이러한 전계를 통하여 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 액정층(3)의 액정 분자가 기울어지는 방향을 제어한다. 인접하는 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)에 의하여 정의되거나 절개부(75a, 75b)와 이와 평행한 화소 전극(190)의 오른쪽 변에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 각 도메인의 가 장 긴 변 2개는 거의 나란하고 게이트선(121)과 약 ±45도를 이루며, 도메인 내에서 액정 분자 대부분은 4방향으로 기울어지며, 이를 통하여 시야각이 확장된다. Through the electric field, the incisions 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b are tilted at the liquid crystal molecules of the liquid crystal layer 3. Losing direction is controlled. Incisions defined or defined by adjacent incisions 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b The liquid crystal molecules in each domain defined by the right side of the parallel pixel electrode 190 are cutouts 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, It inclines in the direction perpendicular | vertical to the longitudinal direction of 94b, 95a, 95b). The two longest sides of each domain are almost parallel to each other, and form approximately ± 45 degrees with the gate line 121. Most of the liquid crystal molecules in the domain are inclined in four directions, thereby extending the viewing angle.

절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)의 너비는 약 9μm 내지 약 12μm인 것이 바람직하다.The width of the incisions 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b is preferably about 9 μm to about 12 μm.

적어도 하나의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190, 270)의 위 또는 아래에 배치될 수 있으며 그 너비는 약 5μm 내지 약 10μm인 것이 바람직하다.At least one incision 71, 72, 73a, 73b, 74a, 74b, 75a, 75b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b is a protrusion (not shown) or recessed It may be replaced by a depression (not shown). The protrusions may be made of organic or inorganic materials and may be disposed above or below the field generating electrodes 190 and 270, and the width thereof is preferably about 5 μm to about 10 μm.

또한 공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들(310)은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.In addition, since the same common voltage is applied to the common electrode 270 and the shielding electrode 88, there is almost no electric field between the two. Accordingly, since the liquid crystal molecules 310 positioned between the common electrode 270 and the shielding electrode 88 maintain their initial vertical alignment, light incident on the portion is not transmitted and is blocked.

한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45°의 각을 이루며 게이트선(121)은 표시판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자(12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광자(12, 22)를 저렴하게 제조할 수 있다. Meanwhile, when the inclination direction of the liquid crystal molecules 310 and the transmission axis of the polarizers 12 and 22 are 45 degrees, the highest luminance can be obtained. In the present embodiment, the inclination direction of the liquid crystal molecules 310 in all domains is the gate line. The gate line 121 is perpendicular or horizontal to the edges of the display panels 100 and 200 at an angle of 45 ° with the 121. Therefore, in the present exemplary embodiment, when the transmission axes of the polarizers 12 and 22 are attached to be perpendicular or parallel to the edges of the display panels 100 and 200, the highest luminance can be obtained and the polarizers 12 and 22 can be manufactured at low cost. Can be.

도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 상세하게 설명한다.A method of manufacturing the thin film transistor array panel shown in FIGS. 1 to 4 according to an embodiment of the present invention will be described in detail.

크롬, 몰리브덴 또는 몰리브덴 합금, 알루미늄 계열 금속 또는 은 계열 금속 등으로 이루어진 도전막을 절연 기판(110) 위에 스퍼터링 증착하고 습식 또는 건식 식각하여 복수의 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)과 복수의 유지 전극선(131)을 형성한다.A conductive film made of chromium, molybdenum or molybdenum alloy, aluminum-based metal or silver-based metal is sputter deposited on the insulating substrate 110 and wet or dry etched to form a gate including a plurality of gate electrodes 124 and end portions 129. A line 121 and a plurality of storage electrode lines 131 are formed.

약 1,500-5,000Å 두께의 게이트 절연막(140), 약 500-2,000Å 두께의 진성 비정질 규소층(intrinsic amorphous silicon), 약 300-600Å 두께의 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 게이트 절연막(140) 위에 복수의 선형 불순물 반도체와 복수의 진성 반도체(154)를 형성한다. A three-layer film of a gate insulating film 140 of about 1,500-5,000 kPa thick, an intrinsic amorphous silicon layer of about 500-2,000 kPa thick, and an impurity amorphous silicon layer of about 300-600 kPa thick A plurality of linear impurity semiconductors and a plurality of intrinsic semiconductors 154 are formed on the gate insulating layer 140 by photolithography of the impurity amorphous silicon layer and the intrinsic amorphous silicon layer.

이어 도전막을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 패터닝하여 복수의 소스 전극(173)과 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. Subsequently, a conductive film is deposited to a thickness of 1,500 mV to 3,000 mV by sputtering or the like, and then patterned to form a plurality of data lines 171 and a plurality of drain electrodes including a plurality of source electrodes 173 and end portions 179. 175).

이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체 부분을 제거함으로써 복수의 섬형 저항성 접촉 부재(163, 165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.Subsequently, the plurality of island-type ohmic contacts 163 and 165 are completed by removing the exposed impurity semiconductor portions that are not covered by the data line 171 and the drain electrode 175, while the portions of the intrinsic semiconductor 154 thereunder. Expose Oxygen plasma is preferably followed by stabilization of the surface of the exposed intrinsic semiconductor 154 portion.

양의 감광성 유기 절연물로 이루어진 보호막(180)을 도포한 다음, 광마스크( 도시하지 않음)를 통하여 노광하고 현상하여 데이터선(171)의 끝 부분(179)과 드레인 전극(175)의 일부를 노출시키는 복수의 접촉 구멍(182, 185)을 형성하고, 게이트선(121)의 끝 부분(129) 위에 위치한 게이트 절연막(140)의 부분을 노출시키는 복수의 접촉 구멍(181)을 형성한다. 이때, 빛의 투과율을 부분적으로 조절하여 접촉 구멍(181, 182, 185)의 측벽은 계단형 프로파일을 가질 수 있다.A protective film 180 made of a positive photosensitive organic insulator is applied, and then exposed and developed through a photomask (not shown) to expose an end portion 179 of the data line 171 and a part of the drain electrode 175. A plurality of contact holes 182 and 185 are formed, and a plurality of contact holes 181 are formed to expose portions of the gate insulating layer 140 positioned on the end portion 129 of the gate line 121. In this case, the sidewalls of the contact holes 181, 182, and 185 may have a stepped profile by partially adjusting the transmittance of light.

보호막(180)을 음성 감광막으로 형성하는 경우에는 양성 감광막을 사용하는 경우와 비교할 때 마스크의 차광 영역과 투과 영역이 뒤바뀐다.When the protective film 180 is formed as a negative photosensitive film, the light blocking area and the transmissive area of the mask are reversed as compared with the case where the positive photosensitive film is used.

다층막 중 상부의 알루미늄의 도전막이 접촉 구멍(181, 182, 185)을 통하여 드러날 때, 게이트 절연막(140)의 노출된 부분을 제거하여 그 아래에 위치하는 게이트선(121)의 끝 부분(129)을 노출시킨 후, 알루미늄을 포함하는 상부막을 제거하는 공정을 추가할 수 있다.When the upper conductive film of aluminum is exposed through the contact holes 181, 182, and 185, the exposed portion of the gate insulating layer 140 is removed and the end portion 129 of the gate line 121 positioned below the multilayer film is disposed. After exposing, the process of removing the upper film containing aluminum may be added.

마지막으로, 약 400-500Å 두께의 IZO막 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 보호막(180)과 드레인 전극(175), 데이터선(171)의 끝 부분(179) 및 게이트선(121)의 끝 부분(129)의 노출된 부분 위에 복수의 화소 전극(190), 복수의 접촉 보조 부재(81, 82) 및 복수의 차폐 전극(88)을 형성한다.Finally, an IZO film or an ITO film having a thickness of about 400-500 Å is deposited by sputtering and photo-etched to form the passivation layer 180, the drain electrode 175, the end portion 179 of the data line 171, and the gate line 121. A plurality of pixel electrodes 190, a plurality of contact auxiliary members 81 and 82, and a plurality of shielding electrodes 88 are formed on the exposed portion of the end portion 129.

본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 5 및 도 6을 참조하여 상세하게 설명한다.A liquid crystal display according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6.

도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 6은 도 의 액정 표시 장치를 VI-VI' 선을 따라 잘라 도시한 단면도이다. FIG. 5 is a layout view illustrating a structure of a liquid crystal display according to another exemplary embodiment. FIG. 6 is a cross-sectional view of the liquid crystal display of FIG. 6 taken along the line VI-VI ′.

도 5 및 도 6을 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3), 두 표시판(100, 200)의 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.5 and 6, the liquid crystal display according to the present exemplary embodiment also includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer 3 inserted between the two display panels 100 and 200. And a pair of polarizers 12 and 22 attached to outer surfaces of the two display panels 100 and 200.

본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 4와 거의 동일하다.The layered structures of the display panels 100 and 200 according to the present exemplary embodiment are substantially the same as those of FIGS. 1 to 4.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121), 유지 전극(135)을 각각 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 반도체(154) 및 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 저항성 접촉 부재(163, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(190), 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고, 그 위에는 배향막(11)이 도포되어 있다.Referring to the thin film transistor array panel 100, a plurality of gate lines 121 including the gate electrode 124 and a plurality of storage electrode lines 131 each including the storage electrode 135 are formed on the substrate 110. The gate insulating film 140, the semiconductor 154, and the ohmic contacts 163 and 165 are sequentially formed thereon. A plurality of data lines 171 and a plurality of drain electrodes 175 including the source electrode 173 are formed on the ohmic contacts 163 and 165, and the passivation layer 180 is formed thereon, and the passivation layer ( The contact holes 181, 182, and 185 are formed in the 180 and the gate insulating layer 140. A plurality of pixel electrodes 190, a plurality of shielding electrodes 88, and a plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180, and an alignment layer 11 is coated thereon.

공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.Referring to the common electrode display panel 200, the light blocking member 220, the plurality of color filters 230, the overcoat 250, the common electrode 270, and the alignment layer 21 are formed on the insulating substrate 210. have.

도 1 내지 도 4의 액정 표시 장치와는 달리, 반도체(154)는 데이터선(171) 및 드레인 전극(175) 하부까지 연장되어 있는 선형 반도체(151)의 돌출부이며, 섬 형의 저항성 접촉 부재(165)에 마주하는 저항성 접촉 부재(163) 또한 선형의 저항성 접촉 부재(161)의 돌출부이다. 이때, 선형의 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나, 선형의 반도체(151) 중 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이의 부분과 같이 데이터선(171)과 드레인 전극(175)으로 덮이지 않는 부분을 가진다.Unlike the liquid crystal display of FIGS. 1 to 4, the semiconductor 154 is a protrusion of the linear semiconductor 151 extending to the lower portion of the data line 171 and the drain electrode 175, and has an island-type resistive contact member ( The ohmic contact 163 facing 165 is also a protrusion of the linear ohmic contact 161. At this time, the linear semiconductor 151 has substantially the same shape as the data line 171, the drain electrode 175, and the ohmic contacts 161 and 165 thereunder. However, the protrusion 154 of the linear semiconductor 151 has a portion not covered by the data line 171 and the drain electrode 175, such as a portion between the source electrode 173 and the drain electrode 175.

또한, 유지 전극선(131)의 교차부(133c, 133d)는 앞의 실시예보다 넓은 간격으로 배치되어 있다. 이와 같은 구조에서는 교차부(133c, 133d) 중 하나를 유지 전극선(131)으로부터 분리하기 위해 레이저를 조사할 때 보다 용이하게 공정을 진행할 수 있다. In addition, the intersection portions 133c and 133d of the sustain electrode lines 131 are arranged at a wider interval than the previous embodiment. In such a structure, a process may be more easily performed when irradiating a laser to separate one of the intersections 133c and 133d from the sustain electrode line 131.

이러한 박막 트랜지스터를 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171) 및 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다. In the method of manufacturing the thin film transistor according to the exemplary embodiment of the present invention, the data line 171, the drain electrode 175, the semiconductor 151, and the ohmic contacts 161 and 165 are formed in one photo process.

이러한 사진 공정에서 사용하는 감광막 패턴은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선 및 드레인 전극이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.The photosensitive film pattern used in such a photo process differs in thickness according to a position, and especially includes a 1st part and a 2nd part in order of decreasing thickness. The first part is located in the wiring area occupied by the data line and the drain electrode, and the second part is located in the channel area of the thin film transistor.

위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.There may be various methods of varying the thickness of the photoresist pattern according to the position. For example, a method of providing a translucent area in addition to the transparent area and the light blocking area in the photomask is possible. have. The translucent region is provided with a slit pattern, a lattice pattern, or a thin film having a medium transmittance or a medium thickness. When using the slit pattern, it is preferable that the width of the slits and the interval between the slits are smaller than the resolution of the exposure machine used for the photographic process. Another example is to use a photoresist film that can be reflowed. That is, a thin portion is formed by forming a reflowable photoresist pattern with a normal exposure mask having only a transparent region and a light shielding region and then reflowing to allow the photoresist film to flow down into a region where no residue is left.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.In this way, a one-time photographic process can be reduced, thereby simplifying the manufacturing method.

본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 7을 참조하여 상세하게 설명한다.A liquid crystal display according to another exemplary embodiment of the present invention will be described in detail with reference to FIG. 7.

도 7을 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.Referring to FIG. 7, the liquid crystal display according to the present exemplary embodiment also includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer 3 inserted between the two display panels 100 and 200. .

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 유지 전극(135)을 각각 포함하는 복수의 유지 전 극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 섬형 반도체(154), 복수의 섬형 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 게이트 절연막(140) 및 저항성 접촉 부재(163, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 화소 전극(190), 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고, 그 위에는 배향막(11)이 도포되어 있다. Referring to the thin film transistor array panel 100, a plurality of gate lines 121 including the gate electrode 124 and a plurality of storage electrode lines 131 including the storage electrode 135 are disposed on the substrate 110. The gate insulating film 140, the plurality of island type semiconductors 154, and the plurality of island type ohmic contact members 163 and 165 are sequentially formed thereon. A plurality of data lines 171 and a plurality of drain electrodes 175 including the source electrode 173 are formed on the gate insulating layer 140 and the ohmic contacts 163 and 165, and the passivation layer 180 is disposed thereon. A plurality of contact holes 181, 182, and 185 are formed in the passivation layer 180 and the gate insulating layer 140. The pixel electrode 190, the shielding electrode 88, and the plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180, and an alignment layer 11 is coated thereon.

공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.Referring to the common electrode display panel 200, the light blocking member 220, the overcoat 250, the common electrode 270, and the alignment layer 21 are formed on the insulating substrate 210.

도 1 내지 도 4의 액정 표시 장치와는 달리, 서로 이웃하는 유지 전극선(131)의 유지 전극(135)이 동일선상에 위치하지 않고 엇갈려 배치되어 있으며, 서로 이웃하는 유지 전극(135)을 연결하는 연결부(133e)는 데이터선(171)과 평행하게 뻗어 상하의 유지 전극(135)을 연결한다.Unlike the liquid crystal display of FIGS. 1 to 4, the storage electrodes 135 of neighboring storage electrode lines 131 are alternately arranged without being located on the same line, and connect the storage electrodes 135 that are adjacent to each other. The connection part 133e extends in parallel with the data line 171 to connect the upper and lower sustain electrodes 135.

앞서 설명한 도 5 및 도 6의 액정 표시 장치에 대한 많은 특징들이 도 1-4 및 도 7의 액정 표시 장치에도 적용될 수 있다.5 and 6 may be applied to the liquid crystal display of FIGS. 1-4 and 7.

이상과 같이 데이터선과 교차하는 유지 전극선의 일부를 이중으로 형성하거나 서로 이웃하는 유지 전극을 엇갈리도록 배치하여 데이터선과 평행한 연결부를 연장함으로써 제조 공정시 발생하는 데이터선의 단락 불량을 용이하게 수리할 수 있다.As described above, a part of the storage electrode lines intersecting the data lines are formed in a double manner, or the storage electrodes adjacent to each other are staggered to extend the connection part parallel to the data lines, thereby easily repairing short-circuit defects in the data line. .

공통 전압이 인가되는 차폐 전극을 데이터선 위에 배치함으로써 차폐 전극과 공통 전극 사이의 전계를 없애 액정 분자들을 초기 상태로 둠으로써 화소 전극사이의 빛샘을 차단할 수 있다. By disposing the shielding electrode to which the common voltage is applied on the data line, light leakage between the pixel electrodes may be blocked by removing the electric field between the shielding electrode and the common electrode, thereby leaving the liquid crystal molecules in an initial state.

또한, 데이터선과 화소 전극 사이의 기생 용량을 줄이며, 데이터선의 부근에서 형성되는 전계를 차단하여 화소 전극의 전압 왜곡과 데이터선의 데이터 전압 지연을 최소화할 수 있다. In addition, the parasitic capacitance between the data line and the pixel electrode can be reduced, and the voltage distortion of the pixel electrode and the data voltage delay of the data line can be minimized by blocking an electric field formed near the data line.

또한, 차폐 전극을 둠으로써 전체적인 기생 용량을 거의 일정하게 하여 화질을 개선하고 스티치 결함을 줄인다.In addition, by placing the shielding electrode, the overall parasitic capacitance is almost constant to improve image quality and reduce stitch defects.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.

Claims

Board,

A gate line formed on the substrate,

A data line insulated from and intersecting the gate line;

A storage electrode line formed on the substrate, the storage electrode line connecting the storage electrode to the neighboring storage electrode and having a double intersection portion intersecting the data line;

A thin film transistor connected to each of the gate line and the data line and having a drain electrode, and

A pixel electrode connected to the drain electrode and overlapping the sustain electrode

Thin film transistor array panel comprising a.

Board,

A gate line formed on the substrate,

A data line insulated from and intersecting the gate line;

A storage electrode line formed on the substrate and connecting the storage electrode adjacent to the storage electrode disposed on different lines, and having a connection portion intersecting the data line;

Thin film transistor array panel comprising a.

In any one of claims 1 and 2,

The drain electrode has an extension part overlapping the sustain electrode.

In any one of claims 1 and 2,

And a passivation layer formed between the pixel electrode, the data line, and the thin film transistor.

In any one of claims 1 and 2,

And a shielding electrode insulated from the pixel electrode and at least partially overlapping the gate line or the data line.

In claim 5,

The pixel electrode and the shielding electrode are formed of the same layer as each other.

In claim 5,

The shielding electrode extends along the gate line or the data line.

In claim 5,

The shielding electrode completely covers the data line.