KR20060047183A - Liquid crystal dispaly - Google Patents

Liquid crystal dispaly Download PDF

Info

Publication number
KR20060047183A
KR20060047183A KR1020050031940A KR20050031940A KR20060047183A KR 20060047183 A KR20060047183 A KR 20060047183A KR 1020050031940 A KR1020050031940 A KR 1020050031940A KR 20050031940 A KR20050031940 A KR 20050031940A KR 20060047183 A KR20060047183 A KR 20060047183A
Authority
KR
South Korea
Prior art keywords
liquid crystal
cutout
insulating substrate
electrode
data line
Prior art date
Application number
KR1020050031940A
Other languages
Korean (ko)
Inventor
최낙초
정미혜
유두환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/110,875 priority Critical patent/US20050237461A1/en
Publication of KR20060047183A publication Critical patent/KR20060047183A/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H02J7/0045Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction concerning the insertion or the connection of the batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 절연 기판 위에 형성되어 있으며 화소 영역을 정의하는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮고 있으며 복수의 돌출부를 가지는 보호막, 그리고 보호막 위에 형성되어 있으며 박막 트랜지스터와 전기적으로 연결되고, 돌출부를 따라 굴곡된 부분을 가지는 화소 전극을 포함한다.The liquid crystal display according to the present invention is formed on an insulating substrate and includes a gate line and a data line defining a pixel region, a thin film transistor connected to the gate line and the data line, a protective film covering the thin film transistor and having a plurality of protrusions, and a protective film. And a pixel electrode formed thereon and electrically connected to the thin film transistor, the pixel electrode having a curved portion along the protrusion.

절개부, 공통전극, 돌출부, 박막트랜지스터, 도메인 Cutout, common electrode, protrusion, thin film transistor, domain

Description

액정 표시 장치{LIQUID CRYSTAL DISPALY}Liquid crystal display {LIQUID CRYSTAL DISPALY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.2 is a layout view of a common electrode display panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention including the two display panels of FIGS. 1 and 2.

도 4는 도 3의 액정 표시 장치를 IV-IV’선을 따라 자른 단면도이다.4 is a cross-sectional view of the liquid crystal display of FIG. 3 taken along the line IV-IV '.

도 5는 도 3의 V-V’선을 따라 자른 단면도이다.FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 3.

도 6은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.6 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 도 6의 VII-VII'선을 따라 잘라 도시한 단면도이다.FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6.

도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 등전위선을 개략적으로 도시한 단면도이다.8 is a cross-sectional view schematically illustrating an equipotential line of a liquid crystal display according to an exemplary embodiment of the present invention.

도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.9 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 10은 도 9의 X-X’선을 따라 잘라 도시한 단면도이다.FIG. 10 is a cross-sectional view taken along the line X-X 'of FIG. 9.

도 11은 도 9의 XI-XI'선을 따라 잘라 도시한 단면도이다.FIG. 11 is a cross-sectional view taken along the line XI-XI ′ of FIG. 9.

도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 단면도로, 도 3의 V-V’선을 따라 잘라 도시한 단면도이다.12 is a cross-sectional view illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention, and is taken along the line VV ′ of FIG. 3.

*도면부호의 설명** Description of the drawing symbols *

110, 210: 절연 기판 121: 게이트선110 and 210: insulating substrate 121: gate line

140: 게이트 절연막 151: 반도체140: gate insulating film 151: semiconductor

161, 165: 저항성 접촉 부재 161, 165: ohmic contact member

171: 데이터선 175: 드레인 전극171: data line 175: drain electrode

220: 차광 부재 230R, 230G, 230B: 색필터 220: light blocking member 230R, 230G, 230B: color filter

270: 공통 전극 93, 94a, 94b: 돌출부270: common electrode 93, 94a, 94b: protrusion

91, 92a, 92b, 271, 272, 273: 절개부91, 92a, 92b, 271, 272, 273: incision

본 발명은 표시판 및 그를 포함하는 액정 표시 장치에 관한 것으로 특히, 광시야각을 얻기 위한 다수의 도메인 분할 수단을 가지는 표시판 및 그를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a display panel and a liquid crystal display including the same, and more particularly, to a display panel having a plurality of domain dividing means for obtaining a wide viewing angle and a liquid crystal display including the same.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하 고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다.Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel is high in contrast ratio and easy to implement a wide viewing angle.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법이 있는데 절개부로 액정 분자가 기우는 방향을 결정할 수 있다. 따라서 절개부를 이용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.As a means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display, there is a method of forming an incision in the field generating electrode, and the incision may determine a direction in which the liquid crystal molecules are inclined. Therefore, the wide viewing angle can be secured by dispersing the oblique directions of the liquid crystal molecules in various directions using the cutout.

그러나 절개부를 형성하기 위해서는 공통 전극 또는 화소 전극을 패터닝하기 위한 사진 식각 공정이 추가되어 생산비 및 생산 시간이 증가한다. 그리고 화소 전극 또는 공통 전극의 절개된 부분에서 정전기가 몰리는 현상이 발생하여 편광자를 도전 처리를 해야 하는 문제점이 있다.However, in order to form an incision, a photolithography process for patterning a common electrode or a pixel electrode is added, thereby increasing production cost and production time. In addition, a phenomenon in which static electricity is concentrated at the cut portion of the pixel electrode or the common electrode occurs, and thus a polarizer needs to be electrically conductively processed.

본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화하면서도 다수의 도메인을 형성할 수 있는 액정 표시 장치를 제공하는 것이다.An object of the present invention is to provide a liquid crystal display device that can form a plurality of domains while simplifying a manufacturing process.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 절연 기판 위에 형성되어 있으며 화소 영역을 정의하는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮고 있으며 복수의 돌출부를 가지는 보호막, 그리고 보호막 위에 형성되어 있으며 박막 트랜지스 터와 전기적으로 연결되고, 돌출부를 따라 굴곡된 부분을 가지는 화소 전극을 포함한다.According to an aspect of the present invention, a liquid crystal display (LCD) is formed on an insulating substrate and covers a thin film transistor and a thin film transistor connected to a gate line and a data line, a gate line and a data line defining a pixel region. And a pixel electrode formed on the passivation layer, the passivation layer formed on the passivation layer, and electrically connected to the thin film transistor and having a bent portion along the protrusion.

돌출부는 선형으로 형성될 수 있으며, 화소 전극은 절개부를 가질 수 있다.The protrusion may be linear and the pixel electrode may have an incision.

절개부와 돌출부는 교대로 배치될 수 있다.Incisions and protrusions may be arranged alternately.

박막 트랜지스터는, 게이트선의 일부분인 게이트 전극, 게이트 전극 위에 형성되어 있는 반도체, 데이터선의 일부분으로 반도체와 소정 영역이 중첩하는 소스 전극, 반도체와 소정 영역이 중첩하는 드레인 전극을 포함할 수 있다.The thin film transistor may include a gate electrode which is a part of the gate line, a semiconductor formed on the gate electrode, a source electrode where the semiconductor and the predetermined region overlap with the portion of the data line, and a drain electrode where the semiconductor and the predetermined region overlap.

데이터선 및 드레인 전극과 반도체 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.The semiconductor device may further include an ohmic contact formed between the data line and the drain electrode and the semiconductor.

또는 기판, 기판 위에 형성되어 있으며 절개부를 가지는 절연막, 절연막 위에 형성되어 있으며 절개부를 따라 굴곡되어 있는 공통 전극을 포함한다.Or a substrate, an insulating film formed on the substrate and having an incision, and a common electrode formed on the insulating film and bent along the incision.

절연막은 색필터일 수 있으며 절연막 아래에 형성되어 있는 색필터를 더 포함할 수 있다.The insulating layer may be a color filter and may further include a color filter formed under the insulating layer.

절개부에 의해 굴곡된 공통 전극의 골에 채워진 유전체를 더 포함할 수 있으며, 유전체의 유전율은 3 이하일 수 있다.The dielectric material may further include a dielectric filled in the valley of the common electrode curved by the incision, and the dielectric constant of the dielectric may be 3 or less.

또는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터, 게이트선 및 데이터선 위에 형성되어 있으며 돌출부를 가지는 보호막, 보호막 위에 형성되어 있으며 돌출부를 따라 굴곡되어 있는 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 절연막, 절연막 위에 형성되 어 있는 공통 전극, 그리고 제1 절연 기판과 제2 절연 기판 사이에 형성되어 있는 액정층을 포함한다.Or on a first insulating substrate, a gate line and a data line formed on the first insulating substrate, a thin film transistor connected to the gate line and the data line, a thin film transistor, a gate line and a data line, and a protective film having a protrusion and a protective film. A pixel electrode which is formed and bent along the protrusion, a second insulating substrate facing the first insulating substrate, an insulating film formed on the second insulating substrate, a common electrode formed on the insulating film, and a first insulating substrate and the second insulating substrate. And a liquid crystal layer formed between the insulating substrates.

절연막은 제1 절개부를 가질 수 있으며, 돌출부는 제1 절개부와 대응하는 위치에 형성될 수 있다.The insulating layer may have a first cutout, and the protrusion may be formed at a position corresponding to the first cutout.

공통 전극은 제1 절개부를 따라 굴곡될 수 있으며, 화소 전극은 제1 절개부와 교대로 배치되어 있는 제2 절개부를 가질 수 있다.The common electrode may be bent along the first cutout, and the pixel electrode may have a second cutout disposed alternately with the first cutout.

또는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터, 게이트선 및 데이터선 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있는 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있으며 제1 절개부를 가지는 절연막, 절연막 위에 형성되어 있으며 제1 절개부를 따라 굴곡되어 있는 공통 전극, 그리고 제1 절연 기판과 제2 절연 기판 사이에 형성되어 있는 액정층을 포함한다.Or on the first insulating substrate, the gate line and the data line formed on the first insulating substrate, the thin film transistor connected to the gate line and the data line, the protective film formed on the thin film transistor, the gate line and the data line. A pixel electrode, a second insulating substrate facing the first insulating substrate, an insulating film formed on the second insulating substrate and having a first cutout portion, a common electrode formed on the insulating film and bent along the first cutout portion, and first insulating And a liquid crystal layer formed between the substrate and the second insulating substrate.

절연막은 색필터일 수 있으며 절연막 아래에 형성되어 있는 색필터를 더 포함할 수 있다.The insulating layer may be a color filter and may further include a color filter formed under the insulating layer.

보호막은 제1 절개부와 대응하는 돌출부를 가질 수 있으며, 화소 전극은 제1 절개부와 교대로 배치되어 있는 제2 절개부를 가질 수 있다.The passivation layer may have a protrusion corresponding to the first cutout, and the pixel electrode may have a second cutout disposed alternately with the first cutout.

화소 전극은 돌출부를 따라 굴곡될 수 있다.The pixel electrode may be bent along the protrusion.

공통 전극 위에 형성되어 있으며 공통 전극의 골을 채우는 유전체를 더 포함할 수 있다.It may further include a dielectric formed on the common electrode and filling the valley of the common electrode.

유전체는 액정층의 액정분자보다 유전율이 더 작을 수 있으며, 유전체의 유전율은 3이하일 수 있다.The dielectric may have a lower dielectric constant than the liquid crystal molecules of the liquid crystal layer, and the dielectric constant may be 3 or less.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이제 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV’선을 따라 자른 단면도이고, 도 5는 도 3의 V-V’선을 따라 자른 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2 is a layout view of a common electrode display panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention including the two display panels of FIG. 2. FIG. 4 is a cross-sectional view of the liquid crystal display of FIG. 3 taken along line IV-IV ′, and FIG. 5 is of FIG. 3. This is a cross-sectional view taken along the line V-V '.

액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200) 및 박막 트랜지스터 표시판(100), 박막 트랜지스터 표시판(100) 과 공통 전극 표시판(200) 사이에 거의 수직으로 배향되어 있는 액정 분자(3)를 포함하는 액정층으로 이루어진다.The liquid crystal display is almost vertically oriented between the thin film transistor array panel 100 and the common electrode panel 200 facing the thin film transistor array panel 100 and the thin film transistor array panel 100, the thin film transistor array panel 100, and the common electrode panel 200. It consists of a liquid crystal layer containing liquid crystal molecules 3.

먼저, 도 1, 도 3, 도 4 및 도 5를 참고로 하여 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 대하여 설명한다.First, a thin film transistor array panel of a liquid crystal display according to an exemplary embodiment will be described with reference to FIGS. 1, 3, 4, and 5.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.A plurality of gate lines 121 are formed on an insulating substrate 110 made of transparent glass or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래위로 돌출한 복수의 게이트 전극(gate electode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upward and downward and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal may be mounted on a flexible printed circuit film (not shown) attached to the substrate 110 or directly mounted on the substrate 110, It may be integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금 속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 게이트선(121)의 측면은 기판(110)면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80°인 것이 바람직하다.The gate line 121 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, molybdenum (Mo) or molybdenum alloy, etc. It may be made of molybdenum-based metal, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. On the other hand, other conductive films are made of other materials, particularly materials having excellent physical, chemical and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum, and the like. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 may be made of various other metals or conductors. The side surface of the gate line 121 is inclined with respect to the surface of the substrate 110 and the inclination angle is preferably about 30 to about 80 degrees.

게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121.

게이트 절연막(140) 위에는 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.On the gate insulating layer 140, a plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) or polysilicon are formed on the gate insulating layer 140. have. The linear semiconductor 151 mainly extends in the longitudinal direction and includes a plurality of projections 154 extending toward the gate electrode 124.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.A plurality of linear and island ohmic contacts 161 and 165 are formed on the semiconductor 151. The ohmic contacts 161 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The linear ohmic contact 161 has a plurality of protrusions 163, and the protrusion 163 and the island-type ohmic contact 165 are paired and disposed on the protrusion 154 of the semiconductor 151.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80°인 것이 바람직하다.Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175)이 형성되어 있다. A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 mainly extends in the vertical direction and crosses the gate line 121. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form a thin film transistor (TFT). A channel is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the data line 171 and the drain electrode 175 may be made of various metals or conductors.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171 and the drain electrode 175 may be inclined at an inclination angle of about 30 to 80 degrees with respect to the surface of the substrate 110.

저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작다.The ohmic contacts 161 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 thereon, and lower the contact resistance therebetween. In most places, the width of the linear semiconductor 151 is smaller than the width of the data line 171.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으 며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 151. The passivation layer 180 is made of an inorganic insulator such as silicon nitride or silicon oxide, an organic insulator, or a low dielectric insulator. The dielectric constant of the organic insulator and the low dielectric insulator is preferably 4.0 or less. Examples of the low dielectric insulator include a-Si: C: O and a-Si: O formed by plasma enhanced chemical vapor deposition (PECVD). : F, etc. can be mentioned. The passivation layer 180 may be formed by having photosensitivity among the organic insulators, and the surface of the passivation layer 180 may be flat. However, the passivation layer 180 may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 151 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 드레인 전극(175)을 노출하는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다.The passivation layer 180 is provided with a plurality of contact holes 185 exposing the drain electrode 175.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190)이 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 190 are formed on the passivation layer 180. These may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver or an alloy thereof.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(300)의 액정 분자의 방향을 결정한다. 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(도시하지 않음)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선에 유지 전극(도시하지 않음)을 두고 화소 전극(190)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단 자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175. The pixel electrode 190 to which the data voltage is applied generates an electric field together with the common electrode 270 of the other display panel 200 to which the common voltage is applied, thereby generating a liquid crystal layer 300 between the two electrodes. Determines the direction of the liquid crystal molecules. The pixel electrode 190 and the common electrode form a capacitor (hereinafter referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off. There are other capacitors connected in parallel, which are called storage capacitors. The storage capacitor is formed by overlapping the pixel electrode 190 with the storage electrode line (not shown), or the like, and in order to increase the capacitance of the storage capacitor, that is, the storage capacitance, the storage electrode line is provided with the storage electrode (not shown). By extending and expanding the drain electrode 175 connected to the 190 to close the distance between the terminals to increase the overlap area.

화소 전극(190)은 네 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121)에 대하여 약 45°의 각도를 이룬다.The pixel electrode 190 has a substantially rectangular shape in which four corners are chamfered, and the chamfered hypotenuse forms an angle of about 45 ° with respect to the gate line 121.

화소 전극(190)은 중앙 절개부(91), 하부 절개부(92a) 및 상부 절개부(92b)를 가지며, 화소 전극(190)은 이들 절개부(91, 92a, 92b)에 의하여 복수의 영역으로 분할된다. 절개부(91, 92a, 92b)는 화소 전극(190)을 게이트선(121)과 평행하게 이등분하는 가로 중심선에 대하여 거의 반전 대칭을 이루고 있다.The pixel electrode 190 has a central cutout 91, a lower cutout 92a, and an upper cutout 92b, and the pixel electrode 190 includes a plurality of regions by these cutouts 91, 92a, and 92b. Divided into. The cutouts 91, 92a, and 92b have almost inverted symmetry with respect to a horizontal center line that bisects the pixel electrode 190 in parallel with the gate line 121.

하부 및 상부 절개부(92a, 92b)는 대략 화소 전극(190)의 오른쪽 변에서부터 왼쪽 변으로 비스듬하게 뻗어 있으며, 화소 전극(190)의 가로 중심선에 대하여 하반면과 상반면에 각각 위치하고 있다. 하부 및 상부 절개부(92a, 92b)는 게이트선(121)에 대하여 약 45°의 각도를 이루며 서로 수직하게 뻗어 있다.The lower and upper cutouts 92a and 92b extend obliquely from the right side to the left side of the pixel electrode 190 and are positioned on the lower half and the upper half of the horizontal center line of the pixel electrode 190, respectively. The lower and upper cutouts 92a and 92b extend perpendicular to each other at an angle of about 45 ° with respect to the gate line 121.

중앙 절개부(91)는 화소 전극(190)의 중앙에 배치되어 있으며 오른쪽 변 쪽에 입구를 가지고 있다. 중앙 절개부(91)의 입구는 하부 절개부(92a)와 상부 절개부(92b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다.The center cutout 91 is disposed at the center of the pixel electrode 190 and has an inlet at the right side. The inlet of the central incision 91 has a pair of hypotenuses substantially parallel to the lower incision 92a and the upper incision 92b, respectively.

따라서, 화소 전극의 하반면은 하부 절개부(92a)에 의하여 두 개의 영역으로 나누어지고, 상반면 또한 상부 절개부(92b)에 의하여 두 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(300)의 종류나 특성 등 설계 요소에 따라서 달라지며, 기울어진 방향도 달라질 수 있다.Accordingly, the lower half of the pixel electrode is divided into two regions by the lower cutout 92a, and the upper half is also divided into two regions by the upper cutout 92b. In this case, the number of regions or the number of cutouts may vary depending on the size of the pixel, the length ratio of the horizontal side and the vertical side of the pixel electrode, the type and characteristics of the liquid crystal layer 300, and the inclination direction may also vary.

또한, 화소 전극(190)은 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되 어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.In addition, although the pixel electrode 190 overlaps with the neighboring gate line 121 and the data line 171 to increase the aperture ratio, the pixel electrode 190 may not overlap.

보호막(180)은 데이터선(171) 및 게이트선(121)의 한쪽 끝부분을 각각 노출하는 접촉 구멍(도시하지 않음)를 가질 수 있으며, 이들 접촉 구멍를 통해 데이터선(171) 및 게이트선(121)의 한쪽 끝부분과 연결되어 있는 접촉 보조 부재(도시하지 않음)를 포함할 수 있다.The passivation layer 180 may have contact holes (not shown) exposing one end portions of the data line 171 and the gate line 121, respectively, and the data line 171 and the gate line 121 may be formed through the contact holes. It may include a contact auxiliary member (not shown) connected to one end of the).

다음 도 2 내지 도 5를 참조하여 공통 전극 표시판(200)에 대해서 좀 더 구체적으로 설명한다. Next, the common electrode display panel 200 will be described in more detail with reference to FIGS. 2 to 5.

도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(210) 위에 블랙 매트릭스(black matrix)라고 하는 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부(opening)(225)를 가지고 있다. 차광 부재(220)는 박막 트랜지스터와 마주보는 부분을 더 포함할 수 있으며 데이터선(171)을 따라서만 뻗어 있을 수 있다.As illustrated, a light blocking member 220 called a black matrix is formed on an insulating substrate 210 made of transparent glass or plastic. The light blocking member 220 has a plurality of openings 225 facing the pixel electrode 190 and having substantially the same shape as the pixel electrode 190. The light blocking member 220 may further include a portion facing the thin film transistor and may extend only along the data line 171.

차광 부재(220)는 크롬 단일막 또는 크롬과 산화 크롬의 이중막으로 이루어지거나 흑색 안료(pigment)를 포함하는 유기막으로 이루어질 수 있다. 기판(210) 위에는 복수의 색필터(color filter)(230R, 230G, 230B)가 형성되어 있다. 색필터(230R, 230G, 230B)는 화소 전극(190)과 마주보고 있고 세로 방향으로 길게 뻗은 띠 모양을 가지며 적색, 녹색, 청색 등의 원색(primary color) 중 하나를 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다. 이웃하는 색필터(230R, 230G, 230B)의 가장자리는 중첩될 수 있다.The light blocking member 220 may be formed of a single layer of chromium or a double layer of chromium and chromium oxide, or may be formed of an organic layer including a black pigment. A plurality of color filters 230R, 230G, and 230B are formed on the substrate 210. The color filters 230R, 230G, and 230B face the pixel electrode 190, have a band shape extending in the vertical direction, and may display one of primary colors such as red, green, and blue, and the primary color. Examples thereof include three primary colors such as red, green, and blue. Edges of neighboring color filters 230R, 230G, and 230B may overlap.

색필터(230)에는 복수의 절개부 절개부(271, 272, 273) 또는 홈(도시하지 않음)이 형성되어 있다.The color filter 230 has a plurality of cutouts 271, 272, and 273 or grooves (not shown).

하나의 절개부(271, 272, 273) 집합은 하나의 화소 전극(190)과 마주보며 중앙 절개부(271), 하부 절개부(272) 및 상부 절개부(273)를 포함한다. 절개부(271, 272, 273) 각각은 화소 전극(190)의 인접 절개부(271, 272, 273) 사이 또는 절개부(271, 272, 273)와 화소 전극(190)의 모따기된 빗변 사이에 배치되어 있다. 또한 각 절개부(271, 272, 273)는 화소 전극(190)의 하부 절개부(92a) 또는 상부 절개부(92b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.One set of cutouts 271, 272, and 273 includes a center cutout 271, a lower cutout 272, and an upper cutout 273 facing one pixel electrode 190. Each of the cutouts 271, 272, and 273 is disposed between the adjacent cutouts 271, 272, and 273 of the pixel electrode 190, or between the cutouts 271, 272, and 273 and the chamfered hypotenuse of the pixel electrode 190. It is arranged. In addition, each cutout 271, 272, and 273 includes at least one diagonal line extending in parallel with the lower cutout 92a or the upper cutout 92b of the pixel electrode 190.

하부 및 상부 절개부(272, 273) 각각은 사선부와 가로부 및 세로부를 포함한다. 사선부는 대략 화소 전극(190)의 위쪽 또는 아래쪽 변에서 왼쪽 변으로 화소 전극(190)의 하부 또는 상부 절개부(92a, 92b)와 거의 나란하게 뻗는다. 가로부 및 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.Each of the lower and upper incisions 272, 273 includes an oblique portion, a horizontal portion and a longitudinal portion. The diagonal portion extends substantially parallel to the lower or upper cutouts 92a and 92b of the pixel electrode 190 from the upper side or the lower side of the pixel electrode 190 to the left side. The horizontal portion and the vertical portion extend along the sides of the pixel electrode 190 from each end of the diagonal portion and form an obtuse angle with the diagonal portion.

중앙 절개부(271)는 중앙 가로부, 한 쌍의 사선부 및 한쌍의 종단 세로부를 포함한다. 중앙 가로부는 대략 화소 전극9190)의 왼쪽 변에서부터 화소 전극(190)의 가로 중심선을 따라 오른쪽으로 뻗으며, 한 쌍의 사선부는 중앙 가로부의 끝에서 화소 전극(190)의 오른쪽 변을 향하여 각각 하부 및 상부 절개부(272, 273)와 거의 나란하게 뻗는다. 종단 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 오른쪽 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.The central cutout 271 includes a central transverse section, a pair of diagonal lines and a pair of longitudinal longitudinal sections. The central horizontal portion extends from the left side of the pixel electrode 9190 to the right along the horizontal center line of the pixel electrode 190, and the pair of diagonal portions respectively extends toward the right side of the pixel electrode 190 at the end of the central horizontal portion. It extends almost parallel to the upper incisions 272, 273. The vertical longitudinal portion extends along the right side of the pixel electrode 190 from each end of the diagonal portion and forms an obtuse angle with the diagonal portion.

이상의 절개부(271, 272 273)는 각각의 색필터(230R, 230G, 230B)를 패터닝 할 때 함께 형성할 수 있으므로 별도의 마스크 공정이 추가되지 않는다.The above cutouts 271, 272 and 273 may be formed together when patterning the respective color filters 230R, 230G, and 230B, so that a separate mask process is not added.

공통 전극(270)과 색필터(230) 사이에는 색필터가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(overcoat)(도시하지 않음)이 더 형성될 수 있다.An overcoat (not shown) may be further formed between the common electrode 270 and the color filter 230 to prevent the color filter from being exposed and to provide a flat surface.

색필터(230) 위에는 ITO 또는 IZO 등과 같이 투명한 도전 물질로 이루어진 공통 전극(270)이 적층되어 있다. 공통 전극(270)은 색필터의 절개부(271, 272, 273)를 따라 적층되므로 절개부(271, 272, 273)와 동일한 모양의 골을 가진다.The common electrode 270 made of a transparent conductive material such as ITO or IZO is stacked on the color filter 230. Since the common electrode 270 is stacked along the cutouts 271, 272 and 273 of the color filter, the common electrode 270 has the same shape as the cutouts 271, 272 and 273.

절개부(271, 272, 273)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있다. 그리고 차광 부재(220)가 절개부(91, 92a, 92b, 271, 272, 273)와 중첩하여 절개부(271, 272, 273) 부근의 빛샘을 차단할 수 있다.The number and direction of the cutouts 271, 272, and 273 may also vary depending on the design element. The light blocking member 220 may overlap the cutouts 91, 92a, 92b, 271, 272, and 273 to block light leakage near the cutouts 271, 272, and 273.

이상 설명한 두 표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.Alignment layers 11 and 21 are coated on inner surfaces of the two display panels 100 and 200 described above, which may be vertical alignment layers. Polarizers 12 and 22 are provided on the outer surfaces of the display panels 100 and 200, and the transmission axes of the two polarizers 12 and 22 are orthogonal to each other, and one of the transmission axes is parallel to the gate line 121. Do. In the case of a reflective liquid crystal display, one of the two polarizers 12 and 22 may be omitted.

표시판(100, 200)과 편광자의 사이에는 각각 액정층(300)의 지연값을 보상하기 위한 위상 지연 필름(retardation film)이 낄 수 있다. 위상 지연 필름은 복굴절성(birefringce)을 가지며 액정층(300)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.A phase retardation film may be interposed between the display panels 100 and 200 and the polarizers to compensate for the delay value of the liquid crystal layer 300, respectively. The phase retardation film has a birefringence and serves to reversely compensate for the birefringence of the liquid crystal layer 300. As the retardation film, a uniaxial or biaxial optical film can be used, and in particular, a negative uniaxial optical film can be used.

액정 표시 장치는 또한 편광자위상 지연 필름, 표시판(100, 200) 및 액정층(300)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.The liquid crystal display may also include a polarizer phase retardation film, display panels 100 and 200, and a backlight unit for supplying light to the liquid crystal layer 300.

액정층(300)은 음의 유전율 이방성을 가지며, 액정층(300)의 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer 300 has negative dielectric anisotropy, and the liquid crystal molecules 31 of the liquid crystal layer 300 are aligned such that their major axes are perpendicular to the surfaces of the two display panels in the absence of an electric field. Therefore, incident light does not pass through the quadrature polarizers 12 and 22 and is blocked.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)이 표면에 거의 수직인 전기장(전계)이 생성된다. 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 앞으로는 화소 전극(190)과 공통 전극(270)을 통틀어 전기장 생성전극이라 한다.When the common voltage is applied to the common electrode 270 and the data voltage is applied to the pixel electrode 190, an electric field (field) in which the display panels 100 and 200 are substantially perpendicular to the surface is generated. In response to the electric field, the liquid crystal molecules attempt to change their long axis to be perpendicular to the direction of the electric field. In the future, the pixel electrode 190 and the common electrode 270 are collectively referred to as an electric field generating electrode.

한편, 화소 전극(190)과 색필터(230R, 230G, 230B)의 절개부(91, 92a, 92b, 271, 272, 273)와 이들과 평행한 화소 전극(190)의 빗변은 전기장을 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(91, 92a, 92b, 271, 272, 273)의 빗변과 화소 전극(190)의 빗변에 수직이다.Meanwhile, the hypotenuses of the cutouts 91, 92a, 92b, 271, 272, and 273 of the pixel electrode 190 and the color filters 230R, 230G, and 230B, and the pixel electrode 190 parallel to them distort the electric field. It creates a horizontal component that determines the tilt direction of liquid crystal molecules. The horizontal component of the electric field is perpendicular to the hypotenuse of the cutouts 91, 92a, 92b, 271, 272, and 273 and the hypotenuse of the pixel electrode 190.

하나의 절개부 집합(91, 92a, 92b, 271, 272, 273)은 화소 전극(190)을 각각 두 개의 경사진 주 변을 가지는 복수의 부영역(sub-area)으로 나누며, 각 부영역의 액정 분자들의 경사 방향은 전기장의 수평 성분에 의하여 결정되는 방향으로 결정되는데 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.One set of cutouts 91, 92a, 92b, 271, 272, and 273 divides the pixel electrode 190 into a plurality of sub-areas having two inclined peripheries, respectively. The inclination direction of the liquid crystal molecules is determined by the direction determined by the horizontal component of the electric field, and the inclination direction is approximately four directions. As described above, when the liquid crystal molecules are inclined in various directions, the reference viewing angle of the liquid crystal display is increased.

인접하는 절개부(91, 92a, 92b, 271, 273, 273)에 의해 정의되는 각 도메인 내에 있는 액정 분자는 절개부(91, 92a, 92b, 271, 272, 273)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 각 도메인의 가장 긴 변 2개는 거의 나란하고 게이트선(121)과 약±45도를 이루며, 도메인 내에서 액정 분자 대부분은 4방향으로 기울어진다.The liquid crystal molecules in each domain defined by adjacent incisions 91, 92a, 92b, 271, 273, 273 are perpendicular to the longitudinal direction of the incisions 91, 92a, 92b, 271, 272, 273. Tilt in the direction of formation. The two longest sides of each domain are almost parallel to each other, and form approximately ± 45 degrees with the gate line 121, and most of the liquid crystal molecules in the domain are inclined in four directions.

그리고 다수의 도메인을 형성하기 위해서 박막 트랜지스터 표시판은 도 6 및 도 7에서와 같이 형성될 수 있다.The thin film transistor array panel may be formed as shown in FIGS. 6 and 7 to form a plurality of domains.

도 6 은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 7은 도 6의 VII-VII'선을 따라 잘라 도시한 단면도이다.6 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment. FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6.

도 6 및 도 7의 실시예의 층간 구조는 대부분 도 1 내지 도 5에 도시한 실시예와 거의 동일하다.The interlayer structure of the embodiment of FIGS. 6 and 7 is almost the same as the embodiment shown in FIGS.

즉, 기판(100) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 중첩하는 반도체(151)가 형성되어 있으며, 반도체(151)와 일부분이 각각 중첩하는 데이터선(171) 및 드레인 전극(175)이 형성되어 있다. 그리고 데이터선(171) 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있고, 보호막(180) 위에는 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.That is, the gate line 121 is formed on the substrate 100, the semiconductor 151 overlapping with the gate line 121 is formed, and the data line 171 overlaps with the semiconductor 151 in part. The drain electrode 175 is formed. The passivation layer 180 is formed on the data line 171 and the drain electrode 175, and the pixel electrode 190 connected to the drain electrode 175 is formed on the passivation layer 180.

그러나 도 6 및 도 7의 실시예는 도 1 내지 도 5에 도시한 실시예에서와 달리 보호막(180)에 돌출부(93, 94a, 94b)를 가진다. 그리고 돌출부(93, 94a, 94b)는 공통 전극 표시판의 절개부(271, 272, 273)와 대응하도록 형성되어 있다.However, the embodiment of FIGS. 6 and 7 has protrusions 93, 94a, and 94b on the passivation layer 180, unlike the embodiment of FIGS. 1 to 5. The protrusions 93, 94a, and 94b are formed to correspond to the cutouts 271, 272, and 273 of the common electrode display panel.

이처럼 공통 전극 표시판의 절개부와 돌출부를 동일한 위치에 대응시키면 도 1 내지 도 5의 실시예보다 기판 사이의 간격이 좁아져 액정의 규제력이 더욱 강해진다.As such, when the cutouts and the protrusions of the common electrode display panel correspond to the same positions, the gap between the substrates is narrower than that of the embodiment of FIGS.

이상 설명한 액정 표시 장치에서 공통 전극과 화소 전극에 전기장이 형성되었을 때 대부분의 화소 영역에서는 기판(110, 210)에 대하여 거의 평행하게 등전위선이 형성되지만, 보호막(180)의 돌출부(93, 94a, 94b)와 색필터의 절개부(271, 272, 273) 주변에서는 이들의 단차로 인하여 형성된 공통 전극(190)과 화소 전극의 골면 또는 돌출면을 따라 등전위선이 휘어진다.In the above-described liquid crystal display, when the electric field is formed on the common electrode and the pixel electrode, the equipotential lines are formed almost in parallel with the substrates 110 and 210 in most pixel regions, but the protrusions 93, 94a, 94b) and around the cutouts 271, 272, and 273 of the color filter, the equipotential lines are bent along the valleys or protrusions of the common electrode 190 and the pixel electrode formed due to these steps.

이렇게 휘어진 등전위선에 대하여 액정층(300)의 액정 분자들은 나란하게 배향되어 돌출부와 절개부를 중심으로 서로 다른 방향으로 배향되어 화소는 액정 분자들의 배열 방향에 따라 복수의 도메인으로 분할된다.The liquid crystal molecules of the liquid crystal layer 300 are aligned side by side with respect to the curved equipotential line, and are aligned in different directions with respect to the protrusion and the cutout, so that the pixel is divided into a plurality of domains according to the arrangement direction of the liquid crystal molecules.

도 8의 본 발명의 실시예에 따른 액정 표시 장치의 등전위선을 개략적으로 도시한 단면도를 참조하여 더욱 상세하게 설명하면, 도 8의 실시예에서는 박막 트랜지스터 표시판에 돌출부가 형성되어 있다.Referring to the cross-sectional view schematically showing an equipotential line of the liquid crystal display according to the exemplary embodiment of FIG. 8, the protrusion is formed in the thin film transistor array panel of FIG. 8.

도 8에서 보는 바와 같이 돌출부(P) 및 절개부(C) 주변에서는 다른 부분과 다르게 휘어진 등전위선이 형성된다. 따라서 액정 분자들은 휘어진 등전위선을 따라서 나란하게 서로 다른 방향으로 배열되어 다수의 도메인으로 분할 배향된다. 여기서 박막 트랜지스터 표시판의 절개부(91, 92a, 92b), 돌출부(93, 94a, 94b) 및 색필터 절개부(271, 272, 273)는 다수개의 도메인을 형성하기 위한 도메인 분할 수단으로 다양한 형태로 변형할 수 있다.As shown in FIG. 8, a curved equipotential line is formed around the protrusion P and the cutout C unlike other portions. Accordingly, the liquid crystal molecules are arranged in different directions side by side along the curved equipotential lines and are divided and oriented in a plurality of domains. The cutouts 91, 92a and 92b, the protrusions 93, 94a and 94b and the color filter cutouts 271, 272 and 273 of the thin film transistor array panel are domain division means for forming a plurality of domains in various forms. It can be modified.

도 8에서 참조번호 10은 박막 트랜지스터 표시판(100) 중에서 배향막(11)과 보호막(180) 아래에 위치하는 부분을 도시한 것이고 참조번호 20은 공통 전극 표시판(200) 중에서 배향막(21)과 공통 전극(270) 아래에 위치하는 부분을 도시한 것이다.In FIG. 8, reference numeral 10 denotes a portion of the thin film transistor array panel 100 positioned under the alignment layer 11 and the passivation layer 180, and reference numeral 20 denotes the alignment layer 21 and the common electrode of the common electrode display panel 200. 270 shows the portion located below.

이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 공통 전극(270)에 절개부를 형성하지 않아도 공통 전극(270) 아래의 절개부 또는 홈을 이용하면 공통 전극(270)에 절개부를 형성한 것과 같은 다수의 도메인을 얻을 수 있다. 따라서 공통 전극(270)의 절단된 부분에 정전기가 몰리는 현상이 발생하지 않으므로 편광자에 도전처리를 하지 않아도 된다. 또한, 공통 전극(270)을 패터닝하기 위한 패터닝 공정이 필요하지 않으므로 제조 공정을 간소화할 수 있다.In the liquid crystal display according to the exemplary embodiment of the present invention, a plurality of cutouts may be formed in the common electrode 270 by using cutouts or grooves under the common electrode 270 even though the cutouts are not formed in the common electrode 270. You can get the domain of. Accordingly, since no static electricity is accumulated in the cut portion of the common electrode 270, the polarizer does not have to be electrically conductive. In addition, since a patterning process for patterning the common electrode 270 is not required, the manufacturing process may be simplified.

다음 첨부한 도면을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해서 설명한다. Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 10은 도 9의 X-X’선을 따라 자른 단면도이고, 도 11은 도 9의 XI-XI'선을 따라 자른 단면도이다.FIG. 9 is a layout view of a liquid crystal display according to another exemplary embodiment. FIG. 10 is a cross-sectional view taken along the line XX ′ of FIG. 9, and FIG. 11 is a cross-sectional view taken along the line XI-XI ′ of FIG. 9. to be.

도 9 내지 도 11을 참조하면 본 발명의 실시예에서는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 두 표시판 사이에 주입되어 있는 액정층(300) 및 각 표시판(100, 200)의 외부에 형성되어 있는 편광자(12, 22)을 포함한다.9 to 11, in the exemplary embodiment of the present invention, the thin film transistor array panel 100, the common electrode display panel 200, the liquid crystal layer 300 injected between the two display panels, and the outside of each display panel 100 and 200. It includes the polarizers 12 and 22 formed in the.

다시 말해서 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다.In other words, the plurality of linear semiconductors including the plurality of gate lines 121 including the plurality of gate electrodes 124 is formed on the substrate 110, and the plurality of linear semiconductors including the gate insulating layer 140 and the plurality of protrusions 154 thereon. 151, a plurality of linear ohmic contact members 161 each including a plurality of protrusions 163, and a plurality of island type ohmic contact members 165 are sequentially formed. A plurality of data lines 171 including a plurality of source electrodes 173 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, and the passivation layer 180 is formed thereon. Is formed.

보호막(180) 에는 복수의 접촉 구멍(185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)이 형성되어 있다. 그리고 화소 전극(190) 위에는 배향막(11)이 형성되어 있다.A plurality of contact holes 185 are formed in the passivation layer 180, and a plurality of pixel electrodes 190 are formed on the passivation layer 180. An alignment layer 11 is formed on the pixel electrode 190.

하지만, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.However, the semiconductor 151 has a planar shape substantially the same as the data line 171, the drain electrode 175, and the ohmic contacts 161 and 165, except for the protrusion 154 where the thin film transistor is located. have. In detail, the linear semiconductor 151 may include the source electrode 173 and the drain electrode 175 in addition to the data line 171, the drain electrode 175, and the portions below the ohmic contacts 161 and 165. ) Has an exposed portion between them.

그리고 도 6 및 도 7의 실시예에서와 같이 보호막(180)은 돌출부(93, 94a, 94b)를 가지도록 형성되어 있으며, 돌출부(93, 94a, 94b)를 포함하는 보호막(180) 위에는 화소 전극(190)이 돌출부(93, 94a, 94b)를 따라 형성되어 돌출된 부분을 가진다. 6 and 7, the passivation layer 180 is formed to have protrusions 93, 94a and 94b, and is disposed on the pixel electrode on the passivation layer 180 including the protrusions 93, 94a and 94b. 190 is formed along the protrusions 93, 94a, 94b to have a protruding portion.

이러한 박막 트랜지스터를 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171), 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다.In the method of manufacturing the thin film transistor according to the exemplary embodiment of the present invention, the data line 171, the drain electrode 175, the semiconductor 151, and the ohmic contacts 161 and 165 are formed in one photo process.

이러한 사진 공정에서 사용하는 감광막은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선(171), 드레인 전극(175)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.The photosensitive film used in such a photo process differs in thickness according to a position, and especially includes a 1st part and a 2nd part in order of decreasing thickness. The first portion is positioned in the wiring region occupied by the data line 171 and the drain electrode 175, and the second portion is positioned in the channel region of the thin film transistor.

위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.There may be various methods of varying the thickness of the photoresist film according to the position. For example, a method of providing a translucent area in addition to a light transmitting area and a light blocking area in a photomask is possible. have. The translucent region is provided with a slit pattern, a lattice pattern, or a thin film having a medium transmittance or a medium thickness. When using the slit pattern, it is preferable that the width of the slits and the interval between the slits are smaller than the resolution of the exposure machine used for the photographic process. Another example is to use a photoresist film that can be reflowed. That is, a thin portion is formed by forming a reflowable photoresist film with a conventional exposure mask having only a light transmitting region and a light shielding region, and then reflowing to allow the photoresist film to flow down into an area where no photoresist remains.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.In this way, a one-time photographic process can be reduced, thereby simplifying the manufacturing method.

또한, 공통 전극 표시판(200)도 도 1 내지 도 7의 실시예와 동일한 층상 구조를 가진다. 즉, 기판(210) 위에 차광 부재(220)가 형성되어 있고, 차광 부재(220)에 개구부(225)에는 적, 청, 녹색 색필터(230R, 230G, 230B)가 형성되어 있 다. 그리고 색필터(230R, 230G, 230B) 위에는 ITO 또는 IZO 등과 같이 투명한 도전 물질로 이루어진 공통 전극(270)이 적층되어 있다. 그리고 공통 전극(270) 위에는 액정을 일정한 방향으로 배향하기 위한 배향막(21)이 형성되어 있다.In addition, the common electrode panel 200 also has the same layered structure as the embodiment of FIGS. 1 to 7. That is, the light blocking member 220 is formed on the substrate 210, and the red, blue, and green color filters 230R, 230G, and 230B are formed in the opening 225 in the light blocking member 220. A common electrode 270 made of a transparent conductive material such as ITO or IZO is stacked on the color filters 230R, 230G, and 230B. The alignment film 21 for aligning the liquid crystal in a predetermined direction is formed on the common electrode 270.

그러나 도 1 내지 도 7에서의 실시예와 달리 색필터(230R, 230G, 230B)가 절개부 또는 홈을 가지지 않는다.However, unlike the embodiment of FIGS. 1 to 7, the color filters 230R, 230G, and 230B do not have cutouts or grooves.

그러나 도 9 내지 도 11의 실시예에서도 도 1 내지 도 7의 실시예의 많은 특징들을 가질 수 있다.However, the embodiment of FIGS. 9 to 11 may have many features of the embodiment of FIGS. 1 to 7.

본 발명의 또 다른 실시예에 대해서 도 12를 참조하여 설명한다.Another embodiment of the present invention will be described with reference to FIG.

도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 단면도로, 도 3의 IV-IV’선을 따라 자른 단면도이다.12 is a cross-sectional view illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention, taken along the line IV-IV ′ of FIG. 3.

도 12에 도시한 본 발명의 실시예에서는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 두 표시판 사이에 주입되어 있는 액정층(300) 및 각 표시판(100, 200)의 외부에 형성되어 있는 편광자(12, 22)을 포함한다. 즉, 박막 트랜지스터 표시판 및 공통 전극 표시판에 도메인 분할 수단을 가지는 도1 내지 5의 구조와 거의 동일한 층간 구조를 가지고 있다.In the exemplary embodiment of the present invention illustrated in FIG. 12, the thin film transistor array panel 100, the common electrode display panel 200, and the liquid crystal layer 300 injected between the two display panels and the outside of the display panels 100 and 200 are formed. Polarizers 12, 22. That is, the thin film transistor display panel and the common electrode display panel have substantially the same interlayer structure as those of FIGS. 1 to 5 having domain division means.

그러나 도 12의 실시예에서는 색필터(230R, 230G, 230B)와 공통 전극(270) 사이에 덮개막(over coat layer)(250)이 형성되어 있으며, 공통 전극 표시판(200)의 도메인 분할 수단인 절개부(271, 272, 273)는 도 1 내지 도5의 실시예와 달리 덮개막(250)에 형성되어 있다. 색필터(230R, 230G, 230B)는 절개부를 가지지 않는다. 덮개막(250)은 색필터의 안료가 공통 전극(270)에 확산되는 것을 방지한다.However, in the embodiment of FIG. 12, an overcoat layer 250 is formed between the color filters 230R, 230G, and 230B and the common electrode 270, and is a domain dividing means of the common electrode display panel 200. The cutouts 271, 272, and 273 are formed in the overcoat 250, unlike the embodiment of FIGS. 1 to 5. The color filters 230R, 230G, 230B do not have an incision. The overcoat 250 prevents the pigment of the color filter from diffusing to the common electrode 270.

덮개막(250) 위에 형성되어 있는 공통 전극(270)은 덮개막(250)의 절개부(271, 272, 273)에 의해 골을 가진 형태로 형성되어 있다. 도 12에서는 절개부(271, 272, 273)와 돌출부(93, 94a, 94b)가 대응하도록 배치하고 있으나 도 1 내지 도 5의 실시예에서와 같이 돌출부(93, 94a, 94b)를 형성하지 않을 수 있다.The common electrode 270 formed on the overcoat 250 is formed in a shape having a valley by the cutouts 271, 272, and 273 of the overcoat 250. In FIG. 12, the cutouts 271, 272, and 273 and the protrusions 93, 94a, and 94b are disposed to correspond to each other, but the protrusions 93, 94a, and 94b may not be formed as in the embodiment of FIGS. 1 to 5. Can be.

도 1 내지 도 12의 실시예에 따른 표시판 및 이를 포함하는 액정 표시 장치에서 공통 전극(270)에 형성되어 있는 골은 액정의 유전율보다 작은 유전율(예를 들어 ε<3)을 가지는 유기 물질(260)로 채우는 것이 바람직하다. 이는 유전물질에 의해 액정에 걸리는 등전위선의 휘어짐이 커져서 액정의 규제력이 증가하여 액정의 배향을 용이하게 해준다.1 to 12, in the liquid crystal display including the display panel and the liquid crystal display including the same, the valleys formed in the common electrode 270 may have an organic material 260 having a dielectric constant smaller than that of the liquid crystal (eg, ε <3). It is preferable to fill with). This increases the curvature of the equipotential lines applied to the liquid crystal by the dielectric material, thereby increasing the regulating power of the liquid crystal, thereby facilitating the alignment of the liquid crystal.

도 12에 도시한 실시예도 도 1 내지 도 11의 많은 특징들을 포함할 수 있다.The embodiment shown in FIG. 12 can also include many of the features of FIGS. 1 through 11.

그리고 도 6 및 도 7의 실시예에서와 같이, 돌출부를 형성하는 경우에 공통 전극 표시판의 절개부는 형성하지 않을 수 있다. 이 경우 돌출부가 형성되지 않은 도 1 내지 도 5의 실시예에서와 같이 액정의 규제력이 약할 수 있으므로, 도 6 및 도 7의 실시예에서와 같이 상부 및 하부 표시판에 절개부와 함께 돌출부를 형성하는 것이 바람직하다.6 and 7, when the protrusion is formed, the cutout of the common electrode display panel may not be formed. In this case, as in the embodiments of FIGS. 1 to 5 where the protrusions are not formed, the regulating force of the liquid crystal may be weak. Thus, as shown in FIGS. 6 and 7, the protrusions may be formed together with the cutouts on the upper and lower panels. It is preferable.

이상의 실시예에서와 같이, 별도의 패터닝 공정이 없이도 공통 전극에 도메인 분할 수단을 가지도록 형성할 수 있어 제조 공정을 간소화할 수 있다.As in the above embodiment, it is possible to form a domain dividing means in the common electrode without a separate patterning process can simplify the manufacturing process.

이처럼 공통 전극에 절개부를 형성하지 않으므로 절개부에 정전기가 유입되는 것을 방지하기 위한 편광자의 도전 처리가 필요하지 않아 제조 공정을 간소화할 수 있다.Since the cutout is not formed in the common electrode as described above, the conductive process of the polarizer for preventing the inflow of static electricity is not required, thereby simplifying the manufacturing process.

이상 본 발명에 대한 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (25)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있으며 화소 영역을 정의하는 게이트선 및 데이터선,A gate line and a data line formed on the insulating substrate and defining a pixel area; 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line and the data line, 상기 박막 트랜지스터를 덮고 있으며 복수의 돌출부를 가지는 보호막, 그리고A protective film covering the thin film transistor and having a plurality of protrusions; and 상기 보호막 위에 형성되어 있으며 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 돌출부를 따라 굴곡된 부분을 가지는 화소 전극A pixel electrode formed on the passivation layer and electrically connected to the thin film transistor and having a bent portion along the protrusion; 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 돌출부는 선형으로 형성되어 있는 액정 표시 장치.The protrusion is formed in a linear liquid crystal display device. 제1항에서,In claim 1, 상기 화소 전극은 절개부를 가지는 액정 표시 장치.The pixel electrode has a cutout. 제3항에서,In claim 3, 상기 절개부와 상기 돌출부는 교대로 배치되어 있는 액정 표시 장치.And the cutout and the protrusion are alternately disposed. 제1항에서,In claim 1, 상기 박막 트랜지스터는,The thin film transistor, 상기 게이트선의 일부분인 게이트 전극,A gate electrode which is a part of the gate line, 상기 게이트 전극 위에 형성되어 있는 반도체,A semiconductor formed on the gate electrode, 상기 데이터선의 일부분으로 상기 반도체와 소정 영역이 중첩하는 소스 전극, 그리고A source electrode overlapping the semiconductor with a predetermined region as part of the data line, and 상기 반도체와 소정 영역이 중첩하는 드레인 전극A drain electrode in which the semiconductor and a predetermined region overlap 을 포함하는 액정 표시 장치Liquid crystal display comprising a 제5항에서,In claim 5, 상기 데이터선 및 드레인 전극과 상기 반도체 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 액정 표시 장치.And a resistive contact member formed between the data line and the drain electrode and the semiconductor. 기판,Board, 상기 기판 위에 형성되어 있으며 절개부를 가지는 절연막, 그리고An insulating film formed on the substrate and having an incision; 상기 절연막 위에 형성되어 있으며 상기 절개부를 따라 굴곡되어 있는 공통 전극A common electrode formed on the insulating layer and bent along the cutout 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제7항에서,In claim 7, 상기 절연막은 색필터인 액정 표시 장치.And the insulating film is a color filter. 제7항에서,In claim 7, 상기 절연막 아래에 형성되어 있는 색필터를 더 포함하는 액정 표시 장치.And a color filter formed under the insulating film. 제7항에서,In claim 7, 상기 절개부에 의해 굴곡된 상기 공통 전극의 골에 채워진 유전체를 더 포함하는 액정 표시 장치.And a dielectric filled in the valley of the common electrode bent by the cutout. 제10항에서,In claim 10, 상기 유전체의 유전율은 3 이하인 액정 표시 장치.The dielectric constant of the dielectric is 3 or less. 제1 절연 기판,First insulating substrate, 상기 제1 절연 기판 위에 형성되어 있는 게이트선 및 데이터선,A gate line and a data line formed on the first insulating substrate; 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line and the data line, 상기 박막 트랜지스터, 상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 돌출부를 가지는 보호막,A passivation layer formed on the thin film transistor, the gate line and the data line and having a protrusion; 상기 보호막 위에 형성되어 있으며 상기 돌출부를 따라 굴곡되어 있는 화소 전극,A pixel electrode formed on the passivation layer and curved along the protrusion; 제1 절연 기판과 대향하는 제2 절연 기판,A second insulating substrate facing the first insulating substrate, 상기 제2 절연 기판 위에 형성되어 있는 절연막,An insulating film formed on the second insulating substrate, 상기 절연막 위에 형성되어 있는 공통 전극, 그리고A common electrode formed on the insulating film, and 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있는 액정층Liquid crystal layer formed between the first insulating substrate and the second insulating substrate 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제12항에서,In claim 12, 상기 절연막은 제1 절개부를 가지는 액정 표시 장치.The insulating film has a first cutout. 제13항에서,In claim 13, 상기 돌출부는 상기 제1 절개부와 대응하는 위치에 형성되어 있는 액정 표시 장치.The protrusion is formed in a position corresponding to the first cutout. 제13항에서,In claim 13, 상기 공통 전극은 상기 제1 절개부를 따라 굴곡되어 있는 액정 표시 장치.The common electrode is bent along the first cutout. 제12항에서,In claim 12, 상기 화소 전극은 상기 제1 절개부와 교대로 배치되어 있는 제2 절개부를 가지는 액정 표시 장치.And the pixel electrode has a second cutout disposed alternately with the first cutout. 제1 절연 기판,First insulating substrate, 상기 제1 절연 기판 위에 형성되어 있는 게이트선 및 데이터선,A gate line and a data line formed on the first insulating substrate; 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line and the data line, 상기 박막 트랜지스터, 상기 게이트선 및 상기 데이터선 위에 형성되어 있는 보호막,A passivation layer formed on the thin film transistor, the gate line and the data line; 상기 보호막 위에 형성되어 있는 화소 전극,A pixel electrode formed on the passivation layer, 제1 절연 기판과 대향하는 제2 절연 기판,A second insulating substrate facing the first insulating substrate, 상기 제2 절연 기판 위에 형성되어 있으며 제1 절개부를 가지는 절연막, An insulating film formed on the second insulating substrate and having a first cutout, 상기 절연막 위에 형성되어 있으며 상기 제1 절개부를 따라 굴곡되어 있는 공통 전극, 그리고A common electrode formed on the insulating film and curved along the first cutout; 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있는 액정층Liquid crystal layer formed between the first insulating substrate and the second insulating substrate 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제17항에서,The method of claim 17, 상기 절연막은 색필터인 액정 표시 장치.And the insulating film is a color filter. 제17항에서,The method of claim 17, 상기 절연막 아래에 형성되어 있는 색필터를 더 포함하는 액정 표시 장치.And a color filter formed under the insulating film. 제17항에서,The method of claim 17, 상기 보호막은 상기 제1 절개부와 대응하는 돌출부를 가지는 액정 표시 장치.The passivation layer has a protrusion corresponding to the first cutout. 제20항에서,The method of claim 20, 상기 화소 전극은 제1 절개부와 교대로 배치되어 있는 제2 절개부를 가지는 액정 표시 장치.And the pixel electrode has a second cutout disposed alternately with the first cutout. 제20항에서,The method of claim 20, 상기 화소 전극은 상기 돌출부를 따라 굴곡되어 있는 액정 표시 장치.The pixel electrode is curved along the protrusion. 제17항에서,The method of claim 17, 상기 공통 전극 위에 형성되어 있으며 상기 공통 전극의 골을 채우는 유전체를 더 포함하는 액정 표시 장치.And a dielectric formed on the common electrode and filling the valley of the common electrode. 제23항에서,The method of claim 23, 상기 유전체는 상기 액정층의 액정분자보다 유전율이 더 작은 액정 표시 장치.And wherein the dielectric has a lower dielectric constant than liquid crystal molecules of the liquid crystal layer. 제24항에서,The method of claim 24, 상기 유전체의 유전율은 3이하인 액정 표시 장치.And a dielectric constant of 3 or less.
KR1020050031940A 2004-04-22 2005-04-18 Liquid crystal dispaly KR20060047183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/110,875 US20050237461A1 (en) 2004-04-22 2005-04-21 Liquid crystal display and panel therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040027822 2004-04-22
KR1020040027822 2004-04-22

Publications (1)

Publication Number Publication Date
KR20060047183A true KR20060047183A (en) 2006-05-18

Family

ID=37149750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031940A KR20060047183A (en) 2004-04-22 2005-04-18 Liquid crystal dispaly

Country Status (1)

Country Link
KR (1) KR20060047183A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358828B1 (en) * 2006-05-30 2014-02-10 삼성디스플레이 주식회사 Liquid crystal display
WO2020197282A1 (en) * 2019-03-27 2020-10-01 주식회사 엘지화학 Optical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358828B1 (en) * 2006-05-30 2014-02-10 삼성디스플레이 주식회사 Liquid crystal display
WO2020197282A1 (en) * 2019-03-27 2020-10-01 주식회사 엘지화학 Optical device
US11435615B2 (en) 2019-03-27 2022-09-06 Lg Chem, Ltd. Optical device

Similar Documents

Publication Publication Date Title
JP5351388B2 (en) Display device
JP6388298B2 (en) Thin film transistor display board
KR101112543B1 (en) Multi-domain thin film transistor array panel
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
JP2004280110A (en) Display plate for display device, method for manufacturing the same, and liquid crystal display device including the display plate
KR101112544B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070035224A (en) Liquid crystal display
US20050237461A1 (en) Liquid crystal display and panel therefor
KR20060099635A (en) Thin film transistor array panel and manufacturing method thereof
KR20060100868A (en) Liquid crystal display
KR20060102953A (en) Liquid crystal display
KR20060047183A (en) Liquid crystal dispaly
KR101143000B1 (en) Thin film transistor array panel and manufacturing method thereof
KR20070031580A (en) Liquid crystal display
KR20080036367A (en) Display panel
KR20070001466A (en) Liquid crystal display
KR20060082315A (en) Thin film transistor array panel
KR20060034802A (en) Transflective liquid crystal display
KR20070016567A (en) Liquid crystal display
KR20060060843A (en) Thin film transistor array panel and manufacturing method thereof
KR20070117801A (en) Liquid crystal display
KR20070023932A (en) Panel and liquid crystal display including the same
KR20070019870A (en) Liquid crystal display and manufacturing method therefor
KR20070005391A (en) Liquid crystal display
KR20060058964A (en) Thin film transistor array panel and liquid crystal display including the panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination