KR20060127239A - 레지스트막의 박리방법 및 리워크방법 - Google Patents

레지스트막의 박리방법 및 리워크방법 Download PDF

Info

Publication number
KR20060127239A
KR20060127239A KR1020067020163A KR20067020163A KR20060127239A KR 20060127239 A KR20060127239 A KR 20060127239A KR 1020067020163 A KR1020067020163 A KR 1020067020163A KR 20067020163 A KR20067020163 A KR 20067020163A KR 20060127239 A KR20060127239 A KR 20060127239A
Authority
KR
South Korea
Prior art keywords
film
resist film
organic solvent
substrate
resist
Prior art date
Application number
KR1020067020163A
Other languages
English (en)
Other versions
KR100857297B1 (ko
Inventor
시게오 아시가키
요시히로 가토
요시히로 히로타
유스케 무라키
데쓰 가와사키
사토루 시무라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060127239A publication Critical patent/KR20060127239A/ko
Application granted granted Critical
Publication of KR100857297B1 publication Critical patent/KR100857297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 기판에 형성된 에칭 대상막의 위에, Si-C계막과, 레지스트막을 차례차례 형성하는 공정과, 상기 레지스트막을 마스크로 하여 상기 Si-C계막을 에칭하는 제 1 에칭공정과, 상기 레지스트막 및 상기 Si-C계막을 마스크로 하여 상기 에칭 대상막을 에칭하는 제 2 에칭공정을 구비한 기판의 처리방법에 관한 것이다. 본 방법은, 원하는 타이밍에서 상기 레지스트막을 박리하는 박리공정을 더 구비한다. 상기 박리공정은, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는다.

Description

레지스트막의 박리방법 및 리워크방법{METHOD FOR SEPARATING RESIST FILM AND REWORK PROCESS}
본 발명은, Si-C계막의 위에 형성되는 레지스트막의 박리방법 및 리워크방법에 관한 것이다.
최근의 CMOS 디바이스의 형성에 있어서는, 한층의 미세화를 위해, 에칭에 이용되는 반사 방지막과 포토레지스트막의 박막화가 요구되고 있다. 특히, 높은 개구율의 노광장치가 이용되는 경우, 포토레지스트막의 박막화가 보다 중요하다.
한편, 포토레지스트막이 박막화되면, 정확한 에칭이 곤란하게 된다고 하는 문제가 있다. 이것은, 트랜지스터 게이트 길이의 미세화를 실현하기 위해 레지스트 트리밍 기술을 사용하는 경우 등에, 염려될 수 있다. 이 문제를 해결하기 위해서, 포토레지스트막/반사방지막(ARC: Anti Reflective Coating)의 아래에 하드마스크를 도입하는 수법이 제안되어 있다. 이 수법을 이용하면, 에칭할 때의 패턴전사/해상도의 개선을 도모할 수 있다.
그러나, 종래의 ARC의 아래에 하드마스크를 도입하는 수법에서는, 반사방지기능이 충분하지 않은 경우가 있다. 또한, 해상도나 리소그래피 프로세스 허용량도 충분하지 않은 경우가 있다. 예를 들면, 65㎚ CMOS의 패터닝에 대응하는 최근 의 ArF(파장 193㎚)를 이용한 포토리소그래피 프로세스에서는, 충분한 해상도를 얻을 수 없다.
이 문제를 해결하기 위해서, 반사방지 기능과 하드마스크 기능을 겸비한 다층구조의 Si-C계막을 이용하는 것이 제안되고 있다{K.Babich 등에 의한 IEDM Tech, dig., P669, 2003 (문헌 1), 미국특허 제 6316167호 명세서 등}. 이 Si-C계막을 이용하는 것에 의해, 포토레지스트막과의 경계면에 있어서의 반사가 거의 제로가 되는, 즉, 지극히 고성능인 반사방지 성능을 실현할 수 있다. 또한, Si-C계막은 다층구조를 갖기 때문에, 포토레지스트막과 하지(下地)막에 각각 합치된 적절한 특성을 구비할 수 있다. 그리고, 종래의 ARC의 아래에 하드마스크를 도입하는 수법과 비교하여, 해상도나 리소그래피 프로세스 허용량을 비약적으로 향상시킬 수 있다.
다층구조의 Si-C계막을 이용하는 에칭방법은, 다음과 같이 설명된다. 즉, 해당 에칭방법은, 기판에 형성된 소정의 에칭대상막(하지막)의 위에, 다층구조의 Si-C계막과 포토레지스트막을 차례차례 형성하는 공정과, 포토레지스트막을 마스크로 하여 Si-C계막을 에칭하는 제 1 에칭공정과, 포토레지스트막 및 Si-C계막을 마스크로 하여 에칭대상막(하지막)을 에칭하는 제 2 에칭공정을 구비하고 있다.
또한, Si-C계막 상에 형성된 포토레지스트막의 패턴형상이 원하는 것이 아닌 경우, 해당 포토레지스트막을 박리하여, 다시 포토레지스트막을 형성하는 것이 행하여지고 있다. 이러한 프로세스는, 리워크 프로세스로 불리고 있다. 이 리워크 프로세스에 있어서의 포토레지스트막을 박리하는 공정에서는, 종래부터 일반적으 로, 황산+과산화수소수가 이용되고 있다(일본 특허공개공보 평성5-21334호, 일본 특허공개공보 평성6-291091호 등).
본건 발명자는, 각종의 실험에 의해서, 황산+과산화수소수를 이용하여 포토레지스트막을 박리하는 공정의 결점을 발견하였다. 구체적으로는, 본건 발명자는, 반사방지 기능과 하드마스크 기능을 겸비한 Si-C계막 상의 포토레지스트막에 대해서, 황산+과산화수소수를 이용하여 포토레지스트막을 박리한 경우, Si-C계막도 황산+과산화수소수에 의해서 해를 입어, 반사방지 기능과 하드마스크 기능이 손상되어 버리는 것을 발견하였다. 또한, 본건 발명자는, 그러한 상태의 Si-C계막 상에 포토레지스트막을 다시 형성하는 경우(리워크), 리워크된 포토레지스트막이 박리하거나, 패턴붕괴 등이 생긴다고 하는 경우도 발견하였다.
본 발명은 이러한 사정에 감안하여 이루어진 것으로서, Si-C계막, 특히 반사방지 기능과 하드마스크 기능을 겸비한 Si-C계막의 위에 형성된 레지스트막을, 하지의 Si-C계막에 해를 입히는 일 없이 박리할 수 있는 레지스트막의 박리방법 및 리워크방법을 제공하는 것을 목적으로 한다.
본 발명은, 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 방법으로서, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 구비한 것을 특징으로 하는 레지스트막의 박리방법이다.
본 발명에 의하면, Si-C계막에 해를 입히지 않고, 레지스트막을 충분히 박리할 수 있다.
상기 Si-C계막이 반사방지 기능 및 하드마스크 기능을 갖는 막인 경우에는, 상기 적용공정은, 상기 Si-C계막의 반사방지 기능 및 하드마스크 기능이 손상되지 않도록 행하여지는 것이 바람직하다.
구체적으로는, 상기 유기용제는, 시너일 수 있다. 바람직하게는, 상기 유기용제는, 아세톤계의 시너이다.
또한, 상기 적용공정은, 예를 들면, 상기 기판을 회전시키면서 상기 레지스트막 상에 박리제를 공급하는 것에 의해서 행하여질 수 있다. 혹은, 상기 적용공정은, 상기 기판을 상기 유기용제에 침지하는 것에 의해서 행하여질 수 있다.
또한, 본 발명은, 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 박리공정과, 상기 Si-C계막상에 다시 레지스트막을 형성하는 리워크공정을 구비한 레지스트막의 리워크방법으로서, 상기 박리공정은, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는 것을 특징으로 하는 레지스트막의 리워크방법이다.
본 발명에 의하면, Si-C계막에 해를 입히지 않고 레지스트막을 박리할 수 있고, 리워크 후의 레지스트막의 박리나 패턴붕괴를 유효하게 방지할 수 있다.
상기 Si-C계막이 반사방지 기능 및 하드마스크 기능을 갖는 막인 경우에는, 상기 적용공정은, 상기 Si-C계막의 반사방지 기능 및 하드마스크 기능이 손상되지 않도록 행하여지는 것이 바람직하다.
구체적으로는, 상기 유기용제는, 시너일 수 있다. 바람직하게는, 상기 유기용제는, 아세톤계의 시너이다.
또한, 상기 적용공정은, 예를 들면, 상기 기판을 회전시키면서 상기 레지스트막 상에 박리제를 공급하는 것에 의해서 행하여질 수 있다. 혹은, 상기 적용공정은, 상기 기판을 상기 유기용제에 침지하는 것에 의해서 행하여질 수 있다.
또한, 본 발명은, 기판에 형성된 에칭대상막의 위에, Si-C계막과, 레지스트막을 차례차례 형성하는 공정과, 상기 레지스트막을 마스크로 하여 상기 Si-C계막을 에칭하는 제 1 에칭공정과, 상기 레지스트막 및 상기 Si-C계막을 마스크로 하여 상기 에칭 대상막을 에칭하는 제 2 에칭공정을 구비한 기판의 처리방법에 있어서, 원하는 타이밍에서 상기 레지스트막을 박리하는 박리공정을 더 구비하고, 상기 박리공정은, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는 것을 특징으로 하는 기판의 처리방법이다.
상기 박리공정 후, 상기 Si-C계막 상에 다시 레지스트막을 형성하는 리워크공정이 행하여지더라도 좋다. 이 경우, 상기 박리공정 및 상기 리워크공정은, 상기 제 1 에칭공정에 앞서 행하여질 수 있다.
또한, 본 발명은, 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 장치로서, 박리해야 할 레지스트막이 형성된 상기 기판을 회전 가능하게 지지하는 스핀척과, 상기 스핀척에 유지된 기판에 대해서 박리제로서의 유기용제를 토출하는 노즐을 구비한 것을 특징으로 하는 레지스트막의 박리장치이다.
또한, 본 발명은, 기판에 형성된 Si-C계막 상의 레지스트막을 박리하고, 다음의 레지스트막을 도포하는 레지스트막의 리워크장치로서, 박리해야 할 레지스트막이 형성된 상기 기판을 회전 가능하게 지지하는 스핀척과, 상기 스핀척에 유지된 기판에 대해서 박리제로서의 유기용제를 토출하는 유기용제 노즐과, 상기 스핀척에 유지된 기판에 대해서 레지스트액을 토출하는 레지스트액 노즐을 구비한 것을 특징으로 하는 레지스트막의 리워크장치이다.
또한, 본 발명은, 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 레지스트막의 박리장치와, 레지스트막이 박리된 상기 기판의 Si-C막 상에 다음의 레지스트를 도포하는 레지스트 도포장치를 구비한 것을 특징으로 하는 레지스트막의 리워크장치이다.
도 1은, Si-C계막을 이용하는 에칭방법을 설명하기 위한 기판의 단면도이다.
도 2는, 본 발명에 관한 레지스트막의 리워크방법의 일실시의 형태를 설명하기 위한 기판의 단면도이다.
도 3은, 레지스트막의 박리공정에 있어서 이용될 수 있는 장치의 일례를 모식적으로 나타내는 단면도이다.
도 4는, 레지스트 도포 유닛을 모식적으로 나타내는 단면도이다.
도 5는, 유기용제 도포 유닛을 탑재한 레지스트 박리시스템을 나타내는 모식도이다.
도 6은, 도 5의 레지스트 박리시스템에 있어서의 쿨링유닛의 구조를 설명하기 위한 도면이다.
도 7은, 유기용제 도포유닛을 탑재한 레지스트 도포·현상 시스템을 나타내 는 사시도이다.
도 8은, 시너 또는 (황산+과산화수소수)로 레지스트막을 박리한 후의 Si-C계막의 표면의 조성 및 접촉각을, 성막인 채(as-depo)의 상태와 비교하여 나타내는 도면이다.
도 9는, as-depo 상태의 Si-C계막의 깊이방향의 XPS프로파일을 나타내는 도면이다.
도 10은, 레지스트막을 시너로 박리한 후의 Si-C계막의 깊이방향의 XPS프로파일을 나타내는 도면이다.
도 11은, 레지스트막을 (황산+과산화수소수)로 박리한 후의 Si-C계막의 깊이방향의 XPS프로파일을 나타내는 도면이다.
도 12는, 리워크 전의 포토레지스트 패턴, (황산+과산화수소수)를 이용하여 리워크를 실시한 경우의 포토레지스트 패턴, 및, 시너를 이용하여 리워크를 행한 경우의 포토레지스트 패턴의 SEM 사진이다.
이하, 첨부도면을 참조하여, 본 발명의 실시형태에 대해 구체적으로 설명한다.
도 1은, Si-C계막을 이용하는 에칭방법을 설명하기 위한 기판의 단면도이다.
도 1 a에 나타내는 바와 같이, 반도체기판(반도체웨이퍼)(1) 상에 형성된 에칭대상막(2), 예를 들면 산화막(TEOS나 열산화막)의 위에 Si-C계막(3)이 형성된다. 해당 Si-C계막(3)의 위에, 포토레지스트막(4)이 형성된다.
Si-C계막(3)은, 반사방지 기능 및 하드마스크 기능을 갖는다. 보다 구체적으로는, Si-C계막(3)은, 상기 문헌 1에 개시된 것과 동일하고, IBM사로부터 'TERA'의 명칭으로 제공되고 있다. 이 Si-C계막(3)은, 플라즈마 CVD에 의해 형성된 다층구조의 막이다. 에칭대상막(2) 및, 포토레지스트막(4)의 재질에 따라서, 소정 파장의 노광광에 있어서의 각층의 복소굴절률{n+ik:n은 굴절률, k는 소쇠(消衰)계수}이 조정되어 있다. 예를 들면, 파장 193㎚에 있어서의 각층의 n은 약 1.62∼2.26, k는 약 0.045∼0.75로 조정된다. 이러한 값은, 성막온도, 압력, 가스조성, 가스유량 등의 성막조건을 변화시키는 것에 의해 조정될 수 있다. 예를 들면, 포토레지스트막(4)에 인접하는 층(캡층)(3a)은 SiCOH 조성으로서 구성되고, 에칭대상막(2)에 인접하는 층(바닥층)(3b)은 SiCH조성으로서 구성되어, 2개의 층의 n 및 k가 서로 다르다고 하는 2층구조가 채용될 수 있다.
이들 n 및 k의 값 및 막두께(층두께)를 조정하는 것에 의해, 뛰어난 반사방지 기능을 발휘시킬 수 있다. 즉, Si-C계막(3)의 포토레지스트막(4)과의 경계에 있어서의 반사율을 거의 제로로 할 수 있다. 또한, 65㎚ CMOS의 패터닝에 대응하는 최근의 ArF(파장 193㎚)를 이용한 포토리소그래피 프로세스에서, 충분한 해상도를 얻을 수 있다. 또한, 65㎚ 이하의 차세대에 대응하는 F2(파장 157㎚) 및 EUV를 이용한 포토리소그래피 프로세스에 있어서도, 충분한 해상도를 얻을 수 있다.
또한, 이 Si-C계막(3)은 무기막이기 때문에, 포토레지스트막(4)에 대해서 Si-C계막(3)을 높은 선택비로 에칭할 수 있다. 한편, 에칭대상막(2)인 산화막 등을, Si-C계막(3)에 대해서 높은 선택비로 에칭할 수 있다. 즉, Si-C계막(3)은 뛰 어난 하드마스크 기능을 갖는다.
이어서, 도 1 b에 나타내는 바와 같이, 포토리소그래피 공정에 의해, 포토레지스트막(4)의 패터닝을 한다. 여기에서는, 포토레지스트막(4)으로서 ArF 레지스트가 이용되고, 파장 193㎚의 ArF 레이저에 의해서 노광되고 현상되어, 소정의 패턴이 형성된다.
그 후, 도 1 c에 나타내는 바와 같이, 포토레지스트막(4)이 마스크로서 기능하면서, Si-C계막(3)이 에칭된다. 또한, 도 1 d에 나타내는 바와 같이, 포토레지스트막(4) 및 에칭대상막(2)이 에칭된다.
다음에, 본 발명에 관한 레지스트막의 리워크방법의 일실시의 형태에 대해서 설명한다.
도 1의 프로세스 중의 각 공정의 전후 중의 어느 하나의 타이밍으로, 포토레지스트막(4)을 박리하는 공정이 실시될 수 있다. 전형적으로는, 도 1 b에 나타내는 바와 같이 포토레지스트막(4)이 형성된 상태에 있어서, 포토레지스트막(4)의 패턴형상이 원하는 것이 아닌 경우 등에, 해당 포토레지스트막(4)을 박리하여, 다시 포토레지스트막(4')이 형성될 수 있다. 이러한 프로세스는, 리워크 프로세스라 불리고 있다. 이 프로세스는, 고정밀도의 디바이스를 제조하는데 있어서, 매우 중요한 역할을 가지고 있다. 이 외, 도 1 a의 상태에 있어서 포토레지스트막(4)의 도포상태가 불충분한 경우에 리워크 프로세스를 하는 경우도 있다.
본 실시형태에서는, 박리제로서 유기용제를 이용하여, Si-C계막(3)의 위의 포토레지스트막(4)이 박리된다. 도 2 a에 나타내는 바와 같이 박리제로서 유기용 제를 이용하여 Si-C계막(3)의 위의 포토레지스트막(4)이 박리된 후, 도 2 b에 나타내는 바와 같이, 다시 포토레지스트막(4')이 형성된다(리워크 공정). 그 후, 도 2 c에 나타내는 바와 같이, 포토리소그래피에 의해 패턴형성을 한다.
종래 많이 이용되고 있는 (황산+과산화수소수)가 박리제로서 이용되는 경우에는, Si-C계막(3)이 산화에 의해서 해를 입는다. 이 경우에는, 리워크 후의 레지스트 패턴에 있어서, 패턴붕괴나 레지스트막 박리가 생길 수 있다. 그러나, 본 실시형태에 의하면, 유기용제가 박리제로서 이용되므로, 유기재료인 포토레지스트막(4)은 충분히 제거되는 한편, 무기재료인 Si-C계막(3)은 영향을 받지 않고 Si-C계막(3)의 표면에 있어서 해가 생기지 않는다. 따라서, 본 실시형태의 리워크 프로세스에 의해서 형성된 포토레지스트막(4')은, 패턴형성 후, 하지의 해에 기인하는 패턴붕괴나 레지스트막 박리가 생기기 어렵다.
박리제로서 사용되는 유기용제는, 특별히 한정되는 것은 아니고, 포토레지스트막(4)의 재료에 있어서 적절한 것이 선택될 수 있다. 유기용제 중에서는, 시너가 적합하다. 특히, 아세톤계의 시너가 적합하다. 구체적인 예로서는, PGME(Propylene glycol monomethyl ether)나 PGMEA(Propylene glycol monomethyl ether acetate)를 들 수 있다.
포토레지스트막(4)을 박리제에 의해서 박리하는 공정의 구체적 형태는, 특별히 한정되지 않는다. 예를 들면, 포토레지스트막(4)이 형성된 반도체웨이퍼(1)를 회전시키면서, 포토레지스트막(4)에 박리제인 유기용제를 토출하는 형태가 유효하다. 구체적으로는, 도 3에 나타내는 바와 같이, 컵(11)과 컵(11) 내에 반도체웨이 퍼(1)를 수평으로 흡착 유지할 수 있는 스핀척(12)과, 스핀척(12)을 회전시키는 모터(13)와, 스핀척(12)의 위쪽에 설치되어 박리제인 유기용제를 반도체웨이퍼(1)의 대략 중앙부분에 토출할 수 있는 노즐(14)과, 스핀척(12)의 아래쪽에 설치되어 같은 박리제를 반도체웨이퍼(1)의 이면에 토출하여 린스하는 백린스 노즐(15)을 갖는 유기용제 도포장치(10)가 이용될 수 있다.
이 경우, 포토레지스트막(4)을 박리할 때, 도 3에 나타내는 바와 같이, 반도체웨이퍼(1)가 스핀척(12)에 의해서 흡착 지지되고, 모터(13)에 의해서 스핀척(12)에 흡착된 반도체웨이퍼(1)가 회전되는 한편, 노즐(14)로부터 유기용제(5)가 반도체웨이퍼(1)의 대략 중앙부분에 토출된다. 원심력의 작용에 의해, 포토레지스트막(4)의 전면에 유기용제(5)가 도포되어(널리 퍼져), 포토레지스트막(4)이 용해·박리된다. 그 후, 유기용제(5)의 토출이 정지되고, 레지스트가 용해한 유기용제를 털어낸다. 계속하여, 노즐(14) 및 백린스 노즐(15)로부터 유기용제가 토출되어, 반도체웨이퍼(1)의 린스처리를 한다.
구체적인 레시피(recipe)로서는, 이하와 같은 것이 예시된다. 우선, 스핀척에 반도체웨이퍼(1)가 수평으로 흡착 유지된 후, 노즐(14)이 반도체웨이퍼(1)의 위쪽에 위치된다. 그리고, 반도체웨이퍼(1)가 예를 들면 3000rpm으로 10초간 회전된다. 계속하여, 반도체웨이퍼(1)의 회전속도가 예를 들면 1500rpm으로 감속되고, 노즐(14)로부터 유기용제(예를 들면 시너)가 예를 들면 3초간 토출된다. 이것에 의해, 유기용제가 반도체웨이퍼(1)의 전면으로 확대된다. 계속하여, 반도체웨이퍼(1)의 회전속도가 예를 들면 40rpm로 감속된 상태에서, 예를 들면 15초간 유기용 제가 더 토출된다. 이어서, 유기용제의 토출이 정지되고, 노즐이 퇴피되어, 반도체웨이퍼(1)의 회전속도가 예를 들면 20rpm으로 감속되어, 5초간 회전된다. 그 후, 반도체웨이퍼(1)의 회전이 정지된다. 그 후, 노즐(14)이 반도체웨이퍼(1)의 위쪽에 위치되고, 반도체웨이퍼(1)가 예를 들면 1500rpm으로 3초간 회전된다. 이것에 의해, 유기용제가 털어내어진다. 그리고, 반도체웨이퍼(1)의 회전이 정지된다. 그 후, 반도체웨이퍼(1)의 회전속도가 예를 들면 1000rpm으로 된 상태에서, 노즐(14) 및 백린스 노즐(15)로부터 유기용제가 예를 들면 5초간 토출된다. 이어서, 유기용제의 토출이 정지됨과 동시에, 반도체웨이퍼(1)의 회전속도가 예를 들면 2000rpm으로 상승되어, 유기용제의 털어내기가 예를 들면 8초간 행하여진다.
유기용제 도포장치(10)는, 포토레지스트 도포에 이용되는 레지스트 도포유닛과 거의 같은 구성을 가지고 있다. 즉, 이러한 도포장치(10)로서, 레지스트 도포유닛을 사용할 수 있다. 레지스트 도포유닛은, 도 4에 나타내는 바와 같이, 컵(21)과, 컵(21) 내에 반도체웨이퍼(1)를 수평으로 흡착 유지할 수 있는 스핀척(22)과, 스핀척(22)을 회전시키는 모터(23)와, 스핀척(22)의 위쪽에 설치된 노즐유닛(24)과, 스핀척(22)의 아래쪽에 설치된 백린스 노즐(25)을 가지고 있다. 노즐유닛(24)은, 반도체웨이퍼(1)에 레지스트액을 공급하는 데 앞서 프리웨트(pre-wetting)를 위한 시너를 토출하는 시너노즐(26)과, 레지스트액을 토출하는 레지스트 노즐(27)을 가지고 있다. 레지스트 박리를 위한 유기용제 도포장치(10)로서 이러한 레지스트 코터(coater)가 이용되는 경우에는, 시너노즐(26)로부터 시너를 토출시키는 것에 의해 포토레지스트막(4)의 박리를 행할 수 있는 한편, 포토레지스트 막(4)의 박리 후, 계속하여 레지스트 노즐(27)로부터 레지스트액을 공급하고, 포토레지스트를 도포하여, 포토레지스트의 리워크를 완결할 수 있다.
유기용제 도포장치(10)는, 예를 들면, 도 5에 나타내는 레지스트 박리시스템(30)에 탑재되어 이용된다. 레지스트 박리시스템(30)은, 반도체웨이퍼가 수납되는 캐리어(C)가 얹어 놓여져, 반도체웨이퍼의 반입반출을 하는 캐리어 스테이션(C/S)(31)과, 캐리어 스테이션(C/S)(31) 상의 캐리어(C)에 대해서 반도체웨이퍼(1)의 수취 및 주고받음을 행하고, 또한, 반도체웨이퍼를 반송하는 반송장치(32)와, 반송장치(32)가 이동하는 반송로(33)와, 반송로(33)의 한쪽에 설치된 3개의 쿨링유닛(COL)(34)과, 반송로(33)의 다른 쪽에 설치된 유기용제 도포장치(10)를 유닛화한 2개의 유기용제 도포유닛(O-COT)(35)을 구비하고 있다.
쿨링유닛(COL)(34)은, 도 6에 나타내는 바와 같이, 상자체(36)의 안에, 예를 들면 23℃로 온도조절된 쿨링 플레이트(37)가 설치되어 구성되어 있다. 이 쿨링 플레이트(37) 상에 소정시간(예를 들면 15초간) 반도체웨이퍼(1)가 얹어 놓여지는 것에 의해, 반도체웨이퍼(1)가 온도조절된다.
레지스트 박리시스템(30)에 있어서, 반송장치(32)나 그 외의 각 구성부는, 제어부(프로세스 컨트롤러)(40)에 접속되어 있다. 그리고, 반송장치(32)나 그 외의 각 구성부는, 제어부(40)로 제어되도록 되어 있다. 또한, 제어부(40)에는, 공정관리자가 레지스트 박리시스템(30)을 관리하기 위해서 명령의 입력조작 등을 행하기 위한 키보드나 시스템(30)의 가동상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(41)가 접속되어 있다. 또한, 제어부(40)에는, 레지스트 박리시스템(30)에서 실행되는 각종 처리를 제어부(40)의 제어로서 실현하기 위한 제어 프로그램이나, 처리조건에 따라 플라즈마 에칭장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 격납된 기억부(42)가 접속되어 있다.
레시피는, 하드디스크나 반도체메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 운반 가능한 성질의 기억매체에 수용된 상태로 기억부(42)의 소정위치에 세트되도록 되어 있어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용회선을 통하여, 레시피가 적절히 전송되도록 해도 좋다. 그리고, 필요에 따라서, 유저 인터페이스(41)로부터의 지시 등에 의해서, 임의의 레시피가 기억부(42)로부터 호출되어 제어부(40)로 실행됨으로써, 제어부(40)의 제어하에서, 레지스트 박리시스템(30)에서의 원하는 처리가 행하여진다.
레지스트 박리시스템(30)에 있어서는, 반송장치(32)에 의해서, 캐리어 스테이션(C/S)(31)상의 캐리어(C)로부터 포토레지스트를 박리해야 할 반도체웨이퍼(1)가 꺼내어지고, 쿨링유닛(COL)(34)의 쿨링 플레이트(41)에 얹혀져 온도조절 제어가 행하여진다. 그 후, 반송장치(32)에 의해, 쿨링유닛(COL)(34)의 반도체웨이퍼(1)가 유기용제 도포유닛(O-COT)(35)에 반입되어, 상술과 같은 포토레지스트의 박리처리가 행하여진다. 이 처리의 종료후, 반송장치(32)에 의해, 처리 후의 반도체웨이퍼(1)가 캐리어(C)에 주고 받아진다. 이상과 같은 처리가, 캐리어(C)에 탑재되어 있는 반도체웨이퍼(1) 수만큼 반복된다. 그리고, 포토레지스트가 박리된 반도체웨이퍼는, 통상의 레지스트 도포·현상시스템으로 옮겨져서, 거기서 포토레지스트의 도포가 행하여지고, 레지스트 도포·현상시스템에 연결된 노광장치에 의한 레지스 트의 노광처리, 또한 그 후의 현상처리가 행하여진다.
이상과 같은 포토레지스트의 박리를 행할 수 있는 유기용제 도포유닛은, 통상의 레지스트 도포·현상시스템에 조립해 넣어지더라도 좋다. 이것에 의해, 인 라인(in-line)으로, 포토레지스트의 리워크 처리를 행할 수 있다. 이러한 유기용제 도포유닛(O-COT)이 조립해 넣어진 레지스트 도포·현상시스템의 일례에 대해서 설명한다. 도 7은, 이러한 레지스트 도포·현상시스템(50)을 나타내는 사시도이다. 레지스트 도포·현상시스템(50)은, 반도체웨이퍼를 소정매수 수납하는 캐리어(C)를 반입반출하기 위한 캐리어 스테이션(60)과, 레지스트 도포처리, 노광 후의 현상처리 및 그 전후의 열적처리를 반도체웨이퍼에 대해서 행하기 위한 처리 스테이션(70)과, 처리 스테이션(70)의 캐리어 스테이션(60)과는 반대측에 설치되어 노광 장치(90)가 접속되는 인터페이스 스테이션(80)을 가지고 있다.
또한, 레지스트 도포·현상시스템(50) 및 노광장치(90)의 각 구성부는, 제어부(프로세스 컨트롤러)(100)에 접속되어, 제어부(100)로 제어되는 구성으로 되어 있다. 또한, 제어부(100)에는, 공정관리자가 레지스트 도포·현상시스템(50) 및 노광장치(90)를 관리하기 위해서 명령의 입력조작 등을 행하기 위한 키보드나, 레지스트 도포·현상시스템(50) 및 노광장치(90)의 가동상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(101)가 접속되어 있다. 또한, 제어부(100)에는, 레지스트 도포·현상시스템(50) 및 노광장치(90)에서 실행되는 각종 처리를 제어부(100)의 제어로서 실현하기 위한 제어 프로그램이나, 처리조건에 따라서 플라스마 에칭장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레 시피가 격납된 기억부(102)가 접속되어 있다.
레시피는, 하드디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 운반이 가능한 성질의 기억매체에 수용된 상태로 기억부(102)의 소정위치에 세트되어 있어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용회선을 통하여, 레시피가 적절히 전송되도록 해도 좋다. 그리고, 필요에 따라서, 유저 인터페이스(101)로부터의 지시 등에 의해서, 임의의 레시피가 기억부(102)로부터 호출되어 제어부(100)로 실행됨으로써, 제어부(100)의 제어하에서, 레지스트 도포·현상시스템(50) 및 노광장치(90)에서의 원하는 처리를 한다.
처리 스테이션(70)에서는, 가열이나 냉각 등의 레지스트 도포·현상처리에 따르는 열적처리를 행하는 복수의 유닛이 다단으로 쌓여 겹쳐지는 3개의 열적 유닛 타워(71,72,73)가 2개의 주반송유닛(74,75)을 사이에 두도록 설치되어 있다. 또한, 주반송유닛(74,75)의 앞면에는, 레지스트 도포유닛(COT)과 유기용제 도포유닛(O-COT)이 예를 들면 5단으로 쌓여 겹쳐지게 되는 도포유닛 타워(76)과, 노광 후의 현상을 행하는 현상유닛(DEV)이 예를 들면 5단으로 쌓여 겹쳐지게 되는 현상유닛 타워(77)가 배치되어 있다. 주반송유닛(74,75)은, 상하 이동이 가능한 반송장치를 가지고 있다. 이것에 의해, 열적유닛 타워(71,72,73), 도포유닛 타워(76), 현상유닛 타워(77)의 각 유닛에 대해서, 반도체웨이퍼의 반송이 행하여질 수 있다.
상기와 같은 레지스트 도포·현상시스템(50)에 있어서, 리워크를 필요로 하지 않는 통상의 반도체웨이퍼의 경우에는, 캐리어 스테이션(60)에 내장된 반송장치에 의해, 캐리어로부터 반도체웨이퍼가 꺼내어진다. 그리고, 해당 반도체웨이퍼 는, 처리 스테이션(70)의 열적유닛 타워(71)에 설치된 패스유닛에 반송된다. 그리고, 해당 반도체웨이퍼는 주반송유닛(74)의 반송장치에 의해 수취되어, 열적유닛 타워(71,72) 안의 소정의 유닛에 차례차례 반송된다. 해당 반도체웨이퍼는, 온도조절처리, 어드히젼처리, 베이크처리 등을 받은 후, 레지스트 도포유닛(COT)에 반송되어, 포토레지스트의 도포처리를 받는다. 이어서, 주반송유닛(74)의 반송장치가 레지스트 도포유닛(COT)으로부터 반도체웨이퍼를 꺼내어, 열적유닛 타워(72)의 소정의 유닛에 차례차례 반송한다. 그리고, 해당 반도체웨이퍼는, 베이크처리 및 온도조절처리를 받은 후, 주반송유닛(74,75)의 반송장치에 의해, 열적유닛 타워(72,73) 안의 패스유닛을 통하여, 인터페이스 스테이션(80)에 반송된다. 인터페이스 스테이션(80)에는, 반송장치나 반도체웨이퍼를 대기시키는 대기부 등이 배치되어 있다. 반도체웨이퍼는, 해당 반송장치에 의해 노광장치에 반송되어 노광처리를 받는다. 노광 후의 반도체웨이퍼는, 인터페이스 스테이션(80)을 거쳐, 처리 스테이션(70)에 되돌려진다. 처리 스테이션(70)에 있어서, 주반송유닛(75)의 반송장치에 의해, 반도체웨이퍼가 열적유닛 타워(73) 내의 소정의 유닛에 차례차례 반송되어, 포스트 익스포저 베이크처리 및 온도조절처리를 받고, 그 후, 현상유닛(DEV)에 반송된다. 현상유닛(DEV)으로서, 반도체웨이퍼의 현상처리를 한다. 그 후, 반도체웨이퍼는, 주반송유닛(75)의 반송장치에 의해, 열적유닛 타워(72) 안의 소정의 유닛에 차례차례 반송되어 베이크처리 및 온도조절처리를 받는다. 그리고, 주반송유닛(75,74)의 반송장치에 의해, 처리 후의 반도체웨이퍼가 차례차례 반송되고, 캐리어 스테이션(60)의 반송장치로서 소정의 캐리어(C) 내에 수납된다.
포토레지스트의 리워크를 필요로 하는 반도체웨이퍼의 경우에는, 카세트 스테이션(60)으로부터 처리 스테이션(70)에 반도체웨이퍼가 반송된다. 우선 열적유닛 타워(71)의 소정의 유닛으로서, 반도체웨이퍼는 온도조절처리를 받는다. 그 후, 유기용제 도포유닛(O-COT)에 반송되어, 포토레지스트막의 박리가 행하여진다. 그 후, 통상의 반도체웨이퍼와 같은 일련의 처리가, 연속적으로 행하여진다. 또한, 유기용제 도포유닛(O-COT)이 레지스트 도포도 가능한 경우, 그 중에서 포토레지스트의 박리와 다음의 포토레지스트의 도포를 연속하여 행하더라도 좋다. 또한, 통상의 반도체웨이퍼를 처리하는 레지스트 도포·현상시스템과, 리워크 전용의 레지스트 도포·현상시스템을 나누어 준비해 두고, 통상의 반도체웨이퍼를 처리하는 레지스트 도포·현상시스템에 있어서 검사 등으로 발견된 리워크가 필요한 반도체웨이퍼를 특정의 캐리어에 스톡해 두고, 그러한 리워크가 필요한 반도체웨이퍼가 소정매수가 된 시점에서, 리워크 전용의 레지스트 도포·현상시스템에 반송하여 리워크처리를 행하도록 할 수도 있다.
이 외, 유기용제가 저장된 탱크의 안에 포토레지스트막(4)이 형성된 반도체웨이퍼(1)를 침지한다고 하는 형태도 채용될 수 있다.
다음에, 본 발명의 효과를 확인하기 위해서 행하여진 실험에 대해 설명한다.
여기에서는, 반도체웨이퍼에 형성된 산화막의 위에, 2층구조의 Si-C계막이 형성되었다. Si-C계막은, SiCOH조성의 캡층(두께㎚)과 SiCH 조성의 바닥층(두께 100㎚)의 적층구조로 하였다. 그리고, 해당 Si-C계막의 위에, ArF 포토레지스트막이 도포되고, 포토리소그래피에 의해서, 해당 ArF 포토레지스트막에 패턴이 형성되 었다. 그 후, 본 발명에 따라서 포토레지스트막의 리워크방법이 행하여졌다.
포토레지스트막의 리워크방법 중 포토레지스트막의 박리공정은, 아세톤계 시너인 PGME 및 PGMEA(도쿄오카사제 OK82)를 이용하여 행하여졌다. 구체적으로는, 도 3에 나타내는 장치를 이용하여, 회전수 : 1000∼1500rpm, 도포시간 : 20∼30초라고 하는 조건으로 상기 용제가 반도체웨이퍼에 도포되는 것에 의해 행하여졌다.
비교예로서, 종래부터 많이 이용되고 있는 (황산+과산화수소수)를 이용하여 포토레지스트막이 박리되었다. 구체적으로는, H2SO4 : H2O2 = 1:12의 120℃의 수용액 중에, 포토레지스트막이 형성된 반도체웨이퍼가 10분간 침지되었다.
이상과 같이 하여 포토레지스트가 박리된 후의 Si-C계막의 표면의 조성 및, 접촉각이, 성막인 채(as-depo)의 상태와 비교되었다. 그 결과를 도 8에 나타낸다.
도 8에 나타내는 바와 같이, (황산+과산화수소수)가 이용된 경우에는, as-depo의 상태와 비교하여, O/Si비의 값이 높아져, 접촉각이 작아졌다. 이 결과로부터, (황산+과산화수소수)가 이용되는 경우에는, Si-C계막의 산화가 현저하게 진행되고, Si-C계막이 친수성이 되어 버리는 것을 알 수 있다. 즉, Si-C계막의 표면이 박리액에 의해서 해를 입어 레지스트와의 밀착성 등의 성능이 손상될 수 있는 것을 알 수 있다.
이에 대해서, 도 8에 나타내는 바와 같이, 유기용제인 시너가 이용된 경우에는, C/Si비, O/Si비 및 접촉각 중의 어느 것이나, as-depo 상태로부터 거의 변화하지 않았다. 즉, Si-C계막의 표면이 박리액에 의해서 거의 해를 입지 않는다는 것 을 알 수 있다.
다음에, as-depo 상태의 Si-C계막, 시너에 의해서 포토레지스트막이 박리된 후의 Si-C계막, 및, (황산+과산화수소수)로 포토레지스트막이 박리된 후의 Si-C계막의 각각에 대해서, XPS(X선 광전자 분광법)에 의해 깊이방향의 조성분석이 행하여졌다. 그러한 결과를 도 9∼11에 나타낸다. 여기서, 실제로는 Si-C계막에는 H가 포함되어 있지만, XPS 분석법에서는 H는 검출되지 않는다. 이 때문에, 도 9∼11에서는, H 이외의 Si, C 및 O의 성분비를, 그들 합계를 100%로 하여, 각 깊이마다 원자농도(%)로 나타내고 있다.
도 10에 나타내는 바와 같이, 시너에 의해서 포토레지스트막이 박리된 경우에는, 깊이방향의 조성은 거의 변화하지 않았다. 이에 대해, 도 11에 나타내는 바와 같이, (황산+과산화수소수)에 의해서 포토레지스트막이 박리된 경우에는, 막전체에 걸쳐서 산화가 진행되고 있는 것이 판명되었다.
다음에, 리워크 전(박리 전)의 패턴상태와, (황산+과산화수소수)에 의해서 포토레지스트막이 박리된 후에 리워크공정이 실시된 경우의 패턴상태와, 시너에 의해서 포토레지스트막이 박리된 후에 리워크공정이 실시된 경우의 패턴상태가 비교되었다. 각 상태의 SEM 사진을 도 12에 나타낸다.
도 12에 나타내는 바와 같이, (황산+과산화수소수)에 의한 박리 후에 리워크공정이 행하여진 경우에는, 하지의 Si-C계막이 해를 입고 있기 때문에, 특히 iso(고립) 패턴이 가늘어졌다. 또한, 레지스트 박리나 패턴붕괴도 볼 수 있었다. 이에 대해서, 시너에 의한 박리 후에 리워크공정이 행하여진 경우에는, 패턴 상태 는 리워크 전과 변함없이 양호하였다.
또, 본 발명은 상기 실시형태에 한정되는 일 없이, 여러 가지 변형 가능하다. 예를 들면, 상기 실시형태에서는, 반사방지 기능 및 하드마스크 기능을 갖는 Si-C계막의 위의 레지스트막의 박리에 대해 설명되어 있지만, 이것에 한하지 않고, 본 발명은, 다른 기능을 갖는 Si-C계막의 위의 레지스트막의 박리에도 적용 가능하다. 본 발명은, 저유전율의 low-k막, 포러스(porous) SiOC, SiOF, 포러스 실리카, 포러스 MSQ 등의 위의 레지스트막의 박리에도 적용 가능하다. 또한, 주로 리워크방법의 때의 레지스트막의 박리공정에 대해서 설명되어 있지만, 다른 목적 및/또는 타이밍에서의 레지스트막의 박리공정에도 본 발명은 적용 가능하다. 또한, 포토레지스트막을 박리하는 경우에 대해서 설명되어 있지만, 다른 레지스트막을 박리하는 경우에도 적용 가능하다. 그 외, 에칭 대상막은, 산화막 외, 폴리 실리콘 등, 다른 막이라도 좋다.

Claims (23)

  1. 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 방법으로서,
    박리제로서의 유기용제를 준비하는 준비공정과,
    상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 구비한 것을 특징으로 하는 레지스트막의 박리방법.
  2. 제 1 항에 있어서, 상기 Si-C계막은, 반사방지 기능 및 하드마스크 기능을 갖는 막이고,
    상기 적용공정은, 상기 Si-C계막의 반사방지 기능 및 하드마스크 기능이 손상되지 않도록 행하여지는 것을 특징으로 하는 레지스트막의 박리방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 유기용제는, 시너인 것을 특징으로 하는 레지스트막의 박리방법.
  4. 제 3 항에 있어서, 상기 유기용제는, 아세톤계의 시너인 것을 특징으로 하는 레지스트막의 박리방법.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 회전시키면서 상기 레지스트막 상에 박리제를 공급하는 것에 의해서 행하여지 는 것을 특징으로 하는 레지스트막의 박리방법.
  6. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 상기 유기용제에 침지하는 것에 의해서 행하여지는 것을 특징으로 하는 레지스트막의 박리방법.
  7. 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 박리공정과,
    상기 Si-C계막 상에 다시 레지스트막을 형성하는 리워크공정을 구비한 레지스트막의 리워크방법으로서,
    상기 박리공정은,
    박리제로서의 유기용제를 준비하는 준비공정과,
    상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는 것을 특징으로 하는 레지스트막의 리워크방법.
  8. 제 7 항에 있어서, 상기 Si-C계막은, 반사방지 기능 및 하드마스크 기능을 갖는 막이고,
    상기 적용공정은, 상기 Si-C계막의 반사방지 기능 및 하드마스크 기능이 손상되지 않도록 행하여지는 것을 특징으로 하는 레지스트막의 리워크방법.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 유기용제는, 시너인 것을 특징으로 하 는 레지스트막의 리워크방법.
  10. 제 9 항에 있어서, 상기 유기용제는, 아세톤계의 시너인 것을 특징으로 하는 레지스트막의 리워크방법.
  11. 제 7 항 내지 제 10 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 회전시키면서 상기 레지스트막 상에 박리제를 공급하는 것에 의해서 행하여지는 것을 특징으로 하는 레지스트막의 리워크방법.
  12. 제 7 항 내지 제 10 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 상기 유기용제에 침지하는 것에 의해서 행하여지는 것을 특징으로 하는 레지스트막의 리워크방법.
  13. 기판에 형성된 에칭대상막의 위에, Si-C계막과, 레지스트막을 차례차례 형성하는 공정과,
    상기 레지스트막을 마스크로 하여 상기 Si-C계막을 에칭하는 제 1 에칭공정과,
    상기 레지스트막 및 상기 Si-C계막을 마스크로 하여 상기 에칭대상막을 에칭하는 제 2 에칭공정을 구비한 기판의 처리방법에 있어서,
    원하는 타이밍에서 상기 레지스트막을 박리하는 박리공정을 더 구비하고,
    상기 박리공정은,
    박리제로서의 유기용제를 준비하는 준비공정과,
    상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는 것을 특징으로 하는 기판의 처리방법.
  14. 제 13 항에 있어서, 상기 Si-C계막은, 반사방지 기능 및 하드마스크 기능을 갖는 막이고,
    상기 적용공정은, 상기 Si-C계막의 반사방지 기능 및 하드마스크 기능이 손상되지 않도록 행하여지는 것을 특징으로 하는 기판의 처리방법.
  15. 제 14 항에 있어서, 상기 유기용제는, 시너인 것을 특징으로 하는 기판의 처리방법.
  16. 제 15 항에 있어서, 상기 유기용제는, 아세톤계의 시너인 것을 특징으로 하는 기판의 처리방법.
  17. 제 13 항 내지 제 16 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 회전시키면서 상기 레지스트막 상에 박리제를 공급하는 것에 의해 행하여지는 것을 특징으로 하는 기판의 처리방법.
  18. 제 13 항 내지 제 16 항 중의 어느 한 항에 있어서, 상기 적용공정은, 상기 기판을 상기 유기용제에 침지하는 것에 의해서 행하여지는 것을 특징으로 하는 기판의 처리방법.
  19. 제 13 항 내지 제 18 항 중의 어느 한 항에 있어서, 상기 박리공정 후, 상기 Si-C계막 상에 다시 레지스트막을 형성하는 리워크공정이 행하여지는 것을 특징으로 하는 기판의 처리방법.
  20. 제 19 항에 있어서, 상기 박리공정 및 상기 리워크공정은, 상기 제 1 에칭공정에 앞서 행하여지는 것을 특징으로 하는 기판의 처리방법.
  21. 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 장치로서,
    박리해야 할 레지스트막이 형성된 상기 기판을 회전 가능하게 지지하는 스핀척과,
    상기 스핀척에 유지된 기판에 대해서 박리제로서의 유기용제를 토출하는 노즐을 구비한 것을 특징으로 하는 레지스트막의 박리장치.
  22. 기판에 형성된 Si-C계막 상의 레지스트막을 박리하고, 다음의 레지스트막을 도포하는 레지스트막의 리워크장치로서,
    박리해야 할 레지스트막이 형성된 상기 기판을 회전 가능하게 지지하는 스핀척과,
    상기 스핀척에 유지된 기판에 대해서 박리제로서의 유기용제를 토출하는 유기용제 노즐과,
    상기 스핀척에 유지된 기판에 대해서 레지스트액을 토출하는 레지스트액 노즐을 구비한 것을 특징으로 하는 레지스트막의 리워크장치.
  23. 기판에 형성된 Si-C계막 상의 레지스트막을 박리하는 레지스트막의 박리 장치와,
    레지스트막이 박리된 상기 기판의 Si-C막 상에 다음의 레지스트를 도포하는 레지스트 도포장치를 구비한 것을 특징으로 하는 레지스트막의 리워크장치.
KR1020067020163A 2004-03-01 2005-03-01 기판의 처리방법 및 상기 처리방법을 제어하기 위한 프로그램이 기록된 기록매체 KR100857297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00056629 2004-03-01
JP2004056629 2004-03-01

Publications (2)

Publication Number Publication Date
KR20060127239A true KR20060127239A (ko) 2006-12-11
KR100857297B1 KR100857297B1 (ko) 2008-09-05

Family

ID=34908928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020163A KR100857297B1 (ko) 2004-03-01 2005-03-01 기판의 처리방법 및 상기 처리방법을 제어하기 위한 프로그램이 기록된 기록매체

Country Status (4)

Country Link
US (1) US20070184379A1 (ko)
KR (1) KR100857297B1 (ko)
CN (1) CN1926663A (ko)
WO (1) WO2005083757A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832397B2 (ja) * 2012-06-22 2015-12-16 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265766B1 (ko) * 1997-09-04 2000-09-15 윤종용 반도체장치 제조용 웨이퍼의 리워크방법 및 반도체장치의 제조방법
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6361929B1 (en) * 1999-08-13 2002-03-26 United Microelectronics Corp. Method of removing a photo-resist layer on a semiconductor wafer
US6500773B1 (en) * 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
TW567575B (en) * 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
JP4014891B2 (ja) * 2001-03-29 2007-11-28 株式会社東芝 半導体装置の製造方法
TWI267697B (en) * 2001-06-28 2006-12-01 Tokyo Ohka Kogyo Co Ltd Chemical amplified type positive resist component and resist packed-layer material and forming method of resist pattern and manufacturing method of semiconductor device
JP2003122099A (ja) * 2001-10-15 2003-04-25 Canon Inc 現像剤容器及びプロセスカートリッジ及び画像形成装置
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6682876B2 (en) * 2001-12-14 2004-01-27 Samsung Electronics Co., Ltd. Thinner composition and method of stripping a photoresist using the same
JP2003243295A (ja) * 2002-02-20 2003-08-29 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
KR100857297B1 (ko) 2008-09-05
WO2005083757A1 (ja) 2005-09-09
US20070184379A1 (en) 2007-08-09
CN1926663A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
JP4771816B2 (ja) 基板処理装置
US9703199B2 (en) Substrate processing apparatus
KR100801159B1 (ko) 이머젼 리소그라피 에지 비드 제거
US8835307B2 (en) Method and structure for reworking antireflective coating over semiconductor substrate
US8034190B2 (en) Substrate processing apparatus and substrate processing method
US8356424B2 (en) Substrate processing method
US20060104635A1 (en) Substrate processing apparatus and substrate processing method
US20100136492A1 (en) Substrate processing apparatus and substrate processing method
JP2012156454A (ja) 半導体装置の製造方法および半導体装置ならびにレジスト塗布装置
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
JP2001343757A (ja) レジストパターンの形成方法
JP2005286314A (ja) レジスト膜の剥離方法およびリワーク方法、ならびにレジスト膜の剥離装置およびリワーク装置
WO2020012777A1 (ja) 基板処理装置および基板処理方法
TW201535474A (zh) 半導體裝置之製造方法及半導體製造裝置
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
KR100857297B1 (ko) 기판의 처리방법 및 상기 처리방법을 제어하기 위한 프로그램이 기록된 기록매체
US7883835B2 (en) Method for double patterning a thin film
US20060093968A1 (en) Method of processing substrate and chemical used in the same
JP4678740B2 (ja) 塗布処理方法及び塗布処理装置
CN106019816A (zh) 一种减少光刻胶中毒的方法
US6555234B1 (en) Barrier for and a method of reducing outgassing from a photoresist material
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
TWI840818B (zh) 半導體元件的重工方法
KR20080013775A (ko) 패턴 형성 방법 및 패턴 형성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee