KR20060125620A - 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄 - Google Patents

탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄 Download PDF

Info

Publication number
KR20060125620A
KR20060125620A KR1020060050058A KR20060050058A KR20060125620A KR 20060125620 A KR20060125620 A KR 20060125620A KR 1020060050058 A KR1020060050058 A KR 1020060050058A KR 20060050058 A KR20060050058 A KR 20060050058A KR 20060125620 A KR20060125620 A KR 20060125620A
Authority
KR
South Korea
Prior art keywords
transfer
feature
donor
substrate
printable semiconductor
Prior art date
Application number
KR1020060050058A
Other languages
English (en)
Other versions
KR100798431B1 (ko
Inventor
랄프 지. 누조
존 에이. 로저스
에티엔 메나드
이건재
강달영
선유강
매튜 메이틀
정타오 주
Original Assignee
더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/145,542 external-priority patent/US7557367B2/en
Application filed by 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 filed Critical 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이
Publication of KR20060125620A publication Critical patent/KR20060125620A/ko
Application granted granted Critical
Publication of KR100798431B1 publication Critical patent/KR100798431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 나노 크기 및/또는 마이크로 크기의 물리적 차원, 형태 및 공간 배향처리된 특징부 및 특징부 어레이를 전사, 조립 및 집적화하기 위한 방법, 장치 및 장치 부품을 제공한다. 본 발명의 방법은 인쇄 가능한 반도체 소자 또는 기타 전자소자 부품과 같은 특징부를 전사, 조립 및/또는 집적화하기 위해 "유연한 접착" 원리를 이용한다. 본 발명의 방법은 특징부를 도너 기판으로부터 탄성중합체 전사소자의 전사표면으로 또는 탄성중합체 전사소자의 전사표면으로부터 수용부 기판의 수용부 표면으로 전사시키는 데 유용하다. 본 발명은 전사된 특징부의 상대적인 공간 배향을 조화된 방식으로 유지할 수 있으며 인쇄 가능한 반도체 소자와 같은 특징부 및 특징부 어레이를 고능률적이고 정확하게 전사할 수 있는 방법 및 장치를 제공한다.
탄성중합체 스탬프, 패턴전사인쇄, 반도체 소자

Description

탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사 인쇄{Pattern Transfer Printing by Kinetic Control of Adhesion to an Elastomeric Stamp}
도 1은 인쇄 고형체를 전사하기 위한 일반적인 공정을 나타낸 모식도이다.
도 1a는 도너 기판 상의 특징부 및 그 도너 기판에 근접하여 위치한 스탬프를 나타내고 있다. 스탬프는 도너 기판 위에 있는 적어도 하나의 특징부와 물리적으로 접촉하고 있으며, 이를 재빨리 도너 기판에서 분리하여 그 특징부를 도너 기판에서 제거(즉, 분리)한다(도 1b). 도 1c는 특징부를 갖는 스탬프가 수용부 기판에 접촉하고 있는 상태를 나타내고 있다. 도 1d에서 천천히 스탬프를 분리시켜 스탬프에 있는 특징부를 수용부 기판 표면으로 전사시킨다.
도 2는 스틸 실린더가 폴리디메틸실록산(polydimethylsiloxane; PDMS)의 경사판을 따라 회전하며 내려올 때 그 속도를 측정함으로써 스탬프 접착의 의존 속도를 그래프로 나타낸 것이다. 상기 그래프는 분리속도 v(cm/s)의 함수로서 분리 에너지 또는 에너지 방출 속도 G(J/㎡)를 점으로 표시한 것이다. 분리 속도는 상기 PDMS의 판의 기울기 각도가 변화함으로써 다양해지며, 또한 이에 대응하는 G는 상기 실린더의 중력 위치 에너지의 손실로 계산된다. G는 이 설명에서 측정된 속도 범위와 교차하여 그 이상의 차수의 크기로 인해 다양하다. 그 결과, PDMS의 전사 소자들은 분리속도에 의존하여 인쇄 가능한 특징부들에 더 강하게 또는 약하게 접착한다. 특별한 시스템 내의 전사소자들로부터 특별한 특징부들의 회수 또는 방출을 위한 적절한 분리속도 범위들은 대체로 상세한 모델링에 의해 계산되나, 대체로, 회수 및 방출 속도 범위는 실험적으로 결정된다.
도 3은 마이크로 처리된 실리콘 빔으로부터 PDMS 스탬프의 느린 제거 효과(도 3a) 및 빠른 제거 효과(도 3b) 사진 설명을 제공한다. PDMS의 느린 제거는 손상되지 않은 특징부(도 3a)를 남기나 빠른(약 10 cm/s) 스탬프 제거와 관련된 매우 높은 접착력은 그 고정물(anchor)로부터 상기 특징부들을 깨끗이 깨뜨린다(도 3b).
도 4는 대응하는 "잉크로 칠한" PDMS 스탬프에 의하여 100mm GaAs 웨이퍼 위에 인쇄된 약 24,000개의 실리콘 마이크로 구조들의 30 mm×38 mm 어레이 사진이다. 내삽된 그림은 상기 웨이퍼의 일부분의 주사전자현미경(SEM) 사진이다. 상기 주사전자현미경 사진에 대해 분석하면, 상기 인쇄된 어레이로부터 100 미만의 마이크로 구조들이 소실됨을 알 수 있다.
도 5는 본 발명의 방법을 사용한 실리콘(100) 웨이퍼 위에 인쇄된 GaN 리본의 주사전자현미경 사진이다.
도 6은 실리콘 웨이퍼 위에 실리콘 특징부를 반복하여 인쇄함으로써 생성된 다층 구조의 조립체에 대한 주사전자현미경 사진이다.
도 7은 lnP 기판 위에 인쇄된 p형 실리콘 특징부들의 주사전자현미경 사진이다.
도 8은 p형 실리콘 기판 위에 인쇄된 n형 실리콘 특징부들의 주사전자현미경 사진이다.
도 9는 반투명의 친수성(MgO) 기판 위에 인쇄된 실리콘 구조물 사진이다.
도 10은 본 발명에 의해 p형 실리콘 웨이퍼 위에 직접 인쇄된 n형 실리콘 특징부의 바이어스(볼트)에 대한 전류(암페어)의 그래프(plot)이다. 이런 열처리(annealing)에 따른 인쇄는 1 볼트의 바이어스에 따라 6.7 amp/㎠을 운반할 수 있는 p-n 접합을 형성한다. 상기 피팅 선은 실험적으로 얻은 데이터 점들에 가장 적합하다.
도 11은 PDMS 스템프에 의해 운모 기판으로부터 높은 분리속도에서 쪼개지고, 이때 낮은 분리 속도에서 SiO2(파란색) 위에 전사-인쇄되는 100 nm 두께의 백운모(등급 V-1 운모) 리본의 사진이다. 내삽된 프로필은 SiO2 위에 인쇄된 상기 구조물의 AFM 추적선의 윤곽선을 나타낸 것이다.
도 12는 높은 규칙성의 열분해 흑연 기판으로부터 쪼개지고 낮은 분리 속도를 사용하여 스탬프로 SiO2 위에 인쇄된 약 3 내지 12 nm 두께의 범위를 갖는 흑연판의 사진이다.
도 13은 PDMS 스탬프 및 분리속도를 조절하여 실리콘 웨이퍼 위에 픽업 및 인쇄된 실리카 마이크로구형체 사진이다. 상기 스탬프 내의 요철 구조의 특징부들은 상기 기판 표면에서 줄무늬 패턴을 나타낸다.
도 14는 PDMS 스탬프 및 조절된 분리 속도에 의해 실리콘 웨이퍼 위에 픽업 및 인쇄된 아프리카산 제비꽃의 화분 사진이다.
도 15는 마이크로 구조들로 칠해진 스탬프와 교차한 원통의 유리렌즈를 굴림으로써 형성된 인쇄 배열의 사진이다. 내삽된 그림은 마이크로 구조들로 칠해진 스탬프의 주사전자현미경사진이다.
도 16은 상기 잉크칠한 소프트 스탬프 내에 양볼록 폴리카보네이트 확대 유리를 압축함으로써 형성된 인쇄된 배열의 사진이다.
도 17은 구형 유리 표면(p-도핑된 영역은 더 밝게 보인다)에 인쇄된 실리콘 광다이오드의 사진이다.
도 18은 도 17과 유사하게, 인쇄된 실리콘 광다이오드의 다양한 조도 조건에서 볼트 바이어스의 함수인 전류의 그래프이다.
도 19는 종이에 인쇄된 상대적으로 큰(약 1 mm) 실리콘 특징부의 사진이다. 실리콘 특징부는 빠른 분리속도를 사용하여 PDMS 전사소자 상에서 회수를 유용하게함으로써 도너 기판으로부터 제거되고, 이때 Ti/Au로 코팅된 PDMS의 얇은(약 10 마이크론) 코팅으로 코팅된 종이 위에 인쇄된다. 실리콘 특징부의 바닥 표면은 Ti/Au로 코팅되어 있어 금 냉간 용접을 상기 종이와 상기 특징부 사이에 강한 접합이 일어난다.
도 20은 도너 기판 또는 수용부 기판으로부터 전사소자의 분리에 의한 다른 개요도이다. A는 축대칭(axis-symmetry) 분리를 나타낸다. B 및 C는 비대칭축(non axis-symmetry) 분리를 나타내며, 상기 전사소자가 박리되거나(B), 기판이 벗겨지는(C) 박리운동이 수행된다. D는 곡면형의 전사소자의 경우, 회전력을 곡면의 소자에 인가함에 따라 제공되는 또다른 형의 비대칭축 분리를 나타낸다.
도 21(a)는 x-y 평면에 있는 전사소자에 관한 도너 기판 및 수용부 기판들을 움직이고, 조절가능한 분리 속도(눈금자는 2 인치)로 z-방향에서 전사소자를 움직이는 구동기를 나타낸다. (b) 및 (c)는 실리콘 특징부들을 상기 기판 한 층에 동시에 전사하여, 상기 수용부 기판으로부터 PDMS 전사소자의 느린 분리를 4연속 반복함으로써 인쇄된 실리콘 웨이퍼에 인쇄된 실리콘 다층 구조들의 주사전자현미경 사진을 나타낸다.
도 22는 도 21(a)에 나타낸 상기 구동기를 사용하여 도너 기판으로부터 실리콘 특징부 회수의 유효함에 대한 분리속도의 영향을 나타낸다. 도 22(a)는 상기 구동기에 고정된 PMDS 전사소자의 도면이다(비실측도). (b)는 (c)의 목록에 작성된 다양한 분리속도에서 연속 회수 실험(ⅰ~ ⅵ)한 후의 상기 도너 기판을 나타낸다. 상기 (c)의 목록에 작성된 속도들은 수직 분리속도들이고, 상기 전사소자와 도너 기판(상기 도너 기판의 x-y 평면에서) 사이에 접촉된 지역의 계면에서의 전파 속도는 동일하지 않고, 이들은 일반적으로 이 배열에서 수직 분리속도보다 훨씬 빠르다. (d), (e) 및 (f)는 수직 분리속도가 각각 1 cm/s, 1 ㎛/s, 및 100 ㎛/s에서 실험 ⅰ, ⅲ, 및 ⅳ 후에 도너 기판 상의 영역들의 광현미경 사진을 나타낸다. (d)에서 상기 4개의 밝은 색깔의 패취들은 도너 기판 상의 거의 모든 특징부들이 상기 빠른 분리속도로 인하여 전사소자 위에서 회수된 영역이다. (e)는 1 ㎛/s의 느린 수직 분리속도에서 전사소자 위에서 회수된 특징부들이 없음을 나타낸다. (f)는 중간 분리속도(100 ㎛/s)에서, 이전에 상기 도너 기판과 상기 전사소자 사이에 접촉했던 많은 영역 가운데 단지 적은 특징부들만이 회수됨을 나타낸다. 이전 에 접촉된 영역의 중심에서 이들 특징부들만이 상기 도너에 의해 회수되었고, 이는 아마 상기 접촉된 지역 경계(도너 기판의 x-y 평면에서)의 전파 속도가 최대였을 것이다.
도 23은 다양한 두께들의 PDMS 박막들로 코팅된 실리콘 웨이퍼 위에 도 22(a)에 나타낸 바와 같이, PDMS 전사소자로부터 실리콘 특징부들의 인쇄 효율 또는 인쇄 품질에 대한 분리속도의 영향을 나타낸다. 인쇄 품질은 0 내지 5 크기에서 상기 얇은 PDMS 막에 전사된 마이크로 구조들의 대략적인 비율에 의해 측정된다(0: <1%; 1: 1% 내지 10%; 2: 11% 내지 50%; 3: 51% 내지 90%; 4: 91% 내지 99%; 5 >99%). 상기 B의 패널은 인쇄 효율이 품질 크기 0, 1, 2, 3, 4, 4.5 및 5와 관련되는 현미경 사진들을 나타낸다.
도 24는 매끄럽게 하는 층으로서 스핀-온 유리를 사용하여 수용부 기판 위에 전사를 용이하게 함으로써 기판 위에 인쇄된 반도체(Si) 특징부의 현미경 사진을 나타낸다. 상기 매끄럽게 하는 층은 (a) 적절한 효율성으로 전사 및 (b), (c) 적절한 열처리 이후 수용부 기판에 강한 접착을 허용한다. 상기 (b) 및 (c)의 현미경 사진은 300 ℃에서 몇 시간 동안 열처리한 다음, 실리콘 웨이퍼의 파괴 이후 스핀-온 유리로 코팅된 실리콘 웨이퍼 위에 전사된 특징부들을 나타낸다. 상기 실리콘 특징부들은 상기 웨이퍼과 실리콘 특징부들 사이의 견고한 접합을 나타내는, 웨이퍼의 모서리 분열과 같이 동일한 선을 따라 균열이 일어난다.
도 25는 PDMS 박막층으로 배면 코팅된 박막 캡토(kapton)으로 구성되는 전사소자의 사진을 나타낸다. 상기 전사소자는 발포체 페인트 롤러를 둘러쌈으로써 롤 러 형태로 사용된다. 상기 전사소자는 도너 기판으로부터 회수된 실리콘 특징부들을 그 위에 가지고 있다.
도 26은 전사소자 및 주어진 분리속도을 사용하여 수용부 기판 위에 반도체 특징부를 인쇄하는 것(분리속도가 느린 경우), 또한 동일한 전사소자나 다른 분리속도을 사용하여 그 결과로 상기 특징부를 제거하는 것(분리속도가 빠른 경우)이 가능함을 나타낸다. (a)는 느린 분리속도(약 1 mm/s)를 사용하여 PDMS 전사소자로부터 형태상 요철 구조로 된 실리콘 수용부 기판 위에 인쇄된 실리콘 특징부들을 나타낸다. (b)는 빠른 분리속도(10 cm/s보다 큰)와 동일한 PDMS 전사소자를 사용하여 인쇄된 실리콘 특징부들이 제거된 후에 형태상 동일한 요철 구조로 된 실리콘 기판을 나타낸다.
도 27은 스카치(scotch®) 테이프 전사소자 및 느린 분리속도에 의해서 실리콘 위에 인쇄된 실리콘 특징부(막사 모양)를 나타낸다.
도 28a는 결정(패널 i) 위에 패턴화된 마스크를 적용하는 단계(단계 ⅰ); 비마스크 영역을 에칭/연화시키는 단계(단계 ⅱ); 상기 패턴층을 동력학적으로 제어가능한 탄성중합체 스탬프(패널 ii)로 접촉 및 제거하는 단계(단계 ⅲ)에 의하여 층을 제거하는 공정을 나타낸다. B는 a의 개괄적인 공정을 사용하여 SiO2 위에 인쇄된 박막 운모의 주사전자현미경(SEM) 사진이다. C는 a의 개괄적인 공정을 사용하여 SiO2 위에 인쇄된 운모 리본의 횡단면에 대한 추적선을 나타낸 원자력현미경(AFM) 사진이다.
1. Georgakilas, A. et al. Wafer-scale integration of GaAs optoelectronics devices with standard Si integrated circuits using a low-temperature bonding procedure. Appl. Phys. Lett. 81, 5099-5101(2002).
2. Yeh, H.-J. J. ＆ Smith, J. S. Fluidic self-assembly for the integration of GaAs light-emitting diodes on Si substrates. IEEE Photon. Technol. Lett. 6, 706-708(1994).
3. Ambrosy, A., Richter, H., Hehmann, J. ＆ Ferling, D. Silicon motherboards for multichannel optical modules. IEEE Trans. Compon. Pack. A 19, 34-40 (1996).
4. Lambacher, A. et al. Electrical imaging of neuronal activity by multi-transistor-array(MTA) recording at 7.8 ㎛ resolution. Appl. Phys. A 79, 1607-1611(2004).
5. Menard, E., Lee, K. J., Khang, D.-Y., Nuzzo, R. G. ＆ Rogers, J. A. A printable form of silicon for high performance thin film transistors on plastic substrates. Appl. Phys. Lett. 84, 5398-5400(2004).
6. Zhu, Z.-T., Menard, E., Hurley, K., Nuzzo, R. G. ＆ Rogers, J. A. Spin on dopants for high-performance single-crystal silicon transistors on flexible plastic substrates. Appl. Phys. Lett. 86, 133507(2005).
7. Sun, Y. ＆ Rogers, J. A. Fabricating semiconductor nano/microwires and transfer printing ordered arrays of them onto plastic substrates. Nano Lett. 4, 1953-1959(2004).
8. Jacobs, H. O., Tao, A. R., Schwartz, A., Gracias, D. H. ＆ Whitesides, G. M. Fabrication of a cylindrical display by patterened assembly. Science 296, 323-325(2002).
9. Reuss, R. H. et al. Macroelectronics: Perspective on technology and applications. Proc. IEEE 93, 1239-1256(2005).
10. Haisma, J. ＆ Spierings, G. A. C. M. Contact bonding, including direct-bonding in a historical and recent context of materials science and technology, physics and chemistry-historical review in a broader scope and comparative outlook. Mater. Sci. Eng. R 37, 1-60(2002).
11. Zheng, W. ＆ Jacobs, H. O. Shape-and solder-directed self-assembly to package semiconductor device segments. Appl. Phys. Lett. 85, 3635-3637(2004).
12. Bowden, N., Terfort, A., Carbeck, J. ＆ Whitesides, G. M. Self-assembly of mesoscale objects into ordered two-dimensional arrays. Science 276, 233-235(1997).
13. O'Riordan, A., Delaney, P. ＆ Redmond, G. Field configured assembly: programmed manipulation and self-assembly at the mesoscale. Nano Lett. 4, 761-765(2004).
14. Tanase, M. et al. Magnetic trapping and self-assembly of multicomponent nanowires. J. Appl. Phys. 91, 8549-8551(2002).
15. Hasia, K. J. et al. Collapse of stamps for soft lithography due to interfacial adhesion. Appl. Phys. Lett. 86, 154106(2005).
16. Huang, Y.Y. et al. Stamp collapse in soft lithography. Langumir 21, 8058-8068(2005).
17. Roberts, A. D. Looking at rubber adhesion. Rubber chem. Technol. 52, 23-42(1979).
18. Barquins, M. Adherence, friction and wear of rubber-like materials. Wear 158, 87-117(1992).
19. Shull, K. R., Ahn, D., Chen, W. -L., Flanigan, C.M. ＆ Crosby, A. J. Axisymmetric adhesion tests of soft materials. Macromol. Chem. Phys. 199, 489-511(1998).
20. Brown, H. R., The adhesion between polymers. Annu. Rev. Mater. Sci. 21, 463-489(1991).
21. Deruelle, M., L'eger, L. ＆ Tirrell, M. Adhesion at the solid-elastomer interface: influence of interfacial chains. Macromolecules 28, 7419-7428(1995).
22. Hutchinson, J. W. ＆ Suo, Z. Mixed mode cracking in layered materials. Adv. Appl. Mech. 29, 63-191(192).
23. Lee, K. J. et al. Large-area, selective transfer of microstructured silicon(μs-Si): a printing-based approach to high-performance thin-film transistors supported on flexible substrates. Adv. Mater. 17, 2332-2336(2005).
24. Aoki, K. et al. Microassembly of semiconductor three dimensional photonic crystals. Nature Mater. 2, 117-121(2003).
25. Noda, S., Yamamoto, N. ＆ Sasaki, A. New realization method for three-dimensional photonic crystal in optical wavelength region. Jpn J. Appl. Phys. 35, L909-L912(1996).
26. Horn, R. G. ＆ Smith, D. T. Contact electrification and adhesion between dissimiliar materials. Science 256, 362-364(1992).
27. Rogers, J. A., Paul, K. E. Jackman, R. J. ＆ Whitesides, G. M. Using an elastomeric phase mask for sub-100 nm photolithography in the optical near field. Appl. Phys. Lett. 70, 2658-2660(1997).
요즘 증가하고 있는 대다수의 기술들은 개별적으로 제조되는 이질적인 부류 의 물품을 공간적으로 조직화되고 기능적인 시스템으로 대규모 집적화시키는 데 필요한 기술을 요구하고 있다. 본 명세서에서는 탄성중합체 스탬프에 대한 고형체의 접착 및 분리 간 변환을 동력학적으로 제어하는 데 기초한 이종 집적화 접근법을 소개한다. 이러한 공정을 지배하는 유연한 접착 물리학을 기술하고, 다양한 범위의 크기와 모양을 가지며 단결정 실리콘 및 GaN, 흑연, 높은 규칙성을 갖는 열분해 흑연, 실리카 및 화분으로 구성되는 물체를 특별히 설계된 표면화학이나 독립된 접착층조차 없는 다양한 기판 상에 인쇄하는 방법을 설명한다. 위 공정은 물체를 인쇄 목표물에 접착시키기 위해 특별히 설계된 표면화학이나 접착층을 사용하는 공정과도 호환성을 가진다. 높은 곡률을 갖는 표면에 직접적으로 고정되어 인쇄되는 p-n 접합 및 광다이오드는 위 접근법을 장치 수준에서 구현한 일부 유일한 장치들의 예이다.
이종 집적화에 가장 크게 의존하는 시스템의 범위는 예컨대 레이저, 렌즈 및 광섬유를 전자제어 제품과 함께 집적시킨 광전자 시스템으로부터 무기계 센서 배열과 소통되는 세포와 관련된 신경학 연구용 기기, 가요성의 '매크로전자' 회로 및 무기계 장치 부품을 박막 플라스틱 기판과 결합시킨 구동기에까지 포함한다. 이들 시스템 형태를 구현하는 데 있어서 가장 중요한 걸림돌은 재료의 성질이 이질적이라는 점과 이를 장치화하는 공정에 필요한 기술이 종종 매우 다르다는 데 있다. 그 결과, 가장 유용한 집적화 전략은 부품을 독립적으로 제조한 다음, 단일 소자 기판 상에 조립하는 것으로 시작한다. 본 발명은 이질적인 부품을 단일 소자 기판 상에 조립할 수 있으며 본 발명분야에서 신뢰성 및 견고성을 요구하는 전사 인쇄 공정에 초점을 맞추었다.
본 발명은 동력학적 접착 제어를 이용하여 탄성중합체 전사소자 혹은 스탬프에 접착시키거나, 인쇄 고형체의 기판 간 전사를 조작하고 이종 집적화하는 데 있어서 결정적인 고속 접근법을 포함한다. 본 기술은 다른 조립 방법에서는 제공되지 않는 '픽앤플레이스(pick and place)' 기법, 웨이퍼 접합 또는 지향성 자기조립에 기초한 기능성 소자들의 조립 방법을 제공한다.
본 명세서에서 제공되는 방법은 대량 병렬 처리 방식 및 결정적 처리 방식으로 점탄성 스탬프를 접착시키는 동력학적 접착제어에 기초한 물체의 배열처리 조작을 가능하게 한다. 이러한 역학은 소프트 리쏘그라피 또는 이와 관련된 분야에서 탐구되지 않은 방식으로 스탬프의 재료 물성을 최적화하기 위한 경로를 제안하고 있다. 인쇄 공정은 기존의 재료를 가지고도 정밀 주행부품, 응용 전계 또는 자계를 사용하지 않는 광전자공학, 광학, 비평면 가공 및 생명공학에 적용될 수 있는 마이크로 구조의 하이브리드 재료 시스템 및 소자 배열을 형성하기 위한 견고한 기능성 소자를 제공한다. 본 발명의 스탬프에 기초한 방법은 나노기술 및 기타 신흥 기술에 따른 빌딩 블록을 취급하며 이들 기술에 기초한 소자를 구현하는 데 중요한 도구가 된다.
본 발명은 나노 크기 및/또는 마이크로 크기의 물리적 차원, 형태 및 공간 배향처리된 특징부 및 특징부 어레이를 고능률적으로 정확하게 등록 전사할 수 있는 방법 및 장치를 제공한다.
본 발명은 특정의 나노 크기 및/또는 마이크로 크기의 물리적 영역, 모양 및 공간 배치를 갖는 특징부 및 특징부 어레이를 전사, 조립 및 집적화하기 위한 방법, 소자 및 소자 부품을 제공한다. 본 발명에 따른 방법은 인쇄 가능한 반도체 소자 또는 기타 전자소자 부품과 같은 특징부의 전사, 조립 및/또는 집적화를 유도하는 '유연한 접착(soft adhesion)' 원리를 이용한다. 본 발명에 따른 방법은 도너 기판에서 탄성중합체 소자의 전사표면으로, 또는 탄성중합체 소자의 전사표면에서 수용부 기판의 수용 표면으로 특징부를 전사시키는 데 있어서 유용한 방법을 제공한다. 본 발명은 전사된 특징부의 상대적인 공간 배향을 조화된 방식으로 유지할 수 있으며, 인쇄 가능한 반도체 소자와 같은 특징부 및 특징부 어레이를 고효율적으로 정확하게 등록 전사할 수 있는 방법 및 장치를 제공한다.
본 발명의 일 실시예에 따른 방법 및 장치는 전사소자의 전사표면과 전사, 조립 또는 집적화에 의하여 가공되는 특징부 간의 동력학적 접착제어를 위해 탄성중합체 전사소자의 점탄성 물성을 이용한다. 상기 전사소자인 탄성중합체 재료의 점탄성은 결국 특징부를 그 상면에 갖는 도너 기판으로부터 전사표면의 박리속도 또는 분리속도에 일부 의존적인 접착력으로 이어지거나, 특징부를 그 상면에 갖는 전사표면이 수용부 기판으로부터 박리되는 속도에 일부 의존적인 접착력으로 이어진다. 본 발명에 있어서 분리속도를 높이면, 예컨대 인쇄 가능한 반도체 소자와 같은 특징부를 도너 기판으로부터 탄성중합체 전사소자의 전사표면으로 전사하는 데 충분한 크기의 접착력을 발생시킬 수 있다. 본 발명에 있어서 분리속도를 낮추면, 예컨대 탄성중합체 전사소자의 전사표면에 배치된 인쇄 가능한 반도체 소자와 같은 특징부를 도너 기판으로 전사시키기에 충분히 낮은 크기의 접착력을 발생시킬 수 있다. 이에 따라 본 발명의 방법은 다양한 범위의 재료 및 구조물, 소자 부품 및/또는 기능성 소자들을 수용부 기판 상으로 또는 그 내부로 전사하거나, 조립하고 집적화하는 데 유용한 것으로, 특히 접촉 전사 인쇄 측면에 있어서 높은 배치 정확도와 패턴 신뢰도를 갖는다. 본 발명에 따른 방법 및 장치는 고분자, 세라믹, 금속, 반도체, 종이 및 유리 기판을 포함하는 수용부 기판 조성물, 평판형 및 곡선형 기판을 포함하는 기판 구조, 및 평활형 기판과 조면형 기판을 포함하는 기판 표면 형태를 갖는 수용부 기판과 호환성이 있다.
본 발명은 재생산성 및 패턴 신뢰도와 기판 표면의 해상도가 우수한 특징부 패턴을 형성하는 데 특히 유용하다. 본 발명은 넓은 면적(약 232 ㎠ 이상)을 가진 수용부 기판을 패터닝하는 경우 높은 처리율을 가질 수 있으며, 이에 따라 전자소자 어레이, 나노 및 마이크로 전자기계 시스템, 나노 및 마이크로 생물계 시스템, 센서, 에너지 저장 소자 및 집적 전자회로까지 포함하는 범위의 기능 시스템에 대한 견고하고도 상업적으로 매력있는 제조 경로 설계를 가능하게 한다. 더욱이, 본 발명에 따른 나노패터닝 및 마이크로패터닝 방법 및 시스템은 반도체, 웨이퍼, 금속, 금속 합금, 반금속, 절연체, 결정 재료, 비정질 재료, 및 생물 재료를 포함하는 다양한 범위의 기판 및 재료와 호환성이 있으며, 본 방법은 저온(< 약 400 ℃)의 가공 조건를 포함하는 넓은 범위의 가공 조건 하에서 수행될 수 있다.
본 발명의 일 실시예에 있어서, 본 발명은 특징부의 접착을 다양하게 제어하기 위해 탄성중합체 소자의 전사 표면에 분리속도(예컨대, "박리 속도(peeling rate)")를 달리하여 적용함으로써 제1의 기판 표면으로부터 제2의 기판 표면으로의 특징부 전사용으로 탄성중합체 전사소자를 사용하여 나노 크기 및/또는 마이크로 크기의 구조물를 포함하는 특징부를 전사하기 위한 방법을 제공한다.
본 발명의 일 관점에 있어서, 본 발명은 도너 기판 표면으로부터 수용부 기판 표면으로 특징부를 전사하기 위한 방법을 제공하며, 선택적으로는 도너 기판으로부터 수용부 기판으로 특징부 및 특징부 어레이를 정확하게 등록 전사하기 위한 방법을 제공한다. 이러한 관점에 따른 본 방법의 일 실시예에 있어서, 본 발명은 전사 표면을 갖는 탄성중합체 전사소자를 마련하는 단계, 및 도너 표면을 갖는 도너 기판을 마련하는 단계를 포함한다. 상기 도너 표면은 그 위에 배치되는 적어도 하나의 특징부를 갖는다. 더욱이, 본 방법은 전사표면의 적어도 일부분을 도너 표 면의 적어도 일부분을 차지하는 특징부와 접촉시키는 단계, 및 특징부의 적어도 일부분이 상기 도너 표면으로부터 상기 전사표면으로 전사되는 제1속도로 상기 전사표면을 상기 도너 표면으로부터 물리적으로 분리시키는 단계를 포함한다. 본 방법은 또한 수용부 표면을 갖는 수용부 기판을 마련하는 단계, 및 상기 전사표면 상에 배치되는 특징부의 적어도 일부분을 상기 수용부 표면과 접촉시키는 단계를 포함한다. 그 상면에 배치된 특징부를 갖는 전사표면은 상기 스탬프 표면의 특징부의 적어도 일부분이 상기 수용부 표면으로 전사될 정도의 제1의 분리속도보다 낮은 제2의 분리속도로 상기 수용부 표면으로부터 분리시킴으로써 상기 도너 기판으로부터 상기 수용부 표면으로 소정의 특징부를 전사하게 된다. 본 실시예에 있어서, 제1의 분리속도를 제2의 분리속도보다 높게 사용하면 상기 도너 기판으로부터 상기 수용부 기판으로의 전사효율을 유의적으로 높일 수 있다.
본 명세서의 상세한 설명에 있어서, "특징부(feature)"는 탄성중합체 전사소자 및/또는 수용부 기판의 수용부 표면에 전사되는 도너 기판 상의 구조물 또는 그 전체를 가리킨다. 특징부란 용어는 하부가 완전히 절단된 자율직립 구조(undercut freestanding structure)와 같이 도너 기판에 의해 지지되는 자율직립 구조를 포함하며, 또한 브릿지 소자 또는 기타 정렬유지소자에 의해서 도너 표면에 전체적으로 혹은 부분적으로 연결된 하부절단 구조(undercut structure)와 같이 도너 표면(예컨대, 단상(monolithic) 구조, 또는 접착층 혹은 반데르발스 힘 등을 포함하는 표면력에 의해 연결되는 이산적 구조)에 전체적으로 연결된 특징부를 포함한다. 일 부 유용한 실시예에 있어서, 특징부는 하나 이상의 인쇄 가능한 반도체 소자, 인쇄 가능한 반도체 소자 패턴 및 인쇄 가능한 반도체 소자 어레이를 포함한다. 본 발명에 있어서 일부 유용한 특징부는 마이크로 크기의 구조 또는 나노 크기의 구조일 수 있다. 또한 본 명세서에 사용된 특징부란 용어는 구조물 패턴 혹은 그 어레이를 가리키며, 나노구조 패턴, 마이크로구조 패턴, 또는 마이크로구조 및 나노구조의 패턴을 모두 포함한다. 일 실시예에 있어서, 특징부는 기능성 소자 부품 또는 기능성 소자를 포함한다.
본 방법에 있어서, 탄성중합체 전사소자의 점탄성 물성으로 인해 도너 기판으로부터 전사소자의 전사표면으로, 또한 전사소자의 전사표면으로부터 수용부 기판으로의 특징부 전사와 관련된 접착력을 정교하게 제어할 수 있게 된다. 본 발명에 따른 탄성중합체 전사소자는 특징부와 전사소자 간의 접착이 속도에 민감할 만큼의 점탄성 거동을 나타내는 것이기만 하면 복합체 재료를 포함하는 어떠한 탄성중합체 재료도 사용할 수 있다. 따라서, 본 방법에 사용되는 탄성중합체 전사 소자의 조성물, 물리적 차원(예컨대, 두께) 및 기계적 물성을 선택하는 것이 고수율의 전사 효율을 제공하고, 선택적으로는 정확한 등록전사(registered transfer)를 제공하는 데 있어서 중요하다. 일 실시예에 따른 탄성중합체 전사소자는 약 1 MPa 내지 약 20 MPa의 영률(Young's modulus)를 갖는 적어도 하나의 탄성중합체 층을 포함한다. 일 실시예에 따른 탄성중합체 전사소자는 1 ㎛ 내지 100 ㎛의 두께를 갖는 적어도 하나의 탄성중합체 층을 포함한다. 일 실시예에 따른 탄성중합체 전 사소자는 탄성중합체 스탬프, 탄성중합체 주형 또는 탄성중합체 광마스크를 포함한다. 일 실시예에 따른 탄성중합체 전사소자는 폴리디메틸실록산을 포함한다. 다른 실시예에 따른 전사소자는 퍼플루오르화 폴리에테르를 포함한다. 또 다른 실시예에 따른 전사소자는 스카치(scotch®) 테이프를 포함한다.
또한, 본 발명에 따른 탄성중합체 전사소자는 유용한 용도를 제공하는 바, 이는 특징부, 도너 기판 및/또는 수용부 기판 표면 간의 정합성 접촉(conformal contact)을 제공할 수 있기 때문이다. 일 실시예에 따른 정합성 접촉은 탄성중합체 전사소자의 전사표면과 상기 특징부의 외표면 간에 형성되며, 선택적으로는 그 상면에 특징부가 배치된 전사표면과 수용부 기판의 수용부 표면 간에 형성된다. 본 명세서의 상세한 설명에 있어서, 상기 "외표면"이란 용어는 전사표면에 접근 가능한 특징부 표면을 가리킨다.
본 발명에 있어서, 탄성중합체 전사소자가 기판 및/또는 기판 상의 특징부로부터 분리되는 속도는 특징부를 전사하고 조립 및 집적화하는 데에 유용한 접착력을 발생시킬 정도로 선택된다. 효율성 좋은 등록 전사를 제공하는 일 실시예에 있어서, 제1의 분리속도는 제2의 분리속도보다 약 10 배 이상 높으며, 일부 실시예에 있어서는 제2의 박리속도보다 100 배 이상 높다. 바람직하게, 일부 실시예에 있어서 제1의 분리속도가 제2의 분리속도보다 약 5 배 내지 약 100 배 정도 높을 수 있 다. 일 실시예에 있어서, 제1의 분리속도는 약 10 cm/s 이상일 수 있는 바, 이 경우에 하나 이상의 특징부를 도너 기판의 표면으로부터 전사소자의 전사표면으로 유의적으로 전사시킬 수 있으며, 제2의 분리속도는 약 1 mm/s 이하 혹은 약 0.05 mm/s 이상일 수 있는 바, 이 경우에 하나 이상의 특징부를 전사소자의 전사표면으로부터 수용부 기판의 수용부 표면으로 유의적으로 전사시킬 수 있다. 일 실시예에 있어서, 전사를 수행하는 특징부는 그 길이가 약 100 nm 내지 약 1000 ㎛의 범위에서 선택되고, 그 폭은 약 100 nm 내지 약 1000 ㎛의 범위에서 선택되며, 그리고 그 두께는 약 1 nm 내지 약 1000 ㎛의 범위에서 선택된다. 또한 제1의 분리속도는 약 100 cm/s 내지 0.1 mm/s의 범위에서 선택되며, 선택적으로 제2의 분리속도는 약 0.1 mm/s 내지 약 100 cm/s의 범위에서 선택된다. 일 실시예에 있어서, 특징부와 단위면적 당 탄성중합체 전사소자의 전사표면 간 분리속도를 발생시키기 위해 선택되는 제1의 박리속도는 4 J/㎡ 이상이다.
본 발명에 있어서 유용한 분리속도는 시간에 대하여 상수 또는 대체적인 상수이거나 가변적인 값이다. 본 명세서에 있어서, "시간에 대하여 대체적인 상수"란 표현은 박리시간 간격 대비 10% 미만으로 변하는 박리속도를 의미한다. 마찬가지로, 분리속도에 있어서 "대체적인 상수"란 분리시간 간격 대비 10% 미만 또는 분리 영역 대비 10% 미만으로 가변적인 분리속도를 나타낸다. 더욱이, 본 발명은 선택적으로 제1의 분리속도, 제2의 분리속도, 또는 시간 함수에 대하여 대체적인 상수인 제1의 분리속도 및 제2의 분리속도 모두의 용도를 포함한다. 다른 실시예에 있어서, 제1의 분리속도, 제2의 분리속도, 또는 제1의 분리속도 및 제2의 분리속도 모두가 시간 함수에 대하여 선택적으로 가변적인, 예를 들면 증가 혹은 감소하거나, 거리 또는 시간에 의한 분리가 진행됨에 따른 속도 증가에 대한 제1의 간격 또는 영역을 가질 수 있고, 속도 감소에 대한 제2의 간격 또는 영역을 가질 수 있다.
또한, 본 발명에 있어서 제1의 분리속도를 높게 하면 도너 기판에 의해 지지 및/또는 연결되는 특징부를 방출하기에 유용하다. 본 발명은 예컨대, 하나 이상의 브릿지 소자 혹은 다른 정렬유지소자에 의해 특징부를 도너 표면에 연결시키고, 제1의 분리속도를 충분히 크게 하여 상기 도너 표면으로부터 특징부의 방출을 유도하는 방법을 포함한다. 일 실시예를 예를 들면, 적어도 하나의 브릿지 소자에 의해 특징부를 도너 표면에 연결하고, 제1의 분리속도를 충분히 크게 하여 브릿지 소자(들)의 파열을 유도함으로써 상기 도너 표면으로부터 특징부를 방출시킬 수 있게 된다. 또한, 본 발명은 특징부가 도너 표면에 의해 지지되는 자율직립 구조물이며, 이 경우 제1의 분리속도가 충분히 크면 상기 구조물가 도너 표면으로부터 전사소자의 전사표면 상으로 방출되는 방법을 포함한다.
일 실시예에 있어서, 본 발명은 전사표면의 적어도 일부분을 특징부의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 제1의 분리속도로 상기 도너 표면으로부터 분리시키는 단계; 상기 전사표면 상에 배치된 특징부의 적어도 일부분을 상기 수용부 기판의 수용부 표면과 접촉시키는 단계; 상기 전사표면을 제2의 분리 속도로 상기 특징부로부터 분리시키는 단계를 포함하며, 이들 단계를 적절히 조합하여 각 단계를 롤러 인쇄 또는 플렉소 인쇄 조립 또는 기계적 단계와 같이 상기 전사소자에 조작 가능하게 연결되는 구동기에 의해 수행하는 단계를 포함한다.
더욱이, 본 발명의 일 실시예에 있어서, 본 발명은 인쇄 가능한 복수의 반도체 소자를 마련하고, 상기 각각의 인쇄 가능한 반도체 소자를 적어도 하나의 브릿지 소자를 통하여 상기 도너 기판에 선택적으로 연결하는 단계를 포함하며, 또한 본 발명은 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자의 적어도 일부분의 패턴과 접촉시키는 단계; 상기 브릿지 소자의 적어도 일부분을 파열시키고 상기 인쇄 가능한 반도체 소자의 패턴의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써 그 상면에 배치되는 상기 인쇄 가능한 반도체 소자를 갖는 전사표면을 형성할 정도의 제1의 박리속도로 상기 전사표면을 상기 도너 표면으로부터 박리하는 단계; 상기 전사표면 상에 배치된 상기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 수용부 기판의 수용부 표면과 접촉시키는 단계; 및 상기 전사표면을 제2의 속도로 상기 특징부로부터 분리시키되, 상기 제1의 속도가 제2의 속도보다 큼으로써 상기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 수용부 표면으로 전사시키는 단계를 포함한다. 일 실시예에 있어서, 상기 인쇄 가능한 반도체 소자는 하나 이상의 브릿지 소자(혹은 다른 정렬유지소자)에 의하여 상기 도너 기판과 연결되며, 상기 분리속도를 상기 브릿지 소자(들)(혹은 다른 정렬유지소자)의 파열을 초래할 만큼 충분히 크게 함으로써 상기 인쇄 가능한 반도체 소자를 상기 도너 표면으로부터 방출하고 상기 탄성중합체 전사소자의 전사표면에 전사하게 된다. 일 실시예에 있어서, 상기 인쇄 가능한 반도체 소자 패턴 부분은 우수한 신뢰도로 전사된다. 다른 실시예에 있어서, 상기 인쇄 가능한 반도체 소자 패턴 부분은 약 5 ㎠의 수용부 표면적 대비 약 25 ㎛와 같거나 더 양호한 배치 정확도를 가지며 상기 수용부 표면의 선택 영역으로 전사된다.
일 실시예에 있어서, 상기 전사된 특징부는 하나 이상의 실리콘으로 구성된 구조물를 포함하는 반도체, 단결정 실리콘, 다결정 실리콘, 도핑된 실리콘, n-형 실리콘, p-형 실리콘, GaN (질화 갈륨), GaAs (비소화 갈륨), InP (인화 인듐), 운모, 고 규칙성 열분해 흑연, 실리카 혹은 화분을 포함한다. 일 실시예에 있어서, 상기 특징부는 전자소자, 전자소자의 부품, 다이오드, 트랜지스터, 광전압 소자, 센서, 발광 다이오드, 마이크로전자기계 소자, 나노전자기계 소자, 광다이오드, 레이저, P-N 접합, 와이어, 알약 및 소형 용기로 구성된 군 중에서 선택된다. 일 실시예에 있어서, 상기 특징부는 마이크로구조, 나노구조 또는 이들 모두의 패턴을 포함하며, 또한 본 발명은 마이크로구조, 나노구조 혹은 이들 모두의 패턴을 도너 표면으로부터 수용부 표면으로 전사시키는 단계를 포함한다. 일 실시예에 있어서, 상기 특징부는 상기 전사표면에 실질적으로 접촉하고 있는 모든 구조물로서 상기 수용부 표면으로 전사되는 구조물의 패턴을 포함한다.
본 명세서에 있어서 상기 방법 중 어느 하나의 방법은 상기 단계의 적어도 일 부분을 반복하는 단계를 더욱 포함할 수 있다. 일부 실시예에 있어서, 예를 들면 수용부 표면 상의 구조를 다층 구조로 형성하기 위한 가공처리 단계를 반복 수행하는 것이다. 일부 방법에 있어서, 선택적으로 다른 특징부를 다른 도너 표면으로부터 다부품의 전자소자 혹은 잔자소자 어레이로 전사하고 조립 및 집적화하기 위하여 본 발명에 따른 가공처리 단계를 반복 수행하는 것이다.
본 발명은 전자소자, 전자소자 어레이 또는 p-n 접합; 광다이오드, 트랜지스터, 발광 다이오드, 레이저, 광전압 소자, 기억소자, 마이크로전자기계 소자, 나노전자기계 소자; 및 상보적 논리회로와 같은 전자소자 부품을 제조하는 방법을 더욱 포함한다.
일 실시예에 있어서, 상기 가공처리 단계는 PDMS와 같은 탄성중합체 층을 포함하는 전사소자를 포함하는 바, 도너 표면 또는 수용부 표면으로부터 상기 전사표면의 제거속도 (예컨대, "박리속도" 혹은 "분리속도")의 선택적 제어가 가능하다. 일부 실시예에 있어서, 본 발명의 전사소자는 도너 표면으로부터 상기 전사표면의 분리속도를 약 10 cm/초 이상으로 제공할 수 있고, 상기 수용부 표면으로부터 그 상면에 특징부가 배치된 전사표면의 분리속도를 약 1 ㎜/초 이하로 제공할 수 있다.
일 실시예에 있어서는, 상기 특징부의 일부분만이 상기 수용부 기판에 전사 된다. 일 실시예에 있어서, 상기 전사표면과 실질적으로 접촉하고 있는 모든 특징부들은 상기 전사표면으로 전사된다. 일 실시예에 있어서, 상기 수용부 표면과 실질적으로 접촉하고 있는 모든 특징부들은 상기 전사표면으로부터 상기 수용부 표면으로 전사된다.
일 실시예에 있어서, 상기 도너 표면 및/또는 수용부 표면은 실질적으로 편평하다. 편평도는 평균적인 표면 배치 상태의 기준선과 비교한 표면 높이를 측정하고, 상기 표면 길이에 대한 최대 편차를 표준화하여 산정할 수 있다. 편평함이란 실질적으로 기준선으로부터의 최대 표준편차가 1% 미만인 것을 가리킨다. 실질적으로 편평하지 않은 표면은 곡선형이 된다. 일 실시예에 있어서, 하나 이상의 도너 표면, 수용부 표면 및/또는 전사표면은 곡선형이다. 본 방법에 따른 도너 표면, 수용부 표면 및 전사표면은 곡선형과 편평한 부분을 모두 가질 수 있다.
일 실시예에 있어서, 상기 도너 기판, 수용부 기판, 전사 가능한 특징부, 전사소자 또는 이들 항목의 조합은 주조, 엠보싱, 기계가공, 혹은 다르게 정의된 형태를 갖는 요철 구조의 특징부를 포함할 수 있는 바, 이 구조는 본 발명에서 기술된 가공처리 공정에서 조성되거나 본 발명에 따른 방법에 의해 제조된 기능성 소자 및 기능장치로 구현될 수 있다.
일 실시예에 있어서, 본 발명은 스탬프 표면을 갖는 탄성중합체 스탬프를 마 련하는 단계; 적어도 하나의 특징부를 갖는 도너 표면이 구비된 도너 기판을 마련하는 단계; 상기 스탬프 표면의 적어도 일부분을 상기 도너 표면 특징부의 적어도 일부분과 접촉시키는 단계; 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 스탬프 표면으로 전사하기 위해 제1의 분리속도로 상기 스탬프 표면을 상기 도너 표면으로부터 분리하는 단계; 소자표면을 갖는 소자기판을 마련하는 단계; 상기 전사 특징부를 갖는 상기 스탬프 표면의 적어도 일부분을 상기 소자표면과 접촉시키는 단계; 및 상기 스탬프 표면 특징부의 적어도 일부분을 상기 소자기판 상의 소자를 생성하기 위한 소자표면으로 전사시키기 위해 제2의 분리속도로 상기 스탬프 표면을 상기 소자표면으로부터 분리시키는 단계를 포함하는 소자 제조방법을 포함한다.
일 실시예에 있어서, 상기 소자는 p-n 접합을 포함한다. 일 실시예에 있어서, 상기 소자는 광다이오드이다. 일 실시예에 있어서, 상기 소자는 광전자 장치의 부품이다. 일 실시예에 있어서, 상기 소자는 구동기를 포함한다. 일 실시예에 있어서, 상기 소자는 생물학적 개체인 특징부를 포함하며, 상기 소자는 몸체로부터 분리된 세포를 포함하는 생물학적 장치와 상호작용한다.
일 실시예에 있어서, 본 발명은 본 발명 분야에서 알려진 바와 같이 분리속도를 제어하여 분리하는 수단 및 방법을 포함한다. 속도를 제어하여 분리하는 수단 및 방법의 예는 롤러 프린터 및 플렉소인쇄 프린터 구성, 축대칭(axis- symmetric) 분리 및 비대칭축(non-axis-symmetry) 분리로의 용도를 포함하나, 이들에만 한정되는 것은 아니다. "축대칭 분리"란 접촉 면적에 걸쳐 대략적으로(10% 이내) 균일한 분리력을 적용함으로써 전사소자를 도너 기판 혹은 수용부 기판으로부터 분리하기 위한 수단을 가리킨다. "비대칭축 분리"란 접촉면적에 걸쳐 균일하지 않은 분리력, 예컨대 "박리(peeling)" 운동을 이용하여 접촉면적의 모서리나 코너부에 보다 큰 분리력을 적용함으로써 전사소자를 도너 기판 혹은 수용부 기판으로부터 분리하는 수단을 가리킨다.
일 실시예에 있어서, 전사소자의 곡률 반경 혹은 곡률짐으로 인한 반경은 특징부, 특히 강체 특징부를 용이하게 전사할 수 있도록 제어한다.
본 발명은 본 발명분야에 일반적으로 알려진 인쇄 기술과 비교하여 중요한 기능적인 이점을 제공하는 바, 본 발명은 (1) 양호한 배치 정확도, (2) 패턴의 고신뢰성, (3) 표면화학과는 무관한 장치에 일반적으로 적용할 수 있는 적용성, (4) 인쇄 재료를 인쇄 소자에 접착시킬 수 있는 수준의 스위칭 변환이 가능하고 제어 가능한 접착력 및 (5) 양호한 전사 효율(즉, 도너 표면으로부터 수용부 표면으로 전사되는 소자의 백분율).
수용부 표면 및/또는 수용부 기판의 조성은 특별히 제한되지 않는다. 다만, 인쇄되는 특징부가 제2의 분리속도로 전사표면으로부터 수용부 표면으로 전사될 수 있어야 한다. 또한, 상기 수용부 표면의 모양은 평판형, 곡선형, 볼록형, 오목형, 또는 볼록형 및 오목형의 조합일 수 있으나, 이들에만 한정되는 것은 아니다. 표면은 평활형(smooth)이거나 조면형(rough)일 수 있다. 원자력 현미경을 사용하여 1 ㎛2의 면적을 갖는 영역 내 표면의 높이 편차가 약 3 nm 미만인 표면을 "평활형"이라 한다. 일 실시예에 있어서, 수용부 표면은 특별히 설계된 표면화학을 갖지 않거나 독립된 접착층을 갖지 않는다. 그 대신에, 상기 수용부 표면은 특징부의 전사, 조립 및 집적화를 용이하게 하기 위하여 하나 이상의 평면 혹은 평활 층(예: 회전장착식 유리(스핀온 유리; spin-on glass)), 접착층(예: 정합층), 또는 기능화 영역(예: 친수성 혹은 소수성 영역)을 가질 수 있다. 그러므로, 본 발명의 일 관점에 있어서 본 발명은 상기 수용부 표면 상에 하나 이상의 접착층 혹은 기능화 영역(들)을 마련하는 단계를 더욱 포함할 수 있는 바, 전사표면 상에 배치된 특징부는 상기 접착층과 접촉한다. 일 실시예에 있어서, 상기 수용부 기판의 재료는 고분자, 반도체 웨이퍼, 세라믹 재료, 유리, 금속, 종이, 유전체 재료 또는 이들의 조합으로 이루어진 군 중에서 선택된다. 일 실시예에 있어서, 상기 수용부 기판은 실리콘, GaAs 또는 InP와 같은 반도체를 포함한다. 일 실시예에 있어서, 상기 수용부 기판은 단결정 웨이퍼를 포함하는 웨이퍼를 포함한다.
상기 수용부 기판은 하나 이상의 점탄성 및/또는 동역학적으로 제어가능한 접착력을 나타내는 탄성중합체 접착층을 포함할 수 있다. 일 실시예에 있어서, 수 용부 기판은 PDMS 박막층으로 코팅된다. 일 실시예에 있어서, 특징부는 상기 수용부 기판에 효과적으로 전사된다. 그 전사효율은 전사소자와 수용부 기판 간의 분리속도, 및 PDMS 박막층의 두께(일반적으로 10 내지 100000 nm)에 의해 결정된다.
상기 수용부 기판은 특징부와 수용부 기판 간의 계면을 전기적으로 접속 가능하게 하는 방식으로 특징부를 받아들이기 위해 부분적으로 혹은 전체적으로 금으로 코팅된 유연하고 정합 가능한 층으로 형성할 수 있다. 일 실시예에 있어서, 상기 특징부는 금으로 코팅될 수 있으며, 이는 인쇄 과정 시에 상기 금속 층을 냉간용접함으로써 상기 특징부와 상기 수용부 기판을 더욱 견고하게 접합시킬 수 있게 한다.
본 발명에 따른 전사소자는 스탬프, 마스크 또는 주물용으로 사용될 수 있다. 일 실시예에 있어서, 상기 전사소자는 단일의 탄성중합체 층을 포함한다. 일 실시예에 있어서, 상기 전사소자는 다층 구조의 탄성중합체 층을 포함한다. 일 실시예에 있어서, 상기 전사소자 중 어떤 것은 취급이 용이하도록 돌기 구조의 배면을 포함한다. 일 실시예에 있어서, 본 발명은 롤러 프린팅 조립체 혹은 플렉소인쇄 프린터 조립체 롤러를 포함하지만 이에 한정되지는 않는 표면 특징부 접촉을 용이하게 하기 위한 구동기를 더욱 포함한다. 일 실시예에 있어서, 상기 전사소자가 주행하여 도너/수용부 표면과 접촉하게 된다. 다른 실시예에 있어서는, 상기 수용부/도너 표면이 주행하여 상기 전사표면과 접촉하게 된다. 또 다른 실시예에 있어 서, 상기 전사 스탬프 및 수용부/도너 표면 모두가 주행하여 접촉하게 된다.
본 발명은 인쇄 가능한 반도체 소자를 전사하고 조립 및/또는 집적화하기 위한 방법에 특히 적합하다. 일 실시예에 있어서, 본 발명은 건식 접촉인쇄를 포함하는 접촉인쇄를 이용하여 특징부를 전사한다. 일 실시예에 있어서, 본 발명은 정확한 등록 전사, 조립 및/또는 집적화 공정을 이용하여 특징부를 전사한다. 일 실시예에 있어서, 본 발명은 고분자 혹은 유전체 재료로 구성된 층, 선택적으로는 희생층, 이에만 한정되지는 않지만,을 포함하는 층으로 코팅된 특징부를 전사하는 바, 상기 층은 상기 전사소자에 의해 특징부가 오염될 가능성을 피하기 위해 상기 전사소자의 표면으로부터 특징부를 분리한다.
본 발명의 전사 방법에 있어서 박리 속도를 제어하여 사용하는 것의 장점은 패턴을 정의하는 반도체 소자의 선택된 공간적인 배향처리를 보존하는 방식으로 인쇄 가능한 반도체 소자의 패턴을 기판 표면 상으로 전사 및 조립할 수 있다는 점이다. 본 발명의 이러한 관점은 인쇄 가능한 복수의 반도체 소자를 선택된 소자 구성 혹은 소자 구성의 어레이와 직접적으로 대응하는 잘 규정된 위치 및 공간 배치 상에 제조하는 데 특히 유의적이다. 본 발명의 전사방법은 인쇄 가능한 반도체 소자 및/또는 이에만 한정되는 것은 아니나, 트랜지스터, 광 도파관, 마이크로전자기계 장치, 나노전자기계 장치, 레이저 다이오드, 혹은 완성 회로를 포함하는 기능 소자를 포함하는 인쇄 가능한 반도체를 전사, 배치 및 조립할 수 있게 한다.
전사방법에 있어서 분리속도를 조절하여 사용하는 또 다른 장점은 (브릿지 소자 및 운모의 전체 자국(footprint)에 걸쳐 운모 기판과 이온 결합된 운모 시트에 의해 SOI 기판과 결합된 비교적 두꺼운(> 2 ㎛) 실리콘 빔을 포함하는) 도너 기판으로부터 비교적 강하게 결합된 소정의 특징부를 제거하는 데 필요한 접착 수준을 상기 전사소자 또는 상기 특징부 그 자체의 화학적 변형 없이 달성할 수 있다는 점이다. 그 결과, 비교적 약하게 접착된 계면(예: 반데르발스 힘에 의한 접합)을 두께 방향으로 분리하거나 운모, 흑연, 및 전이금속 칼코겐화물을 포함하는 층 재료로 구성되는 인쇄 특징부를 분리하는 데 사용할 수 있다.
일 실시예에 있어서, 상기 전사소자의 표면은 화학적 또는 물리적(예컨대, 플라즈마 에칭, 금속화 처리, 산화, 화학적 활성에 의한 조면화 처리) 처리하여 상기 전사표면에 대한 특징부의 접착 강도를 조정할 수 있다. 일 실시예에 있어서, 상기 전사표면에 대한 특징부의 접착 강도는 상기 전사소자를 오존으로 처리함으로써 증가시킬 수 있다. 일 실시예에 있어서, 상기 전사표면에 대한 특징부의 접착 강도는 금속 박막층(0.1 내지 1000 nm)을 상기 전사소자 상으로 배치함으로써 감소시킬 수 있다.
또 다른 실시예에 있어서, 본 발명은 선택적 전사 및 조립 방법을 제공하는 바, 이 경우 인쇄 가능한 반도체 중 어떤 것은 기판 상으로 또는 그 내부로 전사 및 조립된다. 일 실시예에 있어서, 탄성중합체 전사소자는 인쇄 가능한 특정의 반도체 소자와 선택적으로 결합할 수 있다. 예컨대, 상기 탄성중합체 전사소자는 함요부 영역 및 요철구조의 특징부를 갖는 외표면 상에 선택된 3차원의 요철 패턴을 가질 수 있다. 일 실시예에 있어서, 함요부 영역 및 요철구조의 특징부를 선택된 인쇄 가능한 반도체 소자만이 상기 요철구조의 패턴에 의해 제공되는 하나 이상의 접촉면과 접촉시키기 위해 배치시킨 다음, 상기 기판 표면 상으로 전사하거나 조립할 수 있다. 그 대신에, 상기 탄성중합체 전사소자는 상기 접촉 표면 및/또는 하나 이상의 접착면 코팅을 갖는 영역으로부터 신장되며 히드록시기를 갖는 화학적으로 개질된 부위와 같은 결합 영역에서 선택된 패턴을 갖는 하나의 접촉 표면 또는 복수의 접촉 표면을 가질 수 있다. 본 실시예에 있어서, 상기 접촉 표면(들) 상의 결합 영역과 접촉하고 있는 상기 반도체 소자들만을 상기 전사소자와 결합시킨 다음, 상기 기판 표면 상으로 전사 및 조립한다. 또 다른 실시예에 있어서, 상기 탄성중합체 전사소자는 반결합 영역(anti-binding regions)의 선택된 패턴을 갖는 하나의 접촉 표면 또는 복수의 접촉 표면을 가질 수 있다. 그 영역은 예컨대 하나 이상의 반접착 표면 코팅을 가지며 화학적 또는 물리적으로 개질처리된 영역과 같은 반결합 영역의 선택된 패턴을 가질 수 있다. 본 실시예에 있어서, 반결합 개질처리되지 않은 접촉 표면(들) 상의 영역과 접촉되는 상기 반도체 소자들만을 상기 전사소자와 결합시킨 다음, 상기 기판 표면에 전사 및 조립한다. 본 발명의 선택적인 전사 및 조립 방법에 따른 장점은 제1세트의 배치 및 공간 배향처리함에 특징을 갖는 제1패턴의 인쇄 가능한 반도체 소자를 상기 제1패턴과는 다른 제2패턴의 인쇄 가능한 반도체 소자를 생성하는 데 사용할 수 있다는 점과, 제2세트의 배치 및 공간 배향처리함에 특징을 갖는 것을 선택된 소자 구성 또는 소자 구성 어레이에 대응시킬 수 있다는 점이다. 본 발명의 선택적인 전사 및 조립에 따른 또 다른 장점은 본 명세서에서 기술한 방법에 따라 선택적 전사에 적합한 전사소자를 사용하여 도너로부터 특징부를 회수하는 공정을 연속적으로 반복하고 이들 특징부를 보다 큰 수용부 기판 상으로 전사함으로써 주어진 도너 기판의 특징부를 보다 큰 수용부 기판의 특징부로 분배하는 데 사용할 수 있다는 점이다.
본 발명의 일 실시예에 의한 탄성중합체 전사소자는 탄성중합체 전사 스탬프 또는 복합체, 다층의 전사소자 또는 다른 패터닝 소자와 같은 건식 전사 스탬프를 포함한다. 본 발명에 유용한 탄성중합체 전사소자는 2005년 4월 27일에 미국 특허청에 출원되어 "소프트 리소그래피를 위한 복합 패터닝 소자"라는 명칭으로 미국 특허출원 제 11/115,954에 개시된 대부분의 고분자층을 포함하는 전사소자를 포함하며, 이는 참조문헌으로 본 명세서에 편입된다. 본 발명의 방법에서 일 실시예에 의한 전사소자로서 사용가능한 패터닝 소자는 폴리(디메틸실록산)(PDMS)층과 같은 낮은 영률(Young's Modulus)을 갖는, 어떤 출원인들에게는 바람직하게 약 1 ㎛ 내지 약 100 ㎛의 범위에서 선택되는 두께를 갖는 고분자층을 포함한다. 낮은 탄성계수를 갖는 고분자층을 사용하는 것은 1 또는 그 이상의 인쇄가능한 반도체 소자들, 특히 곡선형, 조면형, 평탄형, 평활형 및/또는 윤곽을 나타내며 노출된 표면을 갖는 인쇄가능한 반도체 소자들에 적절한 정합성 접촉을 이룰 수 있으며, 또한 곡 선형, 조면형, 평탄형, 평활형 및/또는 윤곽을 나타내는 기판 표면과 같은 넓은 범위의 표면 형태를 갖는 기판 표면에 적절한 정합성 접촉을 이루는 것이 가능한 전사소자를 제공하기 때문에 바람직하다.
선택적으로, 본 발명에 따른 전사소자들은 내부 표면에 반대인 외부 표면을 가지며, 또한 고탄성계수의 고분자층, 세라믹층, 유리층 또는 금속층과 같은 높은 영률을 가진 두번째 층을 더 포함할 수 있다. 본 실시예에서 첫번째 층의 내부 표면 및 상기 두번째 고탄성계수 층의 내부 표면이 배열됨으로써 고탄성계수 층의 외표면에 적용되는 힘이 첫번째 고분자층에 전달된다. 본 발명의 전사소자에서 고탄성계수의 두번째 고분자층(후면층)을 사용하는 것은 양호한 접합, 전사 및 조립 특성을 제공하는 데 충분할 만큼 큰 전체 굽힘 강성률를 갖는 전사소자를 제공하기 때문에 바람직하다. 예를 들면, 반도체 소자들 및/또는 다른 구조물들의 위치 뒤틀림이 약 1×10-7 Nm 내지 약 1×10-5 Nm의 범위에서 선택되는 전체 굽힘 강성률을 갖는 전사소자를 사용하는 것은 상기 접촉 표면을 기판 표면에 정합성 접촉하는 것이 이루어지도록 접합한다. 고탄성계수, 고정된 후면층을 사용하는 것 또한 운송 시, 예를 들면 상기 인쇄가능한 반도체 층들의 파열을 방지함으로써 상기 인쇄가능한 반도체 소자들의 분해를 막는 데에 바람직하다. 이런 특징은 높은 배치 정확도 및 적절한 패턴 신뢰도를 나타내는 인쇄가능한 반도체 소자들의 조립 방법 및 장치를 제공한다. 본 발명의 전사소자는 용이한 조작 및 유지를 제공하기 위해, 상술 한 참조문헌 전체에 의해 통합된 2005년 4월 27일에 미국 특허청에 출원되어 "소프트 리소그래피를 위한 복합 패터닝 소자"라는 명칭으로 미국 특허출원 제 11/115,954에 개시된 것과 같이, 적절한 열특성, 및 전체 접속 표면에서 전사소자에 적용되는 힘의 일정한 분포를 제공하기 위하여 고분자 층들을 포함하는 추가적 층들을 포함할 수 있다.
일 관점에 있어서, 본 발명은 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로 특징부를 전사하기 위한 방법으로, 상기 방법은: 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계; 적어도 하나의 특징부가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 제1의 분리속도로 상기 도너 표면으로부터 분리시켜 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써 상기 특징부가 그 상면에 배치된 전사표면을 형성하는 단계; 상기 전사표면 상에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 및 상기 전사표면을 상기 제1의 분리속도보다 낮은 제2의 분리속도로 상기 특징부로부터 분리시킴으로써 상기 특징부를 상기 수용부 표면으로 전사하는 단계를 포함하는 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로의 특징부 전사 방법을 제공한다.
다른 관점에 있어서, 본 발명은 일시적인 가공처리를 위해 특징부를 도너 기 판 표면으로부터 수용부 기판의 수용부 표면으로 전사하기 위한 방법으로, 상기 방법은: 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계; 적어도 하나의 특징부가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 상기 도너 기판으로부터 제1의 분리속도로 분리시켜 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써, 그 상면에 상기 특징부가 배치된 상기 전사표면을 형성하는 단계; 상기 전사표면 상에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 상기 전사표면을 상기 특징부로부터 상기 제1의 분리속도보다 낮은 제2의 분리속도로 분리시킴으로써 상기 특징부를 상기 수용부 표면으로 전사시키는 단계; 상기 수용부 표면의 상기 특징부를 가공처리하여 가공된 특징부를 얻는 단계; 상기 전사표면의 적어도 일부분을 상기 가공된 특징부의 적어도 일부분과 접촉시키는 단계; 및 상기 전사표면을 상기 수용부 표면으로부터 제3의 분리속도로 분리시켜 상기 가공된 특징부의 적어도 일부분을 상기 수용부 표면으로부터 상기 전사표면으로 전사시킴으로써, 상기 특징부를 상기 수용부 표면으로부터 제거하는 단계를 포함한다. 일 실시예에 있어서, 상기 동일한 전사소자가 상기 수용부 표면에 상기 특징부를 적용하기 위해서, 또한 상기 가공처리된 특징부를 상기 수용부 표면으로부터 제거하는 데 사용된다. 선택적으로는 다른 전사소자가 사용된다.
다른 관점에 있어서, 본 발명은 수용부 기판 표면으로부터 수용부 기판의 수 용부 표면으로 특징부를 전사한 다음, 상기 특징부가 상기 수용부 기판 위에서 불용한 경우 상기 특징부가 상기 수용부 기판으로부터 제거되는 방법인 것으로, 상기 방법: 전사 표면을 갖는 탄성중합체 전사소자를 마련하는 단계; 적어도 하나의 특징부를 구비한 도너 표면을 갖는 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 상기 도너 표면으로부터 제1의 분리속도로 분리시켜 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써, 그 상면에 상기 특징부가 배치된 전사표면을 형성하는 단계; 상기 전사표면에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 수용부 표면과 접촉시키는 단계; 및 상기 전사표면을 상기 특징부로부터 제1의 분리속도보다 낮은 제2의 분리속도로 분리시킴으로써 상기 특징부를 상기 수용부 표면으로 전사시키는 단계; 상기 전사표면의 적어도 일부분을 상기 불용한 특징부와 접촉시키는 단계; 상기 전사표면을 상기 수용부 표면으로부터 제3의 분리속도로 분리시켜 상기 불용한 특징부의 적어도 일부분을 상기 수용부 표면으로부터 상기 전사표면으로 전사시킴으로써, 상기 불용한 특징부의 적어도 일부분을 상기 수용부 표면으로부터 제거하는 단계를 포함한다.
다른 관점에 있어서, 본 발명은 수용부 기판의 수용부 표면에 인쇄 가능한 반도체 소자를 조립하기 위한 방법으로, 상기 방법은: 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계; 도너 표면을 갖는 도너 기판을 마련하되, 상기 도너 표면은 적어도 하나의 인쇄 가능한 반도체 소자를 가지며, 상기 인쇄 가능한 반도체 소자는 적어도 하나의 브릿지 소자에 의해 상기 도너 기판과 연결되도록 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자와 접촉시키는 단계; 상기 전사표면을 상기 도너 표면으로부터 제1의 분리속도로 분리시켜 상기 브릿지 소자를 파열시키고 상기 인쇄 가능한 반도체 소자를 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써, 그 상면에 상기 인쇄 가능한 반도체 소자를 갖는 상기 전사표면을 형성하는 단계; 상기 전사표면 상에 배치된 상기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 및 상기 전사표면을 상기 특징부로부터 제1의 박리속도보다 낮은 제2의 박리속도로 분리시킴으로써, 상기 인쇄 가능한 반도체 소자를 상기 수용부 표면으로 전사시키는 단계를 포함한다. 선택적으로, 본 발명은 기판의 수용부 표면에 인쇄가능한 반도체 소자의 패턴 어레이를 조립하는 방법을 제공한다.
다른 관점에 있어서, 본 발명은 인쇄가능한 반도체 소자를 수용부 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 전사하는 방법인 것으로, 상기 방법은: 상기 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계: 상기 인쇄가능한 반도체 소자가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 인쇄가능한 반도체 소자의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 상기 도너 표면으로부터 약 10 cm/s 이상의 분리속도로 박리하여 상기 인쇄가능한 반도체 소자의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시키는 단계를 포함한다.
다른 관점에 있어서, 본 발명은 인쇄가능한 반도체 소자의 배열을 도너 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 전사하는 방법인 것으로, 상기 방법은: 상기 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계; 상기 인쇄가능한 반도체 소자 어레이가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계; 상기 전사표면의 적어도 일부분을 상기 인쇄가능한 반도체 소자 어레이의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 상기 도너 표면으로부터 약 10 cm/s 이상의 분리속도로 분리시켜 상기 인쇄가능한 반도체 소자 어레이의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시키는 단계를 포함한다.
이하 본 발명을 보다 상세하게 설명한다.
본 발명은 하기의 비제한적인 실시예들에 의해 더욱 자세히 이해될 수 있다. 여기에 인용된 모든 참조문헌들은 본 발명과 모순되지 않는 범위에서 본 명세서에 편입된다. 비록 여기에 기재된 많은 내용이 구체적인 특수성을 띨지라도 이는 단지 본 발명을 바람직한 실시예에 의해 예시하기 위한 것일 뿐 본 발명의 범위를 한정하거나 제한하기 위한 것으로 해석되어서는 안 된다. 이에 따라 본 발명의 범위는 주어진 실시예에 의하기 보다는 첨부된 청구범위와 이들의 균등물에 의해 결정되어져야 한다.
본 발명에 있어서, 상기 "전사질(transferring)" 또는 "전사(transfer)"란 용어는 특징부, 재료, 구조물, 소자 부품 및/또는 집적 기능성 소자를 하나의 기판으로부터 다른 기판 표면으로 제거 및 "인쇄" 혹은 부착시키기 위한 것을 가리킨다.
본 명세서에서 사용된 "특징부(feature)"는 예컨대 접촉 인쇄와 같은 인쇄 기술을 이용하여 전사되는 재료, 구조물, 소자 부품, 및/또는 기능성 소자를 가리키는 넓은 의미로 사용된다. 상기 특징부는 도너 기판으로부터 스탬프로 전사될 수 있고, 비제한적인 예로서 반도체 구조물, 금속 구조물, 세라믹 구조물, 유전체 구조물, 복합 구조물를 포함하는 수용부 표면으로 인쇄될 수 있는 소자를 포함한다. 일 실시예에 있어서, 본 발명의 특징부는 반도체 소자 및 인쇄가능한 반도체 소자의 패턴을 가리킨다. 상기 구조물는 소정의 폭 및/또는 높이를 갖는 표면에 패턴을 갖는 3차원 패턴일 수 있다. 따라서, 상기 특징부란 비제한적인 예로서 소정의 2차원 패턴 또는 모양(원, 삼각형, 직사각형, 정사각형), 3차원 부피(높이/깊이를 갖는 소정의 2차원 패턴 또는 모양)뿐만 아니라 상호연결되어 에칭된 "채널" 또는 증착된 "벽(walls)" 시스템을 포함하는 기하학적인 특징부를 포함한다.
일 실시예에 있어서, 특징부는 생물학적인 재료 또는 소자를 포함한다. 일 실시예에 있어서, 특징부는 구형이다. 구형 특징부는 일반적으로 둥근 재료를 나타내며, 예컨대 미소구체, 종자 및 기타 곡선형 물체를 가리킨다. 상기 특징부의 차원은 마이크로크기, 나노크기, 또는 마이크로크기 및 나노크기 모두를 포함한다. 마이크로구조는 mm 및 수 mm를 포함하는 ㎛보다 더 큰 차수의 차원을 갖는 특징부 이다. 일 실시예에 있어서, 상기 전사된 특징부는 복수의 실리콘 마이크로구조를 포함한다. 나노구조는 약 1 ㎛보다 작은 차수의 차원을 갖는 특징부이다. 일 실시예에 있어서, 나노크기의 특징부는 약 100 nm보다 작다. "측면 차원(lateral demension)"은 접촉하고 있는 전사표면 및 그 대향 표면에 평행한 거리를 가리킨다. "수직 차원(vertical dimension)"은 지지 표면에 대한 특징부의 수직 높이를 가리킨다.
일 실시예에 있어서, 상기 특징부는 "마이크로 구조" 및/또는 "나노 구조"를 포함한다. 여기 사용된 "마이크로 구조' 및 "마이크로 크기" 는 동일한 의미로 사용된다. 여기 사용된 "나노 구조"는 nm 차원에서 ㎛으로 예를 들면, 10 nm 내지 100 ㎛의 범위를 포함하는 적어도 하나의 차원을 갖는 구조를 나타낸다. 일 실시예에 있어서, 상기 나노구조는 10 nm 또는 그보다 작은 차수의 특징부를 적어도 하나 갖는다. 예를 들면, 상기 구조의 폭은 10 nm 대 내지 100 nm 대의 차수에서 될 수 있고, 상기 길이는 ㎛ 내지 1000 ㎛ 대의 차수에서 될 수 있다. 일 실시예에 있어서, 상기 나노구조는 10 nm 대 내지 100 nm 대의 범위의 하나 이상의 특징부를 가진다. 여기서 사용된 마이크로구조는 나노구조보다 큰 구조임을 나타낸다. 일 실시예에 있어서, 마이크로 구조는 약 1 ㎛ 내지 약 5000 ㎛의 물리적 차원의 범위를 갖는 적어도 하나의 특징부를 갖는다.
특징부는 층 또는 층의 일부분을 포함하며, 상기 층 또는 층의 일부분의 두 께는 제한되지 않으나 약 3 nm 내지 12 nm를 포함하는 nm 내지 ㎛ 차수의 사이에 있다. 특징부 전사는 하나 이상의 생물학적, 화학적 또는 기하학적 소자들을 전사하는 것을 포함할 수 있다. 생물학적 소자는 생물학적 시스템 연구를 위한 소자에 사용하는 특징부이며, DNA, RNA, 단백질 및 고분자 단백질을 포함한다. 본 발명의 소자는 세포와 관련된 물리적 성질을 검출할 수 있을 때 세포와 상호작용한다고 말하여진다. 일 실시예에 있어서, 상기 생물학적 소자 또는 화학적 소자는 도너 표면으로부터 전사소자 표면, 또는 이때 수용부 표면으로 용이하게 전사하기 위해 또다른 특징부 내에서 집적화된다.
"패턴"이란 도너 표면 상에 증착 및/또는 에칭된 복수의 특징부를 의미한다. 따라서 상기 용어는 표면 위에 에칭된 복수의 기하학적인 특징부뿐만 아니라 표면에 증착된 복수의 기하학적 특징부 및 표면과는 독립된 기하학적 특징부를 포함한다. 본 방법 및 장치는 여기에 언급된 상기 특징부를 포함하는 잘 정의 및 선택된 물리적 차원, 공간 배향 및 배치를 갖는 구조물의 인쇄 패턴을 전사할 수 있다.
"회로"란 전기적 망상 조직(network)의 특징부를 가리키는 것으로 집적회로 및 집적회로 어레이를 포함한다.
여기에 사용된 "기판"이란 특징부를 포함하는 적어도 하나의 표면을 갖거나 특징부를 수용하기 위한 적어도 하나의 표면을 갖는 재료를 가리킨다. 일 실시예 에 있어서, 특징부를 수용하기 위한 표면은 평활하며, 바람직하게는 1 ㎛2의 영역에 대하여 약 3 nm 미만인 표면거칠기를 가진다.
"탄성중합체 전사소자"란 특징부를 전사 및 수용할 수 있는 표면을 갖는 탄성중합체 재료를 의미한다. 일 실시예에 의한 탄성중합체 전사소자는 스탬프, 주형 및 마스크를 포함한다. 상기 전사소자는 특징부를 도너 재료로부터 수용부 재료로 전사를 효과적으로 및/또는 용이하게 한다. "탄성중합체" 또는 "탄성중합체의"는 늘어날 수 있고 변형될 수 있으며, 실제로 영원한 변형 없이 원래 형태로 돌아올 수 있는 고분자 물체를 나타낸다. 탄성중합체는 일반적으로 상당한 탄성중합체의 변형들을 겪는다. 본 발명에 있어서 유용한 일실시예는 고분자류, 공중합체류, 복합체 물체류 또는 고분자류와 공중합체류의 혼합물을 포함할 수 있다. 탄성중합체 층은 적어도 하나의 탄성중합체를 포함하는 층을 의미한다. 탄성중합체 층들은 또한 불순물 및 다른 비탄성중합체 재료들도 포함할 수 있다. 본 발명에 있어서 유용한 일실시예는 비제한적인 예로서 열가소성 탄성중합체류, 스타이렌 재료, 올레핀 재료, 폴리올레핀, 폴리우레탄 열가소성 탄성중합체류, 폴리아마이드류, 합성 고무류, 폴리디메틸실록산(PDMS), 폴리부타디엔, 폴리이소부틸렌, 폴리(스타이렌-부타디엔-스타이렌), 폴리우레탄류, 폴리클로로프렌 및 실리콘류를 포함하는 실리콘계 유기 고분자류를 포함할 수 있다.
"접촉(contact)"이란 둘 이상의 표면 구성을 의미하므로 한 소자의 표면상에 있는 특징부를 다른 표면으로 전사할 수 있음을 의미한다. 예를 들면, 도너 표면에 마주치는 전사표면이 도너표면과 물리적으로 접촉할 때, 스탬프 또는 전사소자는 도너 재료와 접촉한다. 유사하게, 전사표면이 수용부 기판 표면과 물리적으로 접촉할 때, 전사표면은 수용부 기판 표면과 접촉한다. 일 실시예에 있어서, 접촉은 적어도 한 부분의 다른 표면과 물리적으로 접촉하는 특징부의 한 부분을 의미한다. 일실시예에 있어서, 접촉은 실제로 다른 표면과 접촉하는 전체 특징부들을 의미한다. 소자들은 그들이 접촉하는 것이 관찰될 때, 물리적으로 접촉한다고 한다. 바람직하게, 접촉하는 표면들의 부분이 동일하고 친숙하게 접촉하는 것을 가능하게 하도록 적용된 힘 아래에서 물리적인 접촉이 일어난다.
"패턴(pattern)"이란 물리적 접촉 영역 및 물리적 접촉이 없는 영역을 갖는 한쌍의 표면들을 의미한다. 예를 들면, 여기서 기재된 방법에서 본 발명의 전사소자는 표면요철 구조의 특징부들이 있는 표면을 갖는 잉크칠된 전사표면을 제조하기 위하여 도너 표면을 이용하여 "접촉들의 패턴"을 가진다고 한다.
상기 전사소자는 영률, 압축률, 굽힘 강도를 포함하는 기계적인 속성들 및 특징들을 가지며, 이들은 당업계에서 여기 나타난 방법으로부터 적절한 구조들을 얻는 것을 가능하게 하도록 최적화된다. 고형체와 상기 전사소자 사이의 접착력은 속도에 민감하기 때문에 적어도 한 부분의 전사소자는 탄성중합체 및/또는 점탄성 재료이다. 여기에 사용된 "분리" 또는 "박리"는 두번째 표면에 접촉한 첫번째 표면이 두번째 표면으로부터 분리되는 방법을 의미한다. 분리는 수직 치환, 수평 치환, 두 표면들의 상하 치환 및 두 표면들의 내부 치환에 의해 수행될 수 있다. 분리는 도 20에 나타낸 바와 같이, 축대칭 및 비대칭축("축-비대칭") 분리를 포함한다. 여기에 상술된 상기 시스템에서 특징부와 탄성중합체 전사소자 표면 사이의 상기 접착력은 보통(그러나 항상은 아니다) 빠른 박리속도에 대해 커진다. 실시예에 있어서, 상기 전사소자는 단일 재료을 포함하며, 상기 재료은 탄성중합체이다. 상기 재료의 전사소자로의 특성은 증착 및/또는 제거 공정이 진행될수록, 상기 전사소자 및 표면 사이의 물리적 접촉은 특징부가 운송하는 동안 유지된다. 일실시예에 있어서, 힘 구동기는 상기 전사소자와 상대 기판 사이에서 일정하고 동일한 힘 및 대응되는 압력을 적용하도록 상기 전사소자에 접속된다. 전사소자의 스탬핑(stamping) 표면과 상대부(partner)의 표면 사이에서 압력 분포가 실질적으로 균일하게 되도록 하기 위하여 힘이 기판에 균일하게 적용되도록 하고, 결국 전사소자가 상대부의 표면에 대하여 동일 수준으로 되게 한다. 상대부 기판으로부터 전사소자를 제거하는 것은 손으로 제거하거나, 또는 제거 속도가 통제가능하기만 하면 통제가능한 전사 속도 구동기(도면 20A 및 21A)에 의해 제거하는 것을 포함하는 본원 발명에서 공지된 방법에 의해 제거할 수 있으나, 이에 한정되는 것은 아니다. 전사소자들의 제거를 위한 다른 방법은 롤링(rolling)(도면 20D)과 박리(peeling)(도면 20B-20C) 방법을 포함하는데, 상기에서 전사소자와 도너 기판 또는 수용부 기판은 비대칭축 분리되고, 예를 들면, 롤링에 의해 분리되어 접촉된 몸체 중에서 하나 또는 하나 이상이 윤곽이 나타나게 되고(도면 20D), 또는 박리에 의해 분리되어 접촉된 몸체 중에서 하나 이상이 유연해지게 된다(도면 20B 또는 20C). 어떤 실시예에서, 전사소자는 탄성 중합체 층과 적어도 하나의 다른 재료들로 이루어져 있다.
상기에서 사용되는 바와 같이, 전사 표면과 접촉하고 있는 "실질적으로 모든(substantially all)" 특징부의 전사는 전사표면과 접촉하고 있는 특징부가 전사되는 것의 적어도 90%, 적어도 95% 및 적어도 99%를 나타낸다.
"다층 특징부(multi-layered feature)"는 제1인쇄층이 제1도너 표면에 대응되고, 제2인쇄층이 제2도너 표면에 대응되도록 하여 수용부 표면에 특징부들이 연속적으로 인쇄되어 있는 것을 나타낸다. 대안적으로, 상기 도너 표면은 동일할 수 있으며, 그리고 대신에 전사소자가 다른 도너 표면의 위치에 접촉하게 된다.
"실질적으로 일정한 박리 속도(substantially constant peel rate)"는 표면-특징부의 분리 속도를 나타내고, 이것은 박리 시간(peeling time)에 따라 유효하게 다양하지 않다. "실질적으로 일정한"이라는 것은 1% 이하의 변수를 포함하여, 박리시간 동안, 평균 박리 속도에 비해 2% 이상까지 변화하지 않는 속도를 나타낸다.
"인쇄 가능한(printable)" 이라는 것은 접촉 프린팅(contact printing) 및 용액성 프린팅(solution printing)을 포함하는 인쇄 방법에 의해 기판 위로 또는 기판 내부로 전사, 조립, 패터닝(patterning), 배열 및/또는 결합할 수 있는 재료, 구조, 소자부품 및/또는 결합된 기능성 소자와 관련되어 있으며, 상기 인쇄 방법이 이에 제한되는 것은 아니다.
본원발명에서 "인쇄 가능한 반도체 소자(printable semiconductor elements)"이라는 것은, 예를 들면, 건조된 전사 접촉 프린팅 방법 및/또는 용액성 프린팅 방법을 사용하여, 조합될 수 있는 및/또는 기판 표면 위에 결합될 수 있는 반도체 구조로 이루어져 있다. 하나의 실시예에서, 본원발명에서 인쇄 가능한 반도체 소자들은 일원의 단결정(single crystalline), 다결정(polycrystalline) 또는 미세결정(microcrystalline)의 무기계 반도체 구조물들이다. 하나의 실시예에서, 인쇄 가능한 반도체 소자들은 하나 또는 하나 이상의 브릿지 소자에 의해 모체 웨이퍼와 같은 기판에 연결되어 있다. 본원 명세서의 이러한 분야에서, 일원 구조(unitary structure)는 기계적으로 연결되어 있는 특징부를 가지고 있는 단상소자(monolithic element)이다. 본원 발명의 반도체 소자는 도핑(doping) 처리가 되거나 되지 않아도 좋으며, 불순물(dopant)이 선택적으로 공간상에 배열되어도 좋으며, P 및 N 형태의 불순물을 포함하는 복수 개의 다른 불순물 재료가 첨가되어도 좋다. 본원 발명은 약 1 마이크론 보다 크거나 또는 같은 직경의 단면적을 적어도 하나 가지고 있는 마이크로구조형의 인쇄 가능한 반도체 소자와, 약 1 마이크론 보다 크거나 또는 같은 직경의 단면적을 적어도 하나 가지고 있는 나노구조형의 인쇄 가능한 반도체 소자를 포함하고 있다. 많은 적용 분야에서 유용한 인쇄 가능한 반 도체 소자들은, 통상적인 고온 고정 기술을 사용함으로써 생성되는 고 순도의 결정성 반도체 웨이퍼와 같은 고순도의 대형 재료들의 "하향식(top down)" 공정으로부터 유래되는 소자들을 포함한다. 하나의 실시예에서, 본원발명의 인쇄 가능한 반도체 소자들은 추가적인 소자부품, 또는 전도성 층(conducting layer), 유전층(dielectric layer), 전극과 같은 구조, 또는 추가적인 반도체 구조 또는 이들의 어떠한 결합 들 중 어느 하나를 가지고 있는 복합 구조물을 포함하고 있다. 하나의 실시예에서, 본원 발명의 인쇄 가능한 반도체 소자들은 인장 가능한 반도체 소자 및/또는 불균질 반도체 소자를 포함하고 있다.
"기판에 의해 지지되는(supported by a substrate)"이라는 것은 기판 표면 상에서 적어도 부분적으로 존재하는 또는 구조와 기판 표면 사이에 위치되는 하나 또는 하나 이상의 중간체 구조에 적어도 부분적으로 존재하는 구조를 나타낸다. 또한, "기판에 의해 지지되는" 이라는 것은 기판에 부분적으로 또는 완전히 주입된 구조를 나타낸다.
"반도체(semiconductor)"는 매우 낮은 온도에서 절연체인 재료이면 어떠한 재료도 가능하며, 그러나 약 300 켈빈의 온도에서 전기 전도도를 가져야 한다. 본원 발명의 개시에서, 반도체라는 용어의 사용은 극소 전자공학 및 전기 장치의 분야에서 이러한 용어의 사용과 일관되도록 하기 위함이다. 본원 발명에서 유용한 반도체는 실리콘, 게르마늄 및 다이아몬드와 같은 소자 반도체, 및 SiC 와 SiGe와 같 은 IV 주기 화합물 반도체(compound semiconductor), AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN, InP와 같은 III-V 주기 반도체, AlxGa1-xAs와 같은 III-V 주기 삼차 반도체 합금, CsSe, CdS, CdTe, ZnO, ZnSe, ZnS, ZnTe 와 같은 II-VI 주기 반도체, CuCl I-VII 주기 반도체, PbS, PbTe, SnS 와 같은 IV-VI 주기 반도체, PbI2, MoS2, 및 GaSe와 같은 층상 반도체, CuO와 CuO2와 같은 산화물 반도체와 같은 복합 반도체로 이루어져도 좋다. 반도체라는 용어는 p-형 도핑 재료과 n-형 도핑 재료을 가지고 있는 반도체를 포함하며, 주어진 적용분야 또는 장치에서 양호한 전기적 특징으로 제공하기 위하여, 하나 또는 하나 이상에서 선택된 재료로 도핑된 진성 반도체(intrinsic semiconductor) 및 불순물 반도체(extrinsic semiconductor)를 포함한다. 반도체라는 용어는 반도체의 혼합물 및/또는 불순물로 이루어진 복합성 재료들을 포함한다. 본원발명의 어떤 적용 분야를 위해 유용한 특이적인 반도체 재료은 Si, Ge, SiC, AIP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, GaInAsP를 포함하지만, 이에 한정되는 것은 아니다. 센서 및 발광 다이오드(light emitting diode, LEDs)와 고형 상태의 레이저와 같은 광 발산 재료의 분야에서는 다공성 실리콘 반도체 재료가 본원발명의 적용 분야를 위해 유용하다. 반도체 재료의 불순물은 반도체 재료 그 자체 또는 반도체 재료에 제공되는 원자, 소자, 이온 및/또는 분자이다. 불순물들은 반도체 재료에 존재하는 바람직하지 않은 재료들로서, 반도체 재료의 전기적인 특징에 부정적으로 영향을 미치게 되며, 산소, 탄소, 중금속을 포함하는 금속을 포함하지만, 이에 한정되는 것은 아니다. 중금속 불순물은 주기율표에서 구리와 납 사이에 있는 주기의 소자들을 포함하고, 칼슘, 나트륨, 및 이들의 모든 이온, 화합물 및/또는 복합체를 포함하지만, 이에 한정되는 것은 아니다.
"정합성 접촉(conformal contact)"은 표면, 코팅된 표면, 및/또는 수용 기판 표면과 같은 기판 표면 위에 구조(인쇄 가능한 반도체 소자와 같은 구조)를 전사, 조합, 배향 및 결합시키는데 유용한 재료들이 그 위에 증착된 표면 사이에 형성된 접촉면을 나타낸다. 하나의 실시예에서, 정합성 접촉은 기판 표면의 전체적인 형태로 탄성 중합체 전사소자의 하나 또는 하나 이상의 접촉 표면의 거시적인 적용을 포함한다. 또 다른 실시예에서, 정합성 접촉은 외부의 빈 공간과 직접적인 접촉을 이끌면서 기판 표면으로 탄성 중합체 전사소자의 하나 또는 하나 이상의 접촉 표면의 미시적인 적용을 포함한다. 정합성 접촉이라는 용어는 소프트 리소그라피(soft lithography)의 분야에서 이러한 용어가 사용되는 것과 일관되도록 하기 위한 것이다. 정합성 접촉은 탄성 중합체 전사소자와 기판 표면의 하나 또는 하나 이상의 노출된 표면 사이에서 형성되어도 좋다. 대안적으로는, 정합성 접촉은 탄성 중합체 전사소자 및 기판 표면의 하나 또는 하나 이상의 코팅된 접촉 표면, 예를 들면, 전사 재료, 인쇄 가능한 반도체 소자, 장치 구성요소, 및/또는 그 위에 증착된 장치를 가진 접촉 표면 사이에서 형성되어도 좋다. 대안적으로, 정합성 접촉은 탄성 중 합체 전사소자의 하나 또는 하나 이상의 노출된 또는 코팅된 접촉 표면과 전사 재료, 고형 포토리지스트 층(solid photoresist layer), 프리폴리머 층(prepolymer layer), 액체, 박막 필름 또는 유체와 같은 재료로 코팅된 기판 표면 사이에서 형성되어도 좋다.
"배치 정확도(placement accuracy)"는 인쇄 가능한 반도체 소자와 같은 인쇄 가능한 소자들을 전극과 같은 다른 장치 구성요소의 위치에 대하여 또는 수용부 표면의 선택된 부분에 대하여 중 어느 하나로 선택된 위치로 전사시킬 수 있는 전사 방법 또는 장치의 능력을 나타낸다. "양호한 배치(good placement)" 정확도는 다른 장치 또는 장치 구성 요소에 대하여, 또는 절대적으로 정확한 위치로부터 50 마이크론과 같거나 또는 그보다 더 작은, 더 바람직하게는 어떤 적용 분야에 있어서 20 마이크론과 같거나 또는 그보다 더 작은, 더욱 바람직하게는 어떤 적용 분야에 있어서 5 마이크론과 같거나 또는 그보다 더 작은 공간적인 변형을 가지고 수용부 기판의 선택된 부분에 대하여 선택된 위치로 인쇄 가능한 요소들을 전사시킬 수 있는 방법 및 장치를 나타낸다. 본원 발명은 좋은 배치 정확도를 가지고 전사되는 적어도 하나의 인쇄 가능한 소자들로 이루어진 장치를 제공한다.
"신뢰도(fidelity)"는 인쇄 가능한 반도체 소자들의 패턴과 같은 선택된 요소들의 패턴이 기판의 수용부 표면으로 얼마나 잘 전사되어지는 지를 측정한 값을 나타낸다. 신뢰도가 좋다는 것은 선택되는 소자들의 패턴의 전사에서 각각의 소자 들의 상대적인 위치 및 배향이 전사하는 동안 유지되고 있음을, 예를 들면 선택된 패턴에서 그들의 위치로부터 각각의 소자들의 공간적인 변화가 500 나노미터와 같거나 또는 그 이하, 더 바람직하게는 100 나노미터와 같거나 그 이하임을 나타낸다.
"영률(Young's modulus)"은 주어진 재료를 위한 변형(strain)에 대한 압력(stress)의 비율을 나타내는, 재료, 장치 또는 층의 기계학적인 특징이다. 영률은 하기 표현으로 제공된다;
Figure 112006039349446-PAT00001
상기에서 E는 영률이고, L0는 평형 길이이고, △L은 적용된 압력하에서 길이 변화이고, F는 적용된 힘이고, A는 상기 힘이 적용되는 면적이다. 실시예에서, 영률은 압력에 따라 변화한다. 영률은 또한 레임 상수(Lame constant)에 의해 하기 식으로 표현되어도 좋다;
Figure 112006039349446-PAT00002
상기에서 λ 와 μ는 레임 상수이다. 높은 영률(또는 "높은 계수")과 낮은 영률(또는 "낮은 계수")은 주어진 재료, 층 또는 장치에서 영률의 크기에 대한 상 대적인 기술어이다. 본원 발명에서 높은 영률은 낮은 영률보다 크고, 바람직하게는 어떤 적용분야에 있어서는 약 10 배 정도 크고, 더 바람직하게는 다른 적용 분야에 있어서는 약 100 배 크고, 더욱더 바람직하게는 또 다른 적용 분야에 있어서는 약 1000 배 크다.
"고분자(polymer)"는 전형적으로 단량체(monomer)로 언급되는 복수 개의 반복되는 화학적 그룹으로 이루어진 분자를 나타낸다. 종종 고분자는 높은 분자량으로 특정화된다. 본원 발명에서 사용가능한 고분자는 유기성 고분자 또는 무기성 고분자이어도 되며, 비정질(amorpohous), 반비정질(semi-amorphous), 결정질(crystalline) 또는 부분 결정질(partially crystalline) 상태이어도 좋다. 고분자는 동일한 화학적 조성을 가진 단량체로 이루어져도 좋고, 또는 공중합체와 같이 다른 화학적 조성을 가진 복수개의 단량체로 이루어져도 좋다. 결합된 단량체 체인을 가지고 있는 가교 결합된 고분자가 본원 발명에 따른 적용 분야에서 특히 유용하다. 본원 발명에 따른 방법, 장치 및 장치 구성요소에서 사용가능한 고분자는 플라스틱, 탄성중합체(elastomer), 열가소성 탄성중합체(thermoplastic elastomer), 탄성플라스틱(elastoplastics), 자동온도조절장치(thermostats) 및 열가소성체(thermoplastics) 및 아크릴레이트(acylates)를 포함하나, 이에 한정되는 것은 아니다. 실시예화된 고분자는 아세탈 고분자, 생분해성 고분자, 셀룰로스 고분자, 불화고분자(fluoropolymers), 나일론, 폴리아크릴로니트릴 고분자, 폴리아마이드-이미드 고분자(polyamide-imide polymer), 폴리이미드(polyimide), 폴리아크릴레이 트, 폴리벤지이미다졸(polybenzimidazole), 폴리부틸렌(polybutylene), 폴리카보네이트, 폴리에스테르, 폴리에테리마이드(polyetherimide), 폴리에틸렌, 폴리에틸렌 공중합체, 개조된 폴리에틸렌(modified polyethylene), 폴리케톤(polyketone), 폴리(메틸 메쓰아크릴레이트), 폴리메틸펜텐(polymethylpentene), 폴리페닐렌 옥사이드 및 폴리페닐렌 설파이드, 폴리프탈리미드, 폴리프로필렌, 폴리우레탄, 스티렌 수지, 술폰기에 기초한 수지, 비닐기에 기초한 수지 또는 이들의 조합을 포함하나, 이에 한정되는 것은 아니다.
이 명세서의 부분에서 "등록 전사(registered transfer)", "등록 조립(registered assembly)" 및 "등록 집적화(regeistered integration)"는 전사되는 소자들의 상대적인 공간 배치를 유지하는, 바람직하게는 약 50%, 및 더 바람직하게는 어떤 적용 분야를 위해서 약 1% 내에서, 일치된 공정을 나타낸다. 또한, 본원 발명의 등록 공정은 인쇄 가능한 반도체 소자들을 100 마이크론 범위 내에서 미리 선택된 수용 기판의 특정 부분으로, 바람직하게는 어떤 실시예의 경우에는 50 나노미터의 범위 내에서 전사, 조립 및/또는 집적시킬 수 있는 본원 발명에 따른 방법의 능력을 나타낸다.
브릿지 소자(bridge element)는 인쇄 가능한 반도체 소자와 같은 특징부를 반도체 웨이퍼와 같은 도너 기판에 연결시키는 소자들을 일직선이 되도록 유지하는 것이다. 한 실시예에서, 브릿지 소자는 하나 또는 하나 이사의 특징부를 수용부 기 판에 연결시키면서 아랫 부분이 부분적으로 또는 전체적으로 절단되어 있는 구조이다. 브릿지 소자는 전사, 조립 및/또는 집적화 공정 단계 동안에, 선택된 배향 및/또는 인쇄 가능한 반도체 소자와 같은 특징부의 위치를 유지하는데 유용하다. 또한, 브릿지 소자는 전사, 조립 및/또는 집적화 공정 단계 동안에, 인쇄 가능한 반도체 소자와 같은 특징부의 일련의 배열 또는 패턴의 상대적인 위치 및 배향을 유지하는데 유용하다. 본원 발명의 방법에서, 브릿지 소자는 일관된 탄성 중합체 스탬프와 같은 전사소자의 접촉 표면을 포함하는 접촉, 결합 및 전사 공정 단계 동안에 인쇄 가능한 반도체 소자와 같은 특징부의 위치 및 공간적인 배열을 유지하여, 모체 웨이퍼로부터 전사소자로 등록된 전사를 가능하게 한다. 본원 발명의 이러한 면에서 브릿지 소자는 전사소자의 접촉 및/또는 전사하자마자 인쇄 가능한 반도체 소자의 위치와 배향을 유효하게 변화시키지 않고도, 인쇄 가능한 반도체 소자로부터 떼어낼 수 있게 한다. 열처리(annealing)는 전형적으로 전사소자의 접촉 및/또는 전사하는 동안에 브릿지 소자의 파열에 의해 달성된다.
하기 개시된 부분에서, 본원 발명에 따른 장치의 수많은 상세부분과 장치의 구성요소 및 방법이 본원 발명의 정확한 특징을 완전히 설명하기 위해 언급되어 있다. 그러나, 이러한 상세부가 없이도, 본원 발명이 실행될 수 있다는 것은 본원 발명이 속하는 당업자에게서 명백할 것이다.
본원 발명은 마이크로패턴, 나노패턴 및 마이크로패턴과 나노패턴의 조합을 포함하는 특징부를 전사시키기 위한 방법을 제공한다. 본원 발명은 탄성 중합체 스탬프에 의해 패터닝하는 방법을 제공함으로써, 교체를 제공하고/제공하거나 표면에 직접적으로 특징부를 오목하게 한다. 전사소자에서 표면 재료의 점탄성(viscoeleastic) 특징은 분리시키는 힘(즉, 표면으로부터 물체를 들어올릴 수 있는 힘)을 이끌게 되고, 이것은 분리 속도에 의존하게 된다. 하나의 유용한 실시예에서, 높은 분리 속도를 가지고 있는 경우, 이러한 힘은 충분히 커서 심지어 전사소자의 고정 표면 에너지가 기판의 그것보다 낮을 때에도 기판으로부터 물체를 제거하여 전사소자 위에 그들을 전사시킬 수 있다. 낮은 분리 속도를 가지고 있는 경우, 이러한 분리시키는 힘은 낮아진다. 최종 기판에 대해 일련의 물체의 배열을 지탱하는 전사소자를 접촉시키고, 소자들을 천천히 분리시키는 것은 전사소자로부터 기판으로 이러한 물체들이 전사시키는 것을 이끌게 된다. 상기 개시되는 전사 프린팅을 위한 통제된 분리 속도의 공정은, 여기에서 인용 문헌으로서 구체화되어 있으며 2005. 6. 2자로 출원된 U.S 특허 No. 11/145,542호에 개시된 그러한 전사 접근을 포함하는, 다른 전사 접근과의 조합에서 사용될 수 있다.
도면 1은 하나의 기판으로부터 또 다른 기판으로, 프린팅되는 고형체를 전사시키기 위한 공정을 개요적으로 설명하고 있다. 도면 1A는 전체적으로 형성되어 있고, 고형체( "특징부" 40)(예를 들면, 장치, 재료, 구성 요소, 생물학적인 실재)를 지탱하는 기판 20이 제조되는 공정의 시작 부분을 설명하고 있다. 수용 기판은 하향식(top-down) 구조물, 상향식(bottom-up) 성장, 자기-조립(self-assembly) 또는 다른 방법을 사용하여 제조될 수 있다. 유연한 탄성 중합체 전사소자(스탬프) 10을 이러한 고형체와 접촉시키는 것은 정합성 접촉을 이끌게 되고, 이것은 전형적으로 반데르발스 상호작용에 의해 지배되는 일반적인 접착력에 의해 유도되게 된다. 특징부 40과 전사 표면 15 사이의 접착이 충분히 높은 속도(전형적으로 약 10 cm/s 또는 상기 나타낸 시스템을 위해서는 이보다 더 빠른 속도)를 가지고, 수용부 기판 20으로부터 전사소자 10을 분리시키는 탄성중합체의 점탄성 중합체적인 작용 때문에 속도에 민감하다는 것은(즉, 동력학적으로 통제가능하다는 것은)전사소자 10의 표면 15으로 특징부 40을 우선적으로 흡착시키는데 충분한 접착력을 이끌게 되어 그들을 수용부 기판 표면 25로부터 리프트 오프(lift off)시키게 된다(도면 1B). 이러한 특징부 40으로 현재 "잉크칠해져 있는(inked)" 전사소자 10은 수용부(장치) 기판 30과 접촉하게 된다(도면 1C). 충분히 낮은 속도(약 1 mm/s 또는 그 보다 낮은 속도)로 전사소자 10을 제거하는 것은 특징부 40가 수용부 기판 표면 35에 우선적으로 흡착되어 전사표면 15로부터 분리되도록 야기시킨다(도면 1D). 전사은 평탄한 스탬프를 가지고, 또는 접하면서 단지 도너 기판으로부터 일련의 재료를 전사시키는 구조화된 소자를 가지고 수행될 수 있다. 도면 1에서 설명되는 실시예는 평탄한 표면을 나타내고 있다(표면이 압축되지 않을 때). 하기에서 설명되어지는 바와 같이, 그러나, 어떠한 전사 표면 15, 도너 기판 25 및 수용 표면 35은 곡선 모양으로 될 수 있다(도면 20D를 보라).
접착 공정에 대한 동력학적인 의존도를 지배하는 물리학은 탄성중합체 스탬 프의 탄성중합체 반응에 기원을 가지고 있다. 우리는 회전 실험을 수행하여 통상적으로 얻을 수 있는 폴리디메틸실록산(PDMS) 고무(Sylgard® 184, DowCorning) 경우를 위한 이러한 의존도에 있어서 정량적인 정보를 산출하였다. PDMS(Dow-Sylgard 184)의 석판은 PDMS 스페이서(spacer)를 사용하여 약 7mm 정도 떨어져 있는 두 개의 200 mm 실리콘 웨이퍼 사이에서 캐스팅(casting)되어 65 ℃에서 경화된다. 회로판은 (트리데카플로오로-1,1,2,2,-테트라하이드로옥틸)-1-트리클로로실란(United Chemical Technologies)로 진공 데시케이터(desiccator) 속에서 1 시간 동안 처리되어 PDMS 석판의 제거를 용이하게 한다. 상기 석판은 딱딱한 기울어진 유리 플레이트에 놓여지고, 상기 플레이트의 기울어지는 정도가 동일 수준의 카운터탑(countertop)에 대해 측정된다. 강철 실린더(McMaster-Carr, 직경 12.7 mm, 길이 75.5 mm, 75.2 g)가 기판의 상부에 놓여지고, 회전되도록 허용된다. 상기 석판은 연속적인 롤 테스트 사이에서 린트(lint) 롤러(roller)(3M)에 의해 세정된다. 회전 속도는 롤러와 스탑워치(stopwatch)로 측정된다. 영상(video) 풋에이지(footage)를 포착하고 분석하여 실린더가 일정한 속도로 석판에 대하여 회전하였음을 확인하였다.
이러한 실험예에서, PDMS 고무의 기울어진 석판 아래로 회전되는 강철 실린더는 일정 속도에 도달하게 되며, 중력이 접촉 지점의 배향 끝 부분에서 PDMS로부터 강철부분을 분리시키는데에 작용하게 된다. 중력 포텐셜의 손실은 측정된 회전 또는 분리 속도 v 에서 접착 에너지 이력 현상(adhesion energy hysteresis)(PDMS로부터 강철을 분리시키기 위해 필요한 일과 진행하는 접촉 말단에서 방출되는 에너지의 차이)으로 획득된다. 회전되는 실린더의 전면부에서 진행하는 접촉 부분과 관련되는 에너지는 전형적으로 작아서, 흡착 에너지 이력 현상은 분리 에너지 또는 에너지 방출 속도 G로서 획득된다. 도면 2는 v 에 대한 G의 의존성을 보여주고 있다. 여기에서 측정되는 속도의 범위(0.02 에서 4.8 cm/s)에 대해, 에너지 방출 속도는 크기에 따라 다양하게 된다.
전사-프린팅 실험에서 픽업(pick-up)과 프린팅 효율은 정량적으로 유사한 경향을 따른다. PDMS 스탬프가 마이크로 구조를 지탱하는 기판으로부터 천천히 박리될 때, 탄성중합체-마이크로구조 계면(interface)을 위한 분리 에너지 GPDMS는 마이크로구조와 기판 사이의 계면을 위한 그것의 상대적 GSUBSTRATE 보다 더 작다. 결과적으로 탄성중합체-마이크로구조 계면은 마이크로구조-기판 계면보다 더 쉽게 떨어진다. 그러나, 분리 에너지 GPDMS는 PDMS의 점성 움직임 때문에, 박리 속도(또는 "박리 속도"), v (예를 들면, 도면 2를 보라)에 크게 의존한다. 분리 에너지와 박리 속도는 다음과 같이 표현될 수 있다;
GPDMS = G0[1+φ(v)]
상기 φ는 v 의 증가하는 함수이고, G0은 상수이다.
대조적으로, 마이크로구조-기판 계면을 위한 분리 에너지 Gsubstrate는 전형적으로 속도에 독립적이다. 박리 속도가 증가될수록, GPDMS는 탄성중합체-마이크로구조 계면이 충분히 강하여 마이크로구조-기판 계면을 절단할 때까지 GSUBSTRATE에 대하여 증가하게 된다. 어떤 계면이 끊어질 것인지를 결정하는 것은 마이크로구조의 기하형태에 달려있으며, 층상 재료에서 필적할만한 균열 모드를 비교하기 위해 사용되는 것과 유사한 에너지에-기초한 주제에 의해 성립될 수 있다. 기하형태의 설계를 고려하는 것은, 예를 들면, 통제된 균열을 촉진하기 위해 압력 농축 영역을 제공하거나 또는 흡착 정도를 변형하기 위해 접촉 영역 면적을 조절함으로써 마이크로구조의 전사을 관리하는데 유용할 수 있다. 전사-프린팅 기준의 핵심적인 개념은 탄성 중합체로부터 고형 물체의 분리 에너지가 속도에 밀접하게 의존적이라는 것이며, 기판 계면으로부터 고형체의 분리 에너지가 속도에 비 의존적이라는 것이다.
도면 3은 수용 기판으로부터 스탬프로 전사될 수 있는 특징부의 실시예를 제공하고 있다. 도면 3A는 절연체 위에 놓여 있는 실리콘(silicon-on-insulator, SOI) 웨이퍼로부터 미세기계가공되어 있고, 그들의 끝 부분을 고정시켜 웨이퍼의 에칭되지 않은 부분과 연결되어 있는 독립되어 있는 실리콘 빔을 보여주고 있다. 이러한 딱딱하고, 독립되어 있는 구조로부터 스탬프를 천천히 제거하는 것은 그들로 하여금 비접촉인 상태로 남겨두게 한다(도면 3A). 그러나 빠른 제거는 끝 부분 에서 그들을 파쇄시키게 되어, 그들로 하여금 스탬프에 접촉하도록 하게 한다. 그래서, 실리콘 빔으로 잉크칠해진 스탬프는 접촉 및 수용 기판으로부터 천천히 제거하여 그러한 빔을 전사시킬 수 있다.
특징부 제거 효율에 있어서 분리 속도의 효과는 도면 22 및 도면 23에 보여진다. 더 높은 분리 속도로, 더 많은 특징부들이 제거되어 진다(도면 22d-22f를 비교하라). 도면 23A는, 또한, 탄성 중합층 또는 필름(PDMS의 경우)의 프린팅 효율에 있어서의 영향을 설명하고 있다.
실시예 1: 반도체 회로판 위에서 전사 프린팅
본원 발명은 도너 기판 표면으로부터 수용부 기판 표면으로 복수 개의 구조를 전사 인쇄시키는 방법을 포함한다. 예를 들면, 도면 4는 하나의 탄성 중합체 스탬프에 의해 I-형태의 실리콘 마이크로구조(내삽된 그림)로 인쇄된 30 mm × 38 mm GaAs 웨이퍼를 보여주고 있다. 한 단계에서, 잉크칠해진 탄성중합체 스탬프는 100-mm GaAs 웨이퍼 위에 직접적으로 주위의 조건에서 패턴을 인쇄한다. 이러한 배열은 약 24,000 마이크로구조를 포함하고, 전 공정의 수율은 미세기계가공, 픽업 및 인쇄를 포함하여 99.5% 이상이 된다(배열로부터 누락된 100 개의 마이크로구조보다 더 작은 수에 해당함). 수용부 기판의 표면에 있는 입자들은 전형적으로 가장 유효한 결점이 된다. 세심한 공정과 수용 기판의 처리를 포함하여 주의를 기울인다면, 인쇄 효율은 100%에 접근할 수 있다.
반도체 재료 결합체에 웨이퍼-집적화 접근과는 달리, 상기 개시된 인쇄 공정은 면적 증가를 위한 잠재력을 가지고 있으며, 주어진 면적의 유일한 도너 기판은 동일 면적에 대한 여러 개의 수용 기판에 대한 마이크로구조 또는 실질적으로 더 넓은 면적을 가진 유일한 수용부 기판을 제공한다. 이러한 능력은 인쇄되는 재료이 고가이고, 광대한-면적, 산발적인 적용 범위가 바람직할 때 중요하다. 도면 5에서 보여지는 바와 같이 GaN 마이크로구조(하기 기재되는 바와 같이 제조되는)와 실리콘(100) 위에 인쇄되는 것이 이러한 시스템 중의 한 실시예이다.
전사 공정은 순전히 부가적이기 때문에, 본원 발명의 실시예는 반복된 프리팅을 포함하고 있다. 그러한 반복된 프린팅 단계는 몇 번의 공정 단계를 가지고 다양한-분야 또는 심지어 다층형의 조합의 쉬운 구조를 가능하게 하여, 광이온 밴드갭 재료(photoionic bandgap material) 또는 다층 전기 시스템과 같은 분야로 제한되는 것은 아니지만, 이를 포함하는 다양한 분야에 사용될 수 있다.
상기 개시된 기술은 실질적으로 어떠한 평활한 기판 위에 다양한 크기 및 형태의 물체를 프린팅할 수 있다. 예를 들면, 도면 7은 본원 발명을 사용하여 InP 위에 인쇄된 초미립형(submicrometer, 0.3㎛ × 20㎛ × 0.1㎛) 실리콘 구조를 보여주고 있다. 나노미터 및/또는 마이크로미터 수준의 크기를 가지고 있는 나노구조 및/또는 마이크로구조를 증착시키는 본원 발명의 능력은 스탬프에 기초한 전사 인 쇄가 장치 규모로 또는 그 보다 더 작은 물체의 생성을 위해 유용하다는 것을 나타낸다.
본원 발명은 더 큰 크기(예를 들면 100㎛ × 100㎛ × 2.5 ㎛)의 인쇄를 포함한다. 그러한 인쇄 크기는 정교한 회로를 지탱하는 구조에 유용하다(도면 8). 인쇄된 물체와 수용부 기판 사이의 유일한 울퉁불퉁함이 전사를 방해할 수 있기 때문에 큰 물체를 프린팅하는 수율은 일반적으로 작은 물체를 하는 것보다는 낮다. 그럼에도 불구하고, 수용부 기판이 매끄러울때, 심지어 프린팅이 세정 환경 외부에서 수행될 때에도 95% 또는 그보다 더 양호한 수율이, 상기 존재하는 모든 웨이퍼-형성되는 기하형에서 달성될 수 있다. 약 3nm 또는 1㎛ 보다 작은 표면 조면도(surface roughness)를 가지고 있는 기판은 대개 화학적 조성 또는 표면 에너지와 관계없이, 탄성중합체 스탬프로부터 수용부 기판을 위한 효율적인 표면으로 작용할 수 있다. 예를 들면, 실리콘 마이크로구조는 SiO2, NaCl 및 MgO(도면 9)와 같은 친수성 표면, 또는 폴리스티렌 또는 그것의 천연 산화물로 초벌 탈거된(stripped) 실리콘에 한정되는 것은 아니지만, 이와 같은 것을 포함하는 소수성 표면 중 어느 하나 위에 전사될 수 있다. 표면 거칠기가 1㎛ 보다 3 nm 증가됨에 따라, 일반적으로 수율은 감소하게 된다.
본원 발명은 통상적인 접착제 또는 전문화된 표면 화학을 사용하지 않고서 도, 신뢰할 만한 프린팅을 제공한다. 이것은 중간 정도에서 높은 온도 공정(~150℃ 및 그 이상)과 인쇄된 구조와 수용 기판 사이의 양호한 전기적인 접점을 허용하기 때문에 기판에 근거한 마이크로구조 프린팅의 분야에서 중요하다. n-형 실리콘 마이크로구조를 p-형 실리콘 기판으로 전사시킴으로써 형성되는 프린팅된 p-n 접합(도면 10)은 이 두 개의 특징부를 활용한다. 열처리(annealing) 및 접합(junction)의 금속화(metallization)는 적용된 편차가 -1에서 1 V에서 이르기 때문에 단일체의 p-n 접합을 위한 맞춤(fit)에 의해 잘 묘사되어지는 특징을 가지고 있는 정류 장치를 생성한다(도면 10). 도면 10에서 맞춤은 1.7이라는 이상적인 인수를 가지고 있으며, 2 GΩ의 저항기와 일련의 400 Ω 저항기로 분로되어(shunted) 있는 0.9 nA의 역 포화 전류를 가지고 있는 다이오드로 특징지워진다. 1 V편차에서, 이러한 인쇄된 접합은 약 6.7 A cm-2의 전류를 유지한다.
실시예 2: 시트와 같은 기하 형태의 전사 프린팅
높은 박리 속도에서 스탬프에 특징부를 강하게 접착시키는 것은 실시예 1에서 설명되어지는 물체들의 분류에 신뢰성이 높고 높은 수율의 프린팅을 이루는데 필수적이다. 이러한 접착은 실제로서는 그들의 전체 길이를 따라 수용 기판에 이온 결합에 의해 결합되어 있는 재료 구조를 제거하기 위해 충분히 강해도 좋다. 실시예로서, 도면 11은 운모와 접촉하고 있는 스탬프를 충분히 높은 박리 속도로 제거함으로써 대형 운모의 수용부 기판으로부터 패턴화된 리본을 쪼개어 프린팅된 얇은 고품질의 백운모(V-1 등급 운모)의 패턴을 보여주고 있다. 또한, PDMS 스탬프는 패턴화되지 않은 V-1 등급 운모 또는 흑연(도면 12)으로부터 시트를 쪼개어, SiO2와 결합된 운모 시트로부터 리프트 오프시킬 수 있으며, 이것은 스탬프-마이크로구조의 계면이 강해서 수용 기판에 결합된 구조를 제거하기 위해서는 적어도 6 J/m2만큼 강한 높은 박리 속도여야 한다는 것을 나타내 준다. 높은 박리 속도에서 존재하는 높은 접착력은 낮은 박리 속도에서 최소 수준까지 감소된다.
실시예 3: 구형 기하 형태의 전사 인쇄
상기에서 개시된 전사소자는, 예를 들면, 실리카 마이크로구조(도면 13) 및 미분말의 화분(grains of pollen)(도면 14)와 같은 매우 평평하지 않고, 구형인 구조물을 픽업(pick-up)시키고 방출시킬 수 있으며, 이들은 매우 작은 면적의 딱딱한 수용 기판과의 접촉면을 가지고 있다.
실시예 4: 롤링과 압축에 의해 굴곡이 진 표면 위로 태양 전지와 실리콘 마이크로구조의 전사 인쇄
상기에서 개시된 전사 인쇄 공정은 확립된 기술분야에서 많은 적용 분야를 가지고 있다; 그것의 특이적인 능력은 다른 장치를 향한 기회를 만들어 낸다는 것이다. 그러한 능력을 설명하기 위해, 실리콘 구조와 광다이오드(photodiode)가 렌즈의 굴곡된 표면위에 프린팅된다. 비-평면상의 프린팅은 원통형의 기판을 회전시 킴으로써, 또는 구형의 기판을 평평한, 굴곡이 없는 스탬프를 압축시킴으로써 진행된다. 도면 15는 원통형의 유리 렌즈 위에 프린팅된 실리콘 마이크로구조의 배열을 보여주고 있다. 도면 16은 저가의 구형 폴리카보네이트 렌즈 위에 프린팅된 실리콘 마이크로구조의 배열을 보여주고 있다. 도면 17은 전형적인 장치(도면 18)의 특징인 현재-전압으로 유리 렌즈 위에 프린팅된 완전히 기능적인 단일-결정형의 실리콘 광 다이오드를 설명하고 있다. 그러한 비-평면성 마이크로구조물은 굴곡이 진 핵심 또는 영상 광학에 있어서 빛 검출 및 에너지 생성을 포함하는 적용분야에서 유용하다.
수용부 기판의 제조: 실시예에서, 실리콘 마이크로구조는 통상적인 광 석판술 및 Shipley 1805 포토리지스트(Photoresist, PR)를 가지고 있는 상-전사 광 석판기술(phase-shift photolithography)에 의해 패터닝된 SOI 회로판(Shin-Etsu, 상부에 있는 실리콘 3.0 ㎛, 내장된 산화물 200 nm, n-형 저항 5-20 Ω cm; 또는 Soitec, 상부에 있는 실리콘 100 nm, 내장된 산화물 200 nm, p-형)으로부터 생성된다. 상부에 있는 실리콘은 에칭 마스크(etch mask)로서 PR을 사용하는 SF6 플라즈마(30 mtorr, 40 s.c.c.m. SF6, 50W) 또는 전자-빔 증발에 의해 증착된 Ti/Au(3/30 nm)의 에칭 마스크를 사용하는 수용성 KOH(20 wt%, 100℃)에 의해 에칭된다. Ti/Au 에칭 마스크는 물 속에서 KI/I2(2.67/0.67 wt%)을 사용하는 KOH 에칭 이후에 제거된다. 그리고 나서, 내장된 산화물은 농축된 HF로 에칭된다.
GaN 마이크로구조가 GaN-on-실리콘(GaN-on-silicon)(111)회로판(Nitronex)로부터 생성된다. 질화물은 PECVD SiOx(500 nm) 및 에칭 마스크로서 Cr (150 nm)을 사용하는 유도적으로 연결된 플라즈마 반응성 이온 에칭기(3 mtorr, 15 s.c.c.m. Cl2, 5 s.c.c.m. Ar, -100 V bias)에 의해 에칭된다. 그리고 나서 마이크로구조는 수용성 KOH(20 wt%, 100℃)에 실리콘을 에칭시킴으로써 아랫 부분이 절단되게 된다.
운모(V-1 등급, 탐침 구조)는 전자-빔으로 증발된 Cr (100 nm)과 마스크로서 PR을 사용하는 유도적으로 연결된 플라즈마 반응성 이온 에칭기(3 mtorr, 15 s.c.c.m. BCl3, 5 s.c.c.m. Ar, -90 V bias)에 의해 부드럽게 된다. 패턴화되지 않은 V-1 등급 운모와 흑연 기판(SPI-1 등급, 탐침 구조)이 수용체로서 사용되어 진다.
실리카 마이크로스피어(microsphere) 필름은 실리콘 웨이퍼 위에 IPA 방울과 마이크로스피어 수용성 현택액으로 캐스팅되고, 건조시킴으로써 제조된다. 또한, 미세화분형의 필름(pollen film)은 실리콘 웨이퍼 위에서 현탁액을 캐스팅하고, 건조시킴으로써 제조된다.
PDMS 전사 제조: PDMS 스탬프(Dow-Sylgard 184)는 평평한 기판(예를 들면, 폴리스티렌 페트리 디쉬, Fisher Scientific)에 대해 캐스팅되고, 약 2 cm × 2 cm ×7mm 두께의 전형적인 크기로 절단된다. 스탬프는 도너 기판에 대해 얇은 판으로 절단하여 정합성 접점들을 얻을 수 있고, 연속적으로 10 cm/s 또는 그보다 더 빠른 속도로 전사되어 정면이 박리되는 것과 같은 박리 방식으로 하여 연속적으로 제거된다. 그리하여, 도너 기판으로부터 물체로 "잉크칠해진" 스탬프는 수용 기판에 대해 얇은 판으로 절단되고, 연속적으로 늦은 속도로 수동 박리되어(약 1 mm/s) 제거되어 전사-프린팅 공정을 완료하게 된다.
인쇄된 접합 다이오드 구조물: SOI 칩(Shin-Etsu)는 스핀-온-불순물(spin-on-dopant, Zhue et al.)(P509, Filmtronics)을 이용하여 상측 표면에서 깊게 n-도핑되고, 5초 동안 950℃에서 활성화된다. 상기 기재된 바와 같이, 생성된 마이크로구조는 보론-도핑된 시험관-급 실리콘 칩(Montco, 저항 1-100 Ω cm) 위에 인쇄된다. 프린팅되기 전에, 수용 표면은 약 1% HF에 침지되어 천연 산화물을 제거하고, 이온화된 증류수로 세척되고, N2 가스로 건조된다. 그리고 나서, 인쇄된 접합부는 N2 가스에서 600 ℃에서 2분 동안 풀림 처리된다. 금속 접점들은 Shipley 1818을 이용한 사진 석판술(photolithography)과 전자-빔-증발된 AI/Au(20/50 nm) 리프트-오프에 의해 규정된다. 상기 접점들은 500℃에서 4분 동안 풀림 처리에 의해 비-정류된(rectifying) 상태로 만들어진다.
광다이오드 구조물(photodiode fabrication): 실리콘 광 다이오드는 매우 n-도핑된(n-doped, P509, Filmtronics) 선택된 표면과 매우 p-도핑된(p-doped, B-75X, Honeywell) 다른 표면을 가진 n-형 SOI 회로판(Shin-Etsu)으로부터 생성된다. 도핑된 부분은 스핀 온 글래스(spin on glass)(700B, Filmtronics)으로 된 창을 사용하여 규정되며, 상기 개시된 바와 같이(Zhu et al.) 인쇄된 접합 구조물을 위해서는 먼저 n-형을, 그리고 나서 p-형을 풀림 처리함으로써 불순물을 활성화시킨다. 구조는 연속적으로 SF6 플라즈마를 사용하여 마이크로 기계 가공되고 HF로 아랫부분이 절단된다.
실시예 5: 동력학적으로 통제된 깊이를 가진 층상화된 패턴의 전사 인쇄
본원 발명의 또 다른 실시예는 층을 전사시키기 위해 본원 발명에 따른 탄성 중합체 장치 및/또는 점성 및 탄성 재료 전사소자(viscoelastic transfer device)를 사용하는 것으로, 상기 전사되어지는 층의 깊이 또는 두께는 동력학적으로 통제가능한 것이다(도면 28). 일반적으로 분리 속도가 빠르면 빠를수록, 전사 층의 두께도 더 커지게 된다. 따라서, 분리 속도를 조절함으로써, 전사 층의 두께 또는 깊이를 통제할 수 있다.
전사 층의 조성은 흑연, 흑연 구조물 또는 운모와 같은 것을 포함하는 층으로 이루어진 재료이나, 이에 한정되는 것은 아니다. 상기 층은 흑연에 대해서는 일 련의 반복되는 평면층으로 이루어진 구조를 가질 수 있으며, 상기 층은 반데르발스 힘에 의해 결합되어 있다. 또한, 본원 방법은 일련의 비-평면 층으로 이루어진 재료로부터 재료 및 구조를 전사시키는데에도 유용하다. 상기 층은 런던, 수소 결합, 공유 결합 및 이온 결합을 포함하는 다른 힘들 중 어느 하나 또는 하나 이상에 의해 결합될 수 있다. 더 강한 접착력을 가진 층은 더 높은 분리 속도를 필요로 하는 것과 같이 층 간의 결합 크기는 어떤 깊이의 층을 리프트 오프시키기 위해 필요한 분리 속도에 영향을 줄 것이다.
도 28A는 일반적인 공정을 요약하고 있다. 먼저, 예를 들면, 흑연, 흑연 구조물 또는 운모와 같은 층상화된 구조로 이루어진 기판의 적당한 외부 표면이 패턴화되어 마스킹된다. 실시예에서 패턴은 선택된 물리적인 규모, 공간적인 조합 및 위치를 가지고 있는 하나 또는 하나 이상의 마스킹된 부분이다. 실시예로 나와 있는 패턴은 리본, 작은 판(platelet), 띠, 디스크 또는 이들의 어떠한 조합으로 이루어진다. 상기 실시예에서 마스킹된 부분의 기하적인 및 물리적인 규모는 전사되어지는 특징부의 기하적인 및 물리적인 규모를 규정한다. 그리고 나서, 마스킹되지 않은 부분이 에칭되고/되거나, 건조한 또는 습윤한 공정에 의해 부드럽게 되어져 화학적으로 마스킹되지 않은 부분을 변형시킨다. 기판의 외부 표면에서 마스킹된 부분은 임의적으로 제거될 수 있다. 탄성 중합체 장치가 리프트 오프 또는 패턴을 방출하기 위해 패턴과 접촉하게 된다. 패턴과 전사 표면의 분리 속도를 변화시킴으로써 전사 패턴의 두께는 다양해질 수 있다. 이것은 운모 층(도면 28b 및 28c)에서 뿐만 아니라 흑연 층(도면 12)에서도 보여지고 있다.
리프트 오프(lift-off) 패턴 또는 층의 깊이는 많은 인자, (i) 차폐된 부분의 물리적인 직경; (ii) 패턴의 조성; (iii) 사용된 에칭 또는 화학적 대안 시스템 및 (v) 전사소자의 동력학적인 속도 또는 상기 패턴을 포함하는 도너 표면으로부터 전사소자가 분리되는 속도를 포함하는 인자와, 수많은 층이 리프트 오프되어 전사 표면 장치로 전사되어 지도록 하는 더 빠른 전사속도에 따라서 달라진다.
인용 문헌과 변형에 의한 구체화에 관련된 진술
본원 출원 전체에서 인용되어 있는 모든 인용 문헌들, 예를 들면, 공고된 또는 등록된 특허 또는 그의 균등물을 포함하는 특허 서류; 특허 출원 공개 공보; 및 특허출원되지 않은 문헌 서류 또는 다른 근원 서류들은, 마치 각각이 인용 문헌으로 구체화되어 있는 것과 같이, 전체적으로 상기에서 인용 문헌으로 구체화되어 있으며, 그 정도에 있어서, 각각의 인용 문헌은 적어도 부분적으로는 본 출원의 명세서와 일관된다(예를 들면, 부분적으로 일관되지 않은 인용 문헌은 인용 문헌 중에서 부분적으로 일관하지 않은 부분을 제외하고는 인용 문헌으로 구체화되어 있다).
상기에서 개시되는 또는 실시예로 구체화되는 모든 조합 또는 구성요소들의 조합은 본원 발명을 실시하는 데 사용될 수 있다.
본원 명세서에서 어떠한 범위가 주어질 때마다, 예를 들면, 주어진 범위에 포함되는 각각의 모든 범위 뿐만 아니라 온도 범위, 크기 범위, 전도율 범위, 시간 범위 또는 조성 또는 농도 범위, 모든 중간체 범위 및 부수적 범위를 본원 명세서에서 포함시키는 것이 가능하다. 어떤 부수적 범위 또는 어떤 범위에서의 각각의 수치 또는 상기 명세서에서 포함되는 부수적 범위는 상기 청구항으로부터 배제될 수 있다.
본원 명세서에 기재되어 있는 모든 특허와 공개용 문헌은 본원 발명과 관련되는 분야의 당업자의 기술 수준에 있어서 암시되는 것들이다. 상기에서 인용된 인용 문헌은 그들의 공개일 또는 출원일로서 본 발명이 속하는 상태를 나타내기 위해 전체적으로 상기에서 인용 문헌으로 구체화되어 있으며, 이러한 정보는, 필요하다면, 종래 기술이 속하는 특별한 실시예를 배제하기 위해 상기에서 사용되어질 수 있다.
상기에서 사용되어지는 바와 같이, "이루어지는(comprising)"은 "포함하는(including)" "내포하는(containing)", 또는 "~을 특징으로 하는(characterized by)"와 동의어이며, 포괄적인 또는 개방된 의미를 나타내고, 추가적인 언급되지 않은 구성 요소 또는 방법상의 단계를 배제하는 것이 아니다. 상기에서 사용되어지는 바와 같이, "~으로 구성되는(consisting of)"은 청구항의 구성 요소에서 특정되지 않은 어떤 구성 요소, 단계 또는 요소를 배제하는 것이다. 상기에서 사용되어지는 바와 같이, "본질적으로 ~으로 구성되는(consisting essentially of)"은 청구범위의 기본적인 및 신규한 특징에 구체적으로 영향을 미치지 않는 재료 또는 단계를 배제하는 것이 아니다. 각각의 상기 예에서, "이루어지는", "본질적으로 ~으로 구성되는", "~으로 구성되는"은 나머지 두 개의 용어 중 어느 하나로 대체하는 것이 허용된다. 상기에서 적합하게 설명되어지는 발명은 어떤 구성 요소 또는 구성 요소, 제한 또는 복합적인 제한 없이 실시되어도 좋으며, 상기에서 구체적으로 설명되어 지지 않을 것이다.
본원 발명이 속하는 당업자 중 어느 한 사람은 불필요한 실험의 수단을 쓰지 않고도 본원 발명의 실시에서 특별히 실시예화된 것들 이상의 출발 재료, 재료, 반응재료, 합성 방법, 정제 방법, 분석 방법, 검사 방법 및 방법을 인식할 수 있을 것이다. 어떤 그러한 재료 및 방법 중에서 모든 공지된 작용의 동등물은 본 발명에서 포함되어 질 수 있다. 사용된 용어와 표현들은 설명을 위해서 사용된 것으로 이에 제한되지 않으며, 그러한 용어와 표현의 사용에 있어서 개시되고 설명되어지는 feature의 어떤 동등물 및 그 동등물의 일 부분을 배제하고자 하는 어떤 의도도 없으며, 그러나, 청구된 발명의 범위에서 다양한 개조화는 가능하다는 것이 인식되어져야 한다. 따라서, 본 발명이 바람직한 실시예 및 선택 가능한 특징부에 의해 특별히 개시되어 있음에도 불구하고, 여기에서 개시된 개념의 개조화 및 변화는 본원 발명이 속하는 당업자에게 취해질 수 있는 것이며, 첨부된 청구범위에서 규정된 바와 같이, 그러한 개조화 및 변화는 본원 발명의 범위에서 고려되어야 한다.
본 발명에 따른 방법 및 장치는 나노 크기 및/또는 마이크로 크기의 물리적 차원, 형태 및 공간 배향처리된 특징부 및 특징부 어레이를 고능률적으로 정확하게 등록 전사를 가능하게 한다.

Claims (40)

  1. 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로 특징부를 전사하기 위한 방법으로, 상기 방법은:
    전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계;
    적어도 하나의 특징부가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계;
    상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계;
    상기 전사표면을 제1의 분리속도로 상기 도너 표면으로부터 분리시켜 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써 상기 특징부가 그 상면에 배치된 전사표면을 형성하는 단계;
    상기 전사표면 상에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 및
    상기 전사표면을 상기 제1의 분리속도보다 낮은 제2의 분리속도로 상기 특징부로부터 분리시킴으로써 상기 특징부를 상기 수용부 표면으로 전사하는 단계
    를 포함하는 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로의 특징부 전사 방법.
  2. 제1항에 있어서, 상기 탄성중합체 전사소자는 1 MPa 내지 20 MPa의 범위에서 선택된 영률을 갖는 탄성중합체 층을 적어도 하나 포함하는 것인 전사 방법.
  3. 제1항에 있어서, 상기 탄성중합체 전사소자는 1 ㎛ 내지 100 ㎛의 범위에서 선택된 막두께를 갖는 탄성중합체 층을 적어도 하나 포함하는 것인 전사 방법.
  4. 제1항에 있어서, 상기 탄성중합체 전사소자는 탄성중합체 스탬프, 탄성중합체 주형 또는 탄성중합체 마스크를 포함하는 것인 전사 방법.
  5. 제1항에 있어서, 상기 탄성중합체 전사소자는 폴리디메틸실록산을 포함하는 것인 전사 방법.
  6. 제1항에 있어서, 상기 탄성중합체 전사소자의 전사표면과 상기 특징부의 외표면 사이에 정합성 접촉이 형성되는 전사 방법.
  7. 제1항에 있어서, 그 상면에 상기 특징부가 배치된 전사표면과 상기 수용부 기판의 상기 수용부 표면 사이에 정합성 접촉이 형성되는 전사 방법.
  8. 제1항에 있어서, 상기 제1의 분리속도는 상기 제2의 박리속도보다 5 내지 100 배 큰 것인 전사 방법.
  9. 제1항에 있어서, 상기 제1의 분리속도는 100 cm/s 내지 0.1 mm/s의 범위에서 선택되는 것인 전사 방법.
  10. 제1항에 있어서, 상기 제2의 분리속도는 0.1 mm/s 내지 100 cm/s의 범위에서 선택되는 것인 전사 방법.
  11. 제1항에 있어서, 상기 특징부는 길이가 100 nm 내지 1000 ㎛의 범위에서 선택되고, 폭이 100 nm 내지 1000 ㎛의 범위에서 선택되며, 및 두께는 1 nm 내지 1000 ㎛의 범위에서 선택되며, 상기 제1의 분리속도는 100 cm/s 내지 0.1 mm/s의 범위에서 선택되는 것인 전사 방법.
  12. 제1항에 있어서, 상기 특징부는 길이가 100 nm 내지 1000 ㎛의 범위에서 선택되고, 폭이 100 nm 내지 1000 ㎛의 범위에서 선택되며, 및 두께는 1 nm 내지 1000 ㎛의 범위에서 선택되며, 상기 제2의 분리속도는 0.1 mm/s 내지 100 cm/s의 범위에서 선택되는 것인 전사 방법.
  13. 제1항에 있어서, 상기 제1의 분리속도는 상기 특징부와 단위 면적 당 상기 탄성중합체 전사소자의 상기 전사표면 간의 분리 에너지를 4 J/㎡ 이상으로 발생시키기 위해 선택되는 것인 전사 방법.
  14. 제1항에 있어서, 상기 제1의 분리속도 및 상기 제2의 분리속도 중 하나 또는 이들 모두가 분리시간 함수에 대하여 대체적인 상수인 전사 방법.
  15. 제1항에 있어서, 상기 제1의 분리속도 및 상기 제2의 분리속도 중 하나 또는 이들 모두가 시간 함수에 대하여 선택적으로 가변적인 전사 방법.
  16. 제1항에 있어서, 상기 특징부는 상기 도너 표면과 연결되며, 상기 제1의 분리속도는 상기 도너 표면으로부터 상기 특징부의 방출을 야기할 만큼 충분히 큰 것인 전사 방법.
  17. 제1항에 있어서, 상기 특징부는 적어도 하나의 브릿지 소자에 의해 상기 도너 표면과 연결되며, 상기 제1의 분리속도를 상기 브릿지 소자의 파열을 야기할 만큼 충분히 크게 함으로써 상기 도너 표면으로부터 상기 특징부를 방출하게 되는 것인 전사 방법.
  18. 제1항에 있어서, 상기 특징부는 상기 도너 표면에 의해 지지되는 자율직립 구조이며, 상기 제1의 분리속도는 상기 도너 표면으로부터 상기 특징부를 방출할 만큼 큰 것인 전사 방법.
  19. 제1항에 있어서, 상기 특징부는 마이크로크기의 구조물 또는 나노크기의 구조물인 것인 전사 방법.
  20. 제1항에 있어서, 상기 특징부는 인쇄 가능한 반도체 소자인 것인 전사 방법.
  21. 제1항에 있어서, 상기 특징부는 전자소자, 전자소자의 부품, 다이오드, 트랜지스터, 광전압 소자, 센서, 발광 다이오드, 마이크로전자기계 소자, 나노전자기계 소자, 광다이오드, 와이어, 소형 용기, 알약, 레이저 및 P-N 접합으로 구성된 군 중에서 선택되는 것인 전사 방법.
  22. 제1항에 있어서, 상기 특징부는 마이크로구조 및 나노구조 중 하나 또는 이들 모두를 포함하며, 상기 방법은 상기 마이크로구조 및 나노구조 중 하나 또는 이들 모두의 패턴을 상기 도너 표면으로부터 상기 수용부 표면으로 전사하는 단계를 더욱 포함하는 것인 전사 방법.
  23. 제1항에 있어서, 상기 수용부 기판은 고분자, 반도체 웨이퍼, 세라믹 재료, 유리, 금속, 종이, 유전체 재료 및 이들의 조합으로 구성된 군 중에서 선택되는 재료인 것인 전사 방법.
  24. 제1항에 있어서, 상기 수용부 표면은 평판형 또는 곡선형인 것인 전사 방법.
  25. 제1항에 있어서, 상기 방법은 상기 수용부 표면 상에 접착층을 마련하는 단계를 더욱 포함하며, 상기 전사표면 상에 배치된 상기 특징부는 상기 접착층과 접촉되는 것인 전사 방법.
  26. 제25항에 있어서, 상기 접착층은 접착률에 의존하는 분리속도를 제공하는 것인 전사 방법.
  27. 제1항에 있어서, 상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계; 상기 전사표면을 상기 도너 표면으로부터 상기 제1의 박리속도로 분리시키는 단계; 상기 전사표면 상에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 상기 전사표면을 상기 특징부로부터 제2의 박리속도로 분리시키는 단계; 또는 이들을 조합시킨 단계는 상기 전사소자와 운행 가능하게 연결된 구동기에 의해 수행되는 것인 전사 방법.
  28. 제1항에 있어서, 상기 방법은 상기 도너 표면으로부터 상기 수용부 표면으로 상기 특징부를 등록 전사하는 방법을 포함하는 것인 전사 방법.
  29. 제1항에 있어서, 상기 특징부는 구조물의 패턴을 포함하며, 상기 전사표면과 실질적으로 접촉하고 있는 상기 모든 구조물는 상기 수용부 표면에 전사되는 것인 전사 방법.
  30. 제1항에 있어서, 상기 수용부 표면에 다층 구조의 특징부를 형성하기 위해 상기 단계의 적어도 일부분을 반복하는 단계를 더욱 포함하는 전사 방법.
  31. 수용부 기판의 수용부 표면에 인쇄 가능한 반도체 소자를 조립하기 위한 방법으로, 상기 방법은:
    전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계;
    도너 표면을 갖는 도너 기판을 마련하되, 상기 도너 표면은 적어도 하나의 인쇄 가능한 반도체 소자를 가지며, 상기 인쇄 가능한 반도체 소자는 적어도 하나 의 브릿지 소자에 의해 상기 도너 기판과 연결되도록 도너 기판을 마련하는 단계;
    상기 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자와 접촉시키는 단계;
    상기 전사표면을 상기 도너 표면으로부터 제1의 분리속도로 분리시켜 상기 브릿지 소자를 파열시키고 상기 인쇄 가능한 반도체 소자를 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써, 그 상면에 상기 인쇄 가능한 반도체 소자를 갖는 상기 전사표면을 형성하는 단계;
    상기 전사표면 상에 배치된 상기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 및
    상기 전사표면을 상기 특징부로부터 제1의 박리속도보다 낮은 제2의 박리속도로 분리시킴으로써, 상기 인쇄 가능한 반도체 소자를 상기 수용부 표면으로 전사시키는 단계
    를 포함하는 수용부 기판의 수용부 표면에 인쇄 가능한 반도체 소자의 조립 방법.
  32. 제31항에 있어서, 상기 도너 표면으로부터 상기 수용부 표면으로 상기 인쇄 가능한 반도체를 등록 전사하는 방법을 포함하는 것인 조립 방법.
  33. 제31항에 있어서, 그 각각이 적어도 하나의 브릿지 소자에 의해 상기 도너 기판과 연결되는 것인 인쇄 가능한 반도체 소자를 복수개 마련하는 단계를 더욱 포함하며, 상기 방법은:
    상기 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자의 패턴의 적어도 일부분과 접촉시키는 단계;
    상기 전사표면을 상기 도너 표면으로부터 제1의 분리속도로 분리시켜 상기 브릿지 소자의 적어도 일부분을 파열시키고 상기 인쇄 가능한 반도체 소자의 패턴 중 적어도 일부분을 상기 도너 표면으로부터 상기 전사 표면으로 전사시킴으로써, 그 상면에 상기 인쇄 가능한 반도체 소자를 갖는 상기 전사표면을 형성하는 단계;
    상기 전사표면 상에 배치된 상기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계; 및
    상기 전사표면을 상기 특징부로부터 제1의 분리속도보다 낮은 제2의 분리속도로 분리시킴으로써 상기 인쇄 가능한 반도체 소자의 패턴의 적어도 일부분을 상기 수용부 표면으로 전사시키는 단계
    를 더욱 포함하는 조립 방법.
  34. 제33항에 있어서, 상기 인쇄 가능한 반도체 소자의 패턴의 상기 일부분은 양호한 신뢰도로 전사되는 것인 조립 방법.
  35. 제33항에 있어서, 상기 인쇄 가능한 반도체 소자의 패턴의 상기 일부분은 5 ㎠의 수용부 표면적에 대하여 25 ㎛ 이상의 배치 정확도로 상기 수용부 표면의 선택 영역으로 전사되는 것인 조립 방법.
  36. 제33항에 있어서, 전자소자, 전자소자 어레이, 또는 p-n 접합; 광다이오드, 트랜지스터, 발광 다이오드, 레이저, 광전압 소자, 기억 소자, 마이크로전자기계 소자, 나노전자기계 소자; 및 상보적 논리 회로로 구성된 군 중에서 선택되는 전자소자 부품을 제조하는 방법을 포함하는 조립 방법.
  37. 도너 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 인쇄 가능한 반도체 소자를 전사하기 위한 방법으로, 상기 방법은:
    상기 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계;
    상기 인쇄 가능한 반도체 소자가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계;
    상기 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자의 적어도 일부분과 접촉시키는 단계; 및
    상기 전사표면을 1 cm/s 이상의 속도로 상기 도너 표면으로부터 분리시켜 상 기 인쇄 가능한 반도체 소자의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시키는 단계
    를 포함하는 도너 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 인쇄 가능한 반도체 소자를 전사하는 방법
  38. 제37항에 있어서, 상기 인쇄 가능한 반도체 소자를 하나 이상의 브릿지 소자에 의해 상기 도너 기판과 연결시키되 상기 박리속도를 상기 브릿지 소자의 파열을 야기할 만큼 충분히 크게 함으로써, 상기 도너 표면으로부터 상기 인쇄 가능한 반도체 소자를 방출하는 것인 전사 방법.
  39. 인쇄 가능한 반도체 소자 어레이를 도너 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 전사하기 위한 방법으로, 상기 방법은:
    상기 전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계;
    상기 인쇄 가능한 반도체 소자 어레이가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계;
    상기 전사표면의 적어도 일부분을 상기 인쇄 가능한 반도체 소자 어레이의 적어도 일부분과 접촉시키는 단계; 및
    상기 전사표면을 상기 도너 표면으로부터 1 cm/s 이상의 속도로 분리시켜 상 기 인쇄 가능한 반도체 소자 어레이의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시키는 단계
    를 포함하는 인쇄 가능한 반도체 소자 어레이를 도너 기판 표면으로부터 탄성중합체 전사소자의 전사표면으로 전사하는 방법.
  40. 가공처리를 위해 특징부를 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로 일시적으로 전사하기 위한 방법으로, 상기 방법은
    전사표면을 갖는 탄성중합체 전사소자를 마련하는 단계;
    적어도 하나의 특징부가 구비된 도너 표면을 갖는 도너 기판을 마련하는 단계;
    상기 전사표면의 적어도 일부분을 상기 특징부의 적어도 일부분과 접촉시키는 단계;
    상기 전사표면을 상기 도너 기판으로부터 제1의 분리속도로 분리시켜 상기 특징부의 적어도 일부분을 상기 도너 표면으로부터 상기 전사표면으로 전사시킴으로써, 그 상면에 상기 특징부가 배치된 상기 전사표면을 형성하는 단계;
    상기 전사표면 상에 배치된 상기 특징부의 적어도 일부분을 상기 수용부 기판의 상기 수용부 표면과 접촉시키는 단계;
    상기 전사표면을 상기 특징부로부터 상기 제1의 분리속도보다 낮은 제2의 분리속도로 분리시킴으로써 상기 특징부를 상기 수용부 표면으로 전사시키는 단계;
    상기 수용부 표면의 상기 특징부를 가공처리하여 가공된 특징부를 얻는 단계;
    상기 전사표면의 적어도 일부분을 상기 가공된 특징부의 적어도 일부분과 접촉시키는 단계; 및
    상기 전사표면을 상기 수용부 표면으로부터 제3의 분리속도로 분리시켜 상기 가공된 특징부의 적어도 일부분을 상기 전사표면으로 전사시키는 단계
    를 포함하는 가공처리를 위해 특징부를 도너 기판 표면으로부터 수용부 기판의 수용부 표면으로 일시적으로 전사하는 방법.
KR1020060050058A 2005-06-02 2006-06-02 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄 KR100798431B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
WOPCT/US2005/019354 2005-06-02
US11/145,542 2005-06-02
US11/145,542 US7557367B2 (en) 2004-06-04 2005-06-02 Stretchable semiconductor elements and stretchable electrical circuits
US11/145,574 2005-06-02
US11/145,574 US7622367B1 (en) 2004-06-04 2005-06-02 Methods and devices for fabricating and assembling printable semiconductor elements
PCT/US2005/019354 WO2005122285A2 (en) 2004-06-04 2005-06-02 Methods and devices for fabricating and assembling printable semiconductor elements

Publications (2)

Publication Number Publication Date
KR20060125620A true KR20060125620A (ko) 2006-12-06
KR100798431B1 KR100798431B1 (ko) 2008-01-28

Family

ID=37482291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050058A KR100798431B1 (ko) 2005-06-02 2006-06-02 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄

Country Status (3)

Country Link
EP (1) EP1915774B1 (ko)
KR (1) KR100798431B1 (ko)
WO (1) WO2006130721A2 (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284873B1 (ko) * 2012-03-02 2013-07-09 포항공과대학교 산학협력단 도전성 플렉서블 기판 및 그 제조방법
US8557619B2 (en) 2009-08-07 2013-10-15 Siltron Inc. Light emitting diode display and method of manufacturing the same
KR101455724B1 (ko) * 2013-04-24 2014-11-03 한국광기술원 실리콘 기판을 재활용한 고효율 iii-v 태양전지와 광전소자 및 그의 제조방법
KR101455723B1 (ko) * 2013-04-24 2014-11-04 한국광기술원 실리콘기판을 재활용한 고효율 iii-v 나노 막대 태양전지 및 그의 제조방법
KR20150008439A (ko) * 2007-01-17 2015-01-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
KR20160087264A (ko) * 2015-01-13 2016-07-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US9401487B2 (en) 2012-11-12 2016-07-26 Samsung Electronics Co., Ltd. Channel layer for stretchable transistors
US9660141B2 (en) 2013-05-31 2017-05-23 Asahi Kasei E-Materials Corporation Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs
KR20170121894A (ko) * 2016-04-26 2017-11-03 삼성전자주식회사 공정 시스템 및 그 동작 방법
US9827799B2 (en) 2013-05-21 2017-11-28 Gwangju Institute Of Science And Technology Transfer printing substrate
WO2018070666A1 (ko) * 2016-10-11 2018-04-19 주식회사 루멘스 Led 디스플레이 모듈 및 그 제조방법
US10224316B2 (en) 2016-02-22 2019-03-05 Samsung Display Co., Ltd. Transfer apparatus and method of manufacturing display apparatus using the same
KR20200026693A (ko) * 2019-07-23 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
WO2020091341A1 (ko) * 2018-10-29 2020-05-07 한국기계연구원 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법
TWI742807B (zh) * 2019-08-23 2021-10-11 美商奈亞科技公司 微元件轉移之裝置與方法
US11355365B2 (en) 2017-12-01 2022-06-07 Samsung Electronics Co., Ltd. Transfer apparatus of an electronic component

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
WO2008036837A2 (en) 2006-09-20 2008-03-27 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
WO2009108173A2 (en) * 2007-12-14 2009-09-03 Nanosys, Inc. Methods for formation of substrate elements
TWI500364B (zh) 2008-03-05 2015-09-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8179336B2 (en) 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
TWI412493B (en) * 2008-07-08 2013-10-21 Graphene and hexagonal boron nitride planes and associated methods
DE102008033903A1 (de) 2008-07-18 2010-01-21 Suss Microtec Test Systems Gmbh Vorrichtung und Verfahren zur Montage mehrerer Halbleiterbauelemente auf einem Zielsubstrat
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
WO2010036807A1 (en) 2008-09-24 2010-04-01 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8247325B2 (en) 2008-10-10 2012-08-21 Uchicago Argonne, Llc Direct growth of metal nanoplates on semiconductor substrates
KR101026040B1 (ko) * 2008-11-13 2011-03-30 삼성전기주식회사 박막소자 제조방법
WO2010059781A1 (en) 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
CN101508419B (zh) * 2009-03-24 2011-01-12 北京大学 一种纳米柱森林的加工方法
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置
CN101554991B (zh) * 2009-05-11 2012-01-18 北京大学 一种多样性纳米结构的加工方法
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US8261660B2 (en) 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
KR101113692B1 (ko) 2009-09-17 2012-02-27 한국과학기술원 태양전지 제조방법 및 이에 의하여 제조된 태양전지
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
EP2830492B1 (en) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9595525B2 (en) 2014-02-10 2017-03-14 International Business Machines Corporation Semiconductor device including nanowire transistors with hybrid channels
WO2016196675A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
CN113939109A (zh) * 2021-09-29 2022-01-14 隆扬电子(昆山)股份有限公司 Rogers产品贴装工艺
CN114655921A (zh) * 2022-02-28 2022-06-24 山西大学 一种悬浮多电极范德华异质结电子器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
US6566273B2 (en) * 2001-06-27 2003-05-20 Infineon Technologies Ag Etch selectivity inversion for etching along crystallographic directions in silicon
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
KR20030097735A (ko) * 2003-11-19 2003-12-31 엔엔디 주식회사 임프린팅 장치 및 임프린팅 기판지지장치
KR100543130B1 (ko) * 2004-01-29 2006-01-20 한국기계연구원 임프린트된 실리콘 기판을 이용한 복합 미세접촉 인쇄방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150008439A (ko) * 2007-01-17 2015-01-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US8557619B2 (en) 2009-08-07 2013-10-15 Siltron Inc. Light emitting diode display and method of manufacturing the same
KR101284873B1 (ko) * 2012-03-02 2013-07-09 포항공과대학교 산학협력단 도전성 플렉서블 기판 및 그 제조방법
US9401487B2 (en) 2012-11-12 2016-07-26 Samsung Electronics Co., Ltd. Channel layer for stretchable transistors
KR101455724B1 (ko) * 2013-04-24 2014-11-03 한국광기술원 실리콘 기판을 재활용한 고효율 iii-v 태양전지와 광전소자 및 그의 제조방법
KR101455723B1 (ko) * 2013-04-24 2014-11-04 한국광기술원 실리콘기판을 재활용한 고효율 iii-v 나노 막대 태양전지 및 그의 제조방법
US9827799B2 (en) 2013-05-21 2017-11-28 Gwangju Institute Of Science And Technology Transfer printing substrate
US9660141B2 (en) 2013-05-31 2017-05-23 Asahi Kasei E-Materials Corporation Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs
KR20160087264A (ko) * 2015-01-13 2016-07-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US10224316B2 (en) 2016-02-22 2019-03-05 Samsung Display Co., Ltd. Transfer apparatus and method of manufacturing display apparatus using the same
US10672753B2 (en) 2016-02-22 2020-06-02 Samsung Display Co., Ltd. Transfer apparatus and method of manufacturing display apparatus using the same
KR20170121894A (ko) * 2016-04-26 2017-11-03 삼성전자주식회사 공정 시스템 및 그 동작 방법
WO2018070666A1 (ko) * 2016-10-11 2018-04-19 주식회사 루멘스 Led 디스플레이 모듈 및 그 제조방법
US10096586B2 (en) 2016-10-11 2018-10-09 Lumens Co., Ltd. LED display modules and methods for making the same
US11355365B2 (en) 2017-12-01 2022-06-07 Samsung Electronics Co., Ltd. Transfer apparatus of an electronic component
WO2020091341A1 (ko) * 2018-10-29 2020-05-07 한국기계연구원 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법
KR20200026693A (ko) * 2019-07-23 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
TWI742807B (zh) * 2019-08-23 2021-10-11 美商奈亞科技公司 微元件轉移之裝置與方法

Also Published As

Publication number Publication date
KR100798431B1 (ko) 2008-01-28
WO2006130721A3 (en) 2009-06-25
WO2006130721A2 (en) 2006-12-07
EP1915774B1 (en) 2015-05-20
EP1915774A4 (en) 2012-05-02
EP1915774A2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
KR100798431B1 (ko) 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄
US7943491B2 (en) Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
JP5701331B2 (ja) エラストマースタンプへの接着の動的コントロールによるパターン転送印刷
TWI420237B (zh) 藉由對彈性印模之黏著性動力控制之圖案轉印印刷
Baca et al. Printable single‐crystal silicon micro/nanoscale ribbons, platelets and bars generated from bulk wafers
KR102181010B1 (ko) 마이크로-전사 인쇄를 위한 장치 및 방법들
EP1759422B1 (en) Electrical device comprising printable semiconductor elements
US8236670B2 (en) Method of applying a pattern of metal, metal oxide and/or semiconductor material on a substrate
US7892610B2 (en) Method and system for printing aligned nanowires and other electrical devices
TWI438827B (zh) 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
KR102087337B1 (ko) 인장 가능한 가요성 장치의 제조 방법
Kustandi et al. Self‐assembled nanoparticles based fabrication of gecko foot‐hair‐inspired polymer nanofibers
US20100078846A1 (en) Particle Mitigation for Imprint Lithography
KR100716937B1 (ko) 나노와이어 소자 제조 방법
KR102656505B1 (ko) 마이크로 전사 인쇄를 이용한 다이-대-웨이퍼 본딩
Kaneko et al. Effect of surface property on transfer-print of Au thin-film to micro-structured substrate
US10395954B2 (en) Method and device for coating a product substrate
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
Jung et al. Large-scale ultraflat nanopatterned surfaces without template residues
Salimitari et al. Assembly of Single-nanowires by Combining Soft Transfer and Surface Controlled Contact Printing
Ahn et al. Transfer printing techniques and inorganic single-crystalline materials for flexible and stretchable electronics
Baca Fabrication techniques for unusual electronic systems: Silicon microstructures for photovoltaic modules
Rashidi et al. Fabrication of sub-20 nm nanostructures by combination of nano plastic forming and etching (NPFE)
Kiyat et al. Flip-chip fabrication of nanoscale co-planar embedded electrodes with controlled exposed areas
SE522780C2 (sv) Förfarande och anordning för mönstring av yta medelst stämpel där ytan är belagd med partiklar, vilka dras av så att stämpelns mönster superponeras på ytan

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 13