KR20060124752A - 반도체 장치용 클리닝 부재 및 그의 제조방법 - Google Patents

반도체 장치용 클리닝 부재 및 그의 제조방법 Download PDF

Info

Publication number
KR20060124752A
KR20060124752A KR1020067018408A KR20067018408A KR20060124752A KR 20060124752 A KR20060124752 A KR 20060124752A KR 1020067018408 A KR1020067018408 A KR 1020067018408A KR 20067018408 A KR20067018408 A KR 20067018408A KR 20060124752 A KR20060124752 A KR 20060124752A
Authority
KR
South Korea
Prior art keywords
wafer
cleaning
semiconductor device
varnish
cleaning member
Prior art date
Application number
KR1020067018408A
Other languages
English (en)
Inventor
히토시 이시자카
다이스케 우엔다
다이스케 하나이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20060124752A publication Critical patent/KR20060124752A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 장치내에 부착하고 있는 이물질을 간편하고, 확실하게 제거할 수 있음과 동시에, 로트 관리를 행하기 위한 마크를 선명하게 읽어낼 수 있고, 또한 웨이퍼 케이스의 유지 부분과의 접촉에 의한 입자의 발생을 막을 수 있는 반도체 장치용 클리닝 부재를 제공하는 것을 목적으로 한다.
웨이퍼(1)의 적어도 한 면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층(2)이 설치되고, 이 클리닝층(2)의 일부에 웨이퍼 표면이 노출되는 부분(12)을 갖는 것을 특징으로 하는 반도체 장치용 클리닝 부재, 특히 클리닝층(2)에 있어서의 웨이퍼 표면이 노출되는 부분(12)이 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭의 클리닝층이 원주 방향의 전체 둘레에 걸쳐 제거된 부분인 상기 구성의 반도체 장치용 클리닝 부재.

Description

반도체 장치용 클리닝 부재 및 그의 제조방법{SEMICONDUCTOR DEVICE CLEANING MEMBER AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체의 제조 장치나 검사 장치 등에 부착하는 이물질을 클리닝 제거하기 위한 반도체 장치용 클리닝 부재 및 그의 제조방법에 관한 것이다.
기판 처리 장치에서는 각 반송계와 기판을 흡착 기구나 정전 흡인 등의 수단에 의해 물리적으로 접촉시키면서 반송한다. 그 때, 기판이나 반송계에 이물질이 부착하고 있으면 후속의 기판을 잇달아 오염시키기 때문에 정기적으로 장치를 정지하여 세정 처리할 필요가 있고, 그 결과 가동률의 저하나 막대한 노동력이 필요하다는 문제가 있었다.
이 문제에 대하여, 기판 처리 장치내에 점착성 물질을 고착한 기판을 반송하여 장치내에 부착하는 이물질을 클리닝 제거하는 방법(특허문헌 1 참조), 판상 부재를 반송하여 기판 이면에 부착하는 이물질을 제거하는 방법(특허문헌 2 참조)이 제안되어 있다.
특허문헌 1: 일본 특허공개 제1998-154686호 공보
특허문헌 2: 일본 특허공개 제1999-87458호 공보
발명의 개시
발명이 해결하고자 하는 과제
상기의 제안 방법은 장치를 정지하여 세정 처리할 필요가 없어, 가동률의 저하나 막대한 노동력을 회피하는 유효한 방법이다. 그러나, 점착성 물질을 고착한 기판을 반송하는 방법은 점착성 물질이 장치내의 접촉부와 강하게 접착하여 장치내를 용이하게 반송시키기 곤란한 점이 있고, 또한 판상 부재를 반송하는 방법은 이물질의 제거성이 떨어지기 쉽다.
이러한 점으로부터, 본 출원인은 반도체의 제조 장치나 검사 장치 등의 반도체 장치에 있어서는, 웨이퍼 반송 장치나 웨이퍼 고정용 척 테이블 등의 클리닝을 위해 웨이퍼(베어(bare) 웨이퍼)의 적어도 한 면에 클리닝층으로서 폴리이미드 수지로 이루어진 수지 코팅층을 설치함으로써 반도체 장치용 클리닝 부재를 제작하고, 이 부재를 반도체 장치내에 반송하여 상기 클리닝을 수행하는 방법을 제안하였다.
이러한 반도체 장치용 클리닝 부재의 제작에 있어서는, 웨이퍼상에 폴리이미드 수지 형성용의 바니쉬를 도포하는 방법으로서, 도포막의 균일화를 도모하기 위해 스핀 코터에 의한 도포방법이 바람직하게 채택된다. 이 도포방법은 웨이퍼상에 적하한 바니쉬를 웨이퍼의 회전에 의한 원심력으로 웨이퍼 전면에 확산시켜 도포막의 균일화를 도모하는 것이지만, 이 경우 원심력으로 잉여 바니쉬를 불어 넣기 때 문에 수지 재료의 수율은 보통 10 내지 20중량%라는 낮은 값으로 되어 재료 손실이 커진다.
또한, 이 반도체 장치용 클리닝 부재에 있어서는, 보통 그의 로트를 관리하기 위한 번호가 레이저 마크되어 있고, 이것이 클리닝 부재의 로트 확인을 위해 중요한 역할을 하고 있다. 즉, 이 마크를 CCD 카메라 등의 화상 인식 장치에 의해 자동적으로 읽고, 로트 번호를 해석하여 수치화하는 처리를 거쳐 클리닝 부재의 소성(素性)을 확인하고, 클리닝 처리에 관한 이력을 기록한다.
그러나, 이 클리닝 부재의 한 면 또는 양 면의 전체 면에 클리닝층으로서 수지 코팅층을 설치한 것에서는, 상기 마크가 수지 코팅층에 의해 피복되어 수지의 차광에 의해 마크를 인식하는 것이 어렵게 된다고 하는 불량이 발생한다.
또한, 웨이퍼의 한 면 또는 양 면의 전체면에 상기 수지 코팅층을 설치하면, 이것을 웨이퍼 케이스에 수납 보관하고 있는 상태로 수지 코팅층이 케이스의 유지 부분(선반)에 접촉하고, 이 접촉에 의한 마찰에 의해 수지 코팅층이 마모되는 현상이 일어나기 쉽다.
이와 같이 마모된 수지의 미세한 입자는 웨이퍼 케이스 중에 수납 보관하고 있는 다른 클리닝 부재의 표면에 부착한다. 이 부재를 사용하면 상기 입자가 클리닝하고자 하는 반도체 장치의 반송용 조정기나 고정용의 척 테이블상에 전착하여 입자 오염을 일으키는 결과가 된다.
본 발명은 이러한 사정을 감안하여, 웨이퍼의 적어도 한 면에 클리닝층으로서 특정한 수지 코팅층을 특정한 형상으로 설치함으로써, 반도체 장치내에 부착하 고 있는 이물질을 간편하고 확실히 제거할 수 있음과 동시에, 로트 관리를 행하기 위한 마크를 선명히 읽어낼 수 있고, 또한 웨이퍼 케이스의 유지 부분과의 접촉에 의한 입자의 발생을 막을 수 있는 반도체 장치용 클리닝 부재를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기의 사정을 감안하여, 웨이퍼의 적어도 한 면에 클리닝층으로서 수지 코팅층을 설치할 때의 재료 손실을 회피함과 동시에, 반도체 장치내에 부착하고 있는 이물질을 간편하고 확실하게 제거할 수 있고, 더욱이 로트 관리를 행하기 위한 마크를 선명히 읽어낼 수 있고, 또한 웨이퍼 케이스의 유지 부분과의 접촉에 의한 입자의 발생을 막을 수 있는 반도체 장치용 클리닝 부재를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명자들은 상기 목적에 대하여 예의 검토한 결과, 웨이퍼의 적어도 한 면에 클리닝층으로서 특정한 수지 코팅층을 설치하여, 반도체 장치내에 부착하고 있는 이물질을 간편하고 확실히 제거할 수 있도록 함과 동시에, 상기 수지 코팅층의 일부에 웨이퍼 표면이 노출되는 부분을 설치하고, 특히 웨이퍼의 외주 단면(端面)으로부터 중심측으로 향하는 소정 폭의 수지 코팅층이 원주 방향의 전체 둘레에 걸쳐 제거된 부분을 설치하고, 이 웨이퍼 표면의 노출부분에 로트 관리를 행하기 위한 마크를 위치시킴으로써, 상기 마크를 선명히 읽어낼 수 있고, 또한 웨이퍼 케이스의 유지 부분에 상기 웨이퍼 표면의 노출 부분이 접촉하도록 함으로써, 상기 유지 부분과 수지 코팅층의 접촉이 막아져, 이 접촉 마찰에 기인한 수지의 입자의 발생을 방지할 수 있다는 것을 발견하여 본 발명을 완성하였다.
또한, 본 발명자들은 웨이퍼의 적어도 한 면에 클리닝층으로서 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층을 설치함에 있어서, 수지 재료의 수율의 저하가 불가피했던 스핀 코팅 대신에, 회전하는 웨이퍼에 대하여 그 상방의 도포용 노즐로부터 이 노즐을 수평 이동시키면서 수지 재료를 토출하는 방식에 의해 웨이퍼상에 나선상으로 도포함으로써, 수지 재료의 수율의 저하를 막고 재료 손실을 크게 저감할 수 있다는 것을 알게 되었다.
또한, 상기의 도포에 있어서, 웨이퍼상에서의 도포 위치를 규제하여, 웨이퍼 표면이 노출하는 미도포 부분을 일부 설치함으로써, 특히 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭을 원주 방향의 전체 둘레에 걸쳐 미도포 부분으로 함으로써, 이 수지 코팅층으로 이루어진 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 형성하고, 이 웨이퍼 표면의 노출 부분에 로트 관리를 행하기 위한 마크를 위치시킴으로써, 상기 마크를 선명히 읽어낼 수 있고, 또한 웨이퍼 케이스의 유지 부분에 상기 웨이퍼 표면의 노출 부분이 접촉하도록 함으로써, 상기 유지 부분과 수지 코팅층의 접촉이 막아져, 이 접촉 마모에 기인한 수지의 입자의 발생을 방지할 수 있다는 것을 알게 되었다.
본 발명은 이상의 지견을 바탕으로 하여 완성된 것이다. 본 발명은 이하의 구성을 갖는다.
1. 웨이퍼의 적어도 한 면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층이 설치되고, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 갖는 것 을 특징으로 하는 반도체 장치용 클리닝 부재.
2. 클리닝층에 있어서의 웨이퍼 표면이 노출되는 부분은, 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭의 클리닝층이 원주 방향의 전체 둘레에 걸쳐 제거된 부분인 상기 1에 기재된 반도체 장치용 클리닝 부재.
3. 폴리아믹산 용액으로 이루어진 바니쉬를 제조하는 제 1 공정,
이 바니쉬를 웨이퍼 표면에 도포하는 제 2 공정,
웨이퍼상에 도포된 바니쉬를 건조하는 제 3 공정,
용제의 적하에 의해 웨이퍼상의 바니쉬의 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 형성하는 제 4 공정, 및
200℃ 이상의 온도에서 큐어링(curing)을 행하는 제 5 공정에 의해 상기 1 또는 2에 기재된 반도체 장치용 클리닝 부재를 제조하는 것을 특징으로 하는 반도체 장치용 클리닝 부재의 제조방법.
4. 반도체 장치내에 상기 1 또는 2에 기재된 반도체 장치용 클리닝 부재를 반송하여, 반도체 장치내에 부착하는 이물질을 클리닝 제거하는 것을 특징으로 하는 반도체 장치의 클리닝 방법.
5. (1) 폴리아믹산 용액으로 이루어진 바니쉬를 얻는 공정,
(2) 이 바니쉬를 웨이퍼상에 도포하는 공정,
(3) 웨이퍼상에 도포된 바니쉬를 건조하는 공정, 및
(4) 건조 후에 200℃ 이상의 온도에서 큐어링하는 공정을 구비하고,
상기 (2)의 공정에서, 웨이퍼를 테이블상에 수평하고도 회전가능하게 고정하고, 상 기 웨이퍼의 상방에 수평 이동가능한 도포용 노즐을 배치하고, 상기 웨이퍼를 회전시키고 상기 노즐을 수평 이동시키면서 상기 노즐로부터 바니쉬를 토출하여 웨이퍼상에 나선상으로, 또한 나선조(條) 사이에서 간극이 생기지 않도록 도포함과 동시에, 웨이퍼상에서의 상기 도포 위치를 규제하여 웨이퍼 표면이 노출되는 미도포 부분을 일부 설치함으로써,
웨이퍼의 적어도 한 면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층이 설치되고, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 갖는 반도체 장치용 클리닝 부재를 제조하는 것을 특징으로 하는 반도체 장치용 클리닝 부재의 제조방법.
6. 웨이퍼 표면이 노출되는 미도포 부분으로서, 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭을 원주 방향의 전체 둘레에 걸쳐 미도포 부분으로 한 상기 5에 기재된 반도체 장치용 클리닝 부재의 제조방법.
발명의 효과
이와 같이, 본 발명에서는 클리닝층을 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층으로 구성함과 동시에, 그 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 설치하도록 함으로써, 웨이퍼상에 형성된 로트 관리를 행하기 위한 마크의 인식성이 개선되고, 또한 웨이퍼 케이스로부터의 취출 작업시에 입자의 발생, 즉 분진 발생을 야기시키지 않고, 반도체 장치에 있어서의 웨이퍼 고정 테이블이나 반송계의 클리닝을 안정하게 행할 수 있는 클리닝 부재를 제공할 수 있다.
또한, 본 발명에서는 클리닝층으로서 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층을, 바니쉬를 웨이퍼상에 나선상으로 도포한다고 하는 특정한 수법으로 형성함으로써, 스핀 코팅법과 같은 재료 손실이 없어져 수지 재료를 낭비 없이 이용할 수 있고, 더구나 상기 수지 코팅층으로 이루어진 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 형성함으로써, 웨이퍼상에 설치된 로트 관리를 행하기 위한 마크의 시인성이 개선되고, 또한 웨이퍼 케이스로부터의 취출 작업시에 입자의 발생, 즉 분진 발생을 야기시키지 않고, 반도체 장치에 있어서의 웨이퍼 고정 테이블이나 반송계의 클리닝을 안정하게 행할 수 있는 클리닝 부재를 제공할 수 있다.
또한, 상기 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 형성하기 때문에, 웨이퍼에 도포시 도포 위치를 규제하여 미도포 부분을 일부 설치하도록 함으로써, 이 이외의 방법, 예를 들면 웨이퍼의 전면에 도포한 것 중 그의 일부를 용해 제거하여 웨이퍼 표면이 노출되는 부분을 형성하는 등의 방식에 비해 노출 부분의 형성이 용이하여, 공정상 보다 바람직한 클리닝 부재의 제조방법을 제공할 수 있다.
도 1은 본 발명의 반도체 장치용 클리닝 부재의 일례를 나타내고, (A)는 단면도, (B)는 평면도이다.
도 2는 본 발명의 반도체 장치용 클리닝 부재의 다른 예를 나타내는 단면도 이다.
도 3은 본 발명의 반도체 장치용 클리닝 부재의 또 다른 예를 나타내는 단면도이다.
도 4는 본 발명의 반도체 장치용 클리닝 부재의 제조방법에 있어서 웨이퍼를 흡착 테이블상에 회전가능하게 고정하는 상태를 나타내는 단면도이다.
도 5는 본 발명의 반도체 장치용 클리닝 부재의 제조방법에 있어서 스핀 코터에 의해 바니쉬를 웨이퍼상에 적하하는 상태를 나타내는 단면도이다.
도 6은 본 발명의 반도체 장치용 클리닝 부재의 제조방법에 있어서 웨이퍼를 회전시켜 바니쉬를 웨이퍼 전면에 도포하는 상태를 나타내는 단면도이다.
도 7은 본 발명의 반도체 장치용 클리닝 부재의 제조방법에 있어서 바니쉬의 돌출 부분을 린스 처리하여 평탄화하는 상태를 나타내는 단면도이다.
도 8은 본 발명의 반도체 장치용 클리닝 부재의 제조방법에 있어서 노즐 코팅 장치에 의해 바니쉬를 웨이퍼상에 도포하는 상태를 나타내는 단면도이다.
부호의 설명
1: 실리콘 웨이퍼
2, 3: 클리닝층
12, 13: 웨이퍼 표면이 노출되는 부분
4: 흡착 테이블
5: 회전축
6: 바니쉬 도포용 디스펜서
7: 바니쉬
8: 돌출 부분
9: 테두리 린스용 노즐
10: 린스액
16: 도포용 노즐
이하에, 본 발명의 실시의 형태에 대하여 본 발명의 도면을 이용하여 설명한다.
도 1은 본 발명의 반도체 장치용 클리닝 부재의 일례를 나타낸 것으로, (A)는 단면도, (B)는 평면도이다.
도 1에 있어서, 1은 웨이퍼(베어 웨이퍼)이고, 2는 이 웨이퍼(1)의 한 면에 설치된 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층이며, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분(12)을 갖고 있다. 이 노출 부분(12)은 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭의 클리닝층이 원주 방향의 전체 둘레에 걸쳐 제거된 부분이고, 이 노출 부분(12)의 웨이퍼 표면에 미리 로트 관리를 행하기 위한 마크(도시하지 않음)가 레이저 각인되어 있다.
도 2는 본 발명의 반도체 장치용 클리닝 부재의 다른 예를 나타내는 것으로, 웨이퍼(1)의 양면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층(2, 3)이 설치되어 있음과 동시에, 양 클리닝층(2, 3)의 일부에 도 1의 경우와 같은 웨이퍼 표면이 노출되는 부분(12, 13)을 갖는 구성으로 되어있다.
한편, 상기 노출 부분(12, 13)은 어느 한 쪽 만이라도 좋다. 예컨대, 클리닝층(2)에만 노출 부분(12)을 갖고 클리닝층(3)에는 노출 부분(13)을 갖지 않는 것과 같은 구성으로 되어 있더라도 좋다.
도 3은 본 발명의 반도체 장치용 클리닝 부재의 또 다른 예를 나타낸 것으로, 도 2의 경우와 같이 웨이퍼(1)의 양면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층(2, 3)이 설치되어 있지만, 클리닝층(2)의 일부에만 도 1의 경우와 같은 웨이퍼 표면이 노출되는 부분(12)을 갖고 클리닝층(3)에는 이러한 웨이퍼 표면이 노출되는 부분을 갖지 않는 구성으로 되어있다.
상기 도 1 내지 도 3에 나타내는 본 발명의 반도체 장치용 클리닝 부재에서는, 클리닝층(2, 3)이 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층으로 구성되어 있기 때문에, 이것을 반도체 장치내에 반송함으로써 반도체 장치내에 부착하는 이물질, 예를 들면 웨이퍼 반송 장치나 웨이퍼 고정용 척 테이블 등에 부착하는 이물질을 상기 클리닝층(2)에 의해 양호하게 클리닝 제거할 수 있다.
또한, 상기 클리닝층(2, 3)에는 웨이퍼 표면이 노출되는 부분(12, 13)이 설치되어 있기 때문에, 이 부분에 미리 레이저 각인된 로트 관리를 행하기 위한 마크를 선명히 읽어낼 수 있고, 이것에 의해 클리닝 부재의 소성을 확인하고 클리닝 처리에 관한 이력을 기록 관리할 수 있다.
또한, 이 반도체 장치용 클리닝 부재를 웨이퍼 케이스에 수납 보관할 때에는 웨이퍼 케이스의 유지 부분에 상기 웨이퍼 표면이 노출되는 부분(12, 13)을 접촉시킴으로써, 상기 유지 부분과 클리닝층(2, 3)인 수지 코팅층의 접촉을 막을 수 있기 때문에 이 접촉 마모에 기인한 수지의 입자의 발생, 즉 분진 발생을 방지할 수 있고, 그 결과 반도체 장치의 반송용 조정기나 고정용의 척 테이블 등에 입자가 전착한다고 하는 2차 오염을 방지할 수 있다.
한편, 상기 도 1 및 도 2에서는, 웨이퍼 표면이 노출되는 부분(12, 13)을 웨이퍼 외주 단면으로부터 중심측으로 향한 소정 폭이 원주 방향의 전체 둘레에 걸쳐 클리닝층을 갖지 않는 부분으로 구성하고 있지만, 이것에 한정되지 않고, 로트 관리를 행하기 위한 레이저 마크의 위치에 따라, 또한 수납 관리를 위한 웨이퍼 케이스의 유지 부분의 위치에 따라 웨이퍼상의 적절한 위치에 웨이퍼 표면이 노출되는 부분을 설치할 수 있다.
다음으로, 상기 구성의 반도체 장치용 클리닝 부재의 제조방법에 대하여 설명한다. 이 제조방법은 본질적으로, 폴리아믹산 용액으로 이루어진 바니쉬를 제조하는 제 1 공정, 이 바니쉬를 웨이퍼 표면에 도포하는 제 2 공정, 웨이퍼상에 도포된 바니쉬를 건조하는 제 3 공정, 용제의 적하에 의해 웨이퍼상의 바니쉬의 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 형성하는 제 4 공정, 및 200℃ 이상의 온도로 큐어링을 하는 제 5 공정으로 이루어진 것이다.
제 1 공정에서, 폴리아믹산 용액으로 이루어진 바니쉬는 공지된 방법에 준하여 제조할 수 있다. 구체적으로는, 테트라카복실산 2무수물이나 트라이멜리트산무수물 또는 이들의 유도체와 다이아민 화합물을 N-메틸-2-피롤리돈, N,N-다이메틸아세토아마이드, N,N-다이메틸포름아마이드 등의 적절한 유기 용매 중에서 축합반응시킴으로써 이미드 전구체의 용액으로 제조할 수 있다.
상기 테트라카복실산 2무수물로서는, 예컨대 3,3',4,4'-바이페닐테트라카복실산 2무수물, 2,2',3,3'-바이페닐테트라카복실산 2무수물, 3,3',4,4'-벤조페논테트라카복실산 2무수물, 2,2',3,3'-벤조페논테트라카복실산 2무수물, 4,4'-옥시다이프탈산 2무수물, 2,2-비스(2,3-다이카복시페닐)헥사플루오로프로페인 2무수물, 2,2-비스(3,4-다이카복시페닐)헥사플루오로프로페인 2무수물(6FDA), 비스(2,3-다이카복시페닐)메테인 2무수물, 비스(3,4-다이카복시페닐)메테인 2무수물, 비스(2,3-다이카복시페닐)설폰 2무수물, 비스(3,4-다이카복시페닐)설폰 2무수물, 피로멜리트산 2무수물, 에틸렌 글라이콜 비스트라이멜리트산 2무수물 등을 들 수 있고, 이들은 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
또한, 상기 다이아민 화합물로서는, 예컨대 에틸렌다이아민, 헥사메틸렌다이아민, 1,10-다이아미노데칸, 4,9-다이옥사-1,12-다이아미노도데칸, 4,4'-다이아미노다이페닐 에터, 3,4'-다이아미노다이페닐 에터, 3,3'-다이아미노다이페닐 에터, m-페닐렌다이아민, p-페닐렌다이아민, 4,4'-다이아미노다이페닐프로페인, 3,3'-다이아미노다이페닐프로페인, 4,4'-다이아미노다이페닐메테인, 3,3'-다이아미노다이페닐메테인, 4,4'-다이아미노다이페닐 설파이드, 3,3'-다이아미노다이페닐 설파이드, 4,4'-다이아미노다이페닐 설폰, 3,3'-다이아미노다이페닐 설폰, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)-2,2-다이메틸프로페인, 헥사메틸렌다이아민, 1,8-다이아미노옥테인, 1,12-다이아미노도데칸, 4,4'-다이아미노벤조페논, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸다이실록산 등을 들 수 있다.
제 2 공정에서, 상기 바니쉬를 웨이퍼 표면에 도포한다. 이 도포방법으로서는 막 두께를 균일하게 도포할 수 있는 도공방법이면 좋고, 예컨대 스핀 코팅, 스프레이 코팅, 다이 코팅, 진공증착법에 의한 증착중합 등을 사용할 수 있다.
이들 중에서도, 특히 스핀 코팅이 적합하고, 이 스핀 코팅에 대하여, 이하에 도 4 내지 도 7을 이용하여 상세하게 설명한다.
우선, 도 4에 나타낸 바와 같이, 회전축(5)과 연결하는 흡착 테이블(4)상에 웨이퍼(1)(베어 웨이퍼)를 회전가능하게 고정한다. 다음으로, 도 5에 나타낸 바와 같이, 스핀 코터의 디스펜서(6)에 의해 바니쉬(7)를 웨이퍼(1)의 중앙부에 적하한다.
적하하는 바니쉬의 점도는 10 내지 10,000mPa·sec의 범위를 선택할 수 있지만, 제진성(이물질 제거성)을 확보할 수 있는 막 두께를 얻는다고 하는 관점으로부터, 바람직하게는 500 내지 3,000mPa·sec의 범위로 설정하는 것이 좋다.
상기 적하 후, 웨이퍼를 고속으로 회전시킨다. 이 회전속도로서는 보통500 내지 2,000rpm의 범위, 특히 바람직하게는 900 내지 1,500rpm의 범위에서 선택하는 것이 좋다. 또한, 이 설정 회전속도에 도달하기까지의 시간도 막 두께의 균일성에 큰 영향을 주기 때문에 5,000rpm/sec 이상의 가속도, 특히 바람직하게는 10,000rpm/sec 이상의 가속도로 설정 회전속도에 도달시키는 것이 좋다.
이러한 스핀 코팅에 의해, 도 6에 나타낸 바와 같이, 웨이퍼(1)의 한 면 전체 면에 바니쉬(7)의 도포막이 형성되지만, 그 때 웨이퍼 외주 단부에 바니쉬의 돌출 부분(8)이 형성된다. 이 돌출 부분(8)에 도 7에 나타낸 바와 같이 테두리 린스용 노즐로부터 린스액(10)으로서 바니쉬(7)에 이용한 것과 같은 유기 용매, 예컨대 N-메틸-2-피롤리돈을 적하하여 돌출 부분(8)을 용해시키는 테두리 린스를 행하여 평탄화한다.
이렇게 하여, 웨이퍼(1)의 한 면 전체 면에 균일한 두께의 바니쉬(7)의 도포막이 형성된다. 이 두께는 제 3 공정(건조 공정) 내지 제 5 공정(이미드화 공정)을 거친 후 최종적인 클리닝층(2)의 두께가 1 내지 300μm의 범위가 되도록 제어하는 것이 바람직하다. 막 두께의 균일성의 점에서는 보다 얇은 쪽이 좋고, 제진성의 점에서는 막 두께가 두꺼운 쪽이 요철 추종성이 좋다. 이들의 밸런스를 고려하여 상기 최종적인 클리닝층(2)의 두께가 10 내지 100μm의 범위가 되도록 제어하는 것이 특히 바람직하다.
제 3 공정에서, 상기한 바와 같이 형성한 바니쉬의 도포막을 건조한다. 이 건조는 유체인 도포액을 고화시켜, 후공정에서의 취급시 액의 흐름을 억제하기 위해서이다. 이 건조 공정은 바니쉬 중의 용제 성분의 다수를 건조시키는 조건을 선택하는 것이 좋고, 보통 70 내지 150℃의 범위를 설정할 수 있다. 막의 열화 방지의 점에서는 온도가 낮은 쪽이 좋고, 용제 성분의 건조 효율의 점에서는 온도가 높은 쪽이 좋다. 이들의 밸런스를 고려하여 90 내지 100℃의 범위로 설정하는 것이 특히 바람직하다.
제 4 공정에서, 상기 건조 후에 바니쉬의 도포막상에 용제를 적하하여 바니쉬의 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 형성한다. 구체적으로는, 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정폭에 대하여, 상당하는 바니쉬의 도포막을 원주 방향의 전체 둘레에 걸쳐 제거하여 상기 웨이퍼 표면이 노출되는 부분을 형성한다.
이 방법은 제 2 공정에서의 바니쉬의 돌출 부분을 용해시켜 평탄화하는 테두리 린스법과 본질적으로 같다. 즉, 상기 평탄화하여 건조한 후, 다시 테두리 린스용 노즐로부터 바니쉬에 이용한 것과 같은 유기 용매, 예컨대 N-메틸-2-피롤리돈을 린스액으로서 적하하여, 평탄화한 도포막을 추가로 용해시켜 제거함으로써 베이스인 웨이퍼 표면을 노출시키는 것이다.
린스액인 유기 용매를 적하하는 위치는 볼 나사를 이용한 액추에이터에 의해 제어할 수 있다. 그 정밀도로서는 ±100μm로 제어하여 도포막을 용해 제거하고 웨이퍼 노출 부분의 영역을 결정할 수 있다. 바람직하게는 ±10μm의 정밀도로 제어하여 상기 영역의 폭을 보다 정확히 제어할 수도 있다.
또한, 적하하는 위치는 일정한 속도로 내측으로부터 외측으로 스캔시키는 것이 중요하고, 스캔에 의해 넓은 영역의 노출 부분도 형성할 수 있다. 외측으로 스캔하는 경우, 최외주까지 스캔하는 것은 부적절하고, 웨이퍼에 존재하는 노치 형상이 있는 테두리로부터 3mm의 부분에서 멈추는 것이 바람직하다. 이것은 린스액이 노치 부분에서 튀어 올라 중앙부에까지 비산하고, 이 비산한 린스액에 의해 평탄하게 유지하고자 하는 중앙부까지도 용해되어 작은 함몰이 생성되어 제진 성능을 손상시키는 결과가 된다.
제 5 공정에서, 상기한 바와 같이 웨이퍼 표면이 노출되는 부분을 형성한 후, 이 도포막에 대하여 200℃ 이상의 온도에서 큐어링을 행하여 이미드화한다. 이에 의해, 바니쉬의 형성 재료에 따라 폴리이미드 수지(폴리아미드이미드 수지) 또는 그의 이미드 전구체(일부 이미드화되어 있지 않은 수지) 등으로 이루어진 내열성 수지로 구성된 수지 코팅층이 형성되게 된다.
바니쉬의 형성 재료에 따라 이미드화를 위한 큐어 온도는 다르고, 또한 프로파일도 다르지만, 보통 승온은 상온으로부터 3℃/min 정도로 하는 것이 좋고, 또한 큐어 최고 온도는 200℃ 이상으로 하는 것이 바람직하다. 유지 시간은 재료의 특성에 따라 설정한다. 막의 특성이 열화하는 것을 방지하기 위해 질소 분위기하에서 큐어링을 행하는 것이 바람직하다. 산소 농도는 100ppm 이하로 설정하는 것이 좋고, 바람직하게는 20ppm까지 저하시키면 특성이 좋은 수지 코팅층이 얻어진다.
이하에, 본 발명의 별도의 실시태양인 반도체 장치용 클리닝 부재의 제조방법에 대하여 설명한다. 이 제조방법은 본질적으로, (1) 폴리아믹산 용액으로 이루어진 바니쉬를 얻는 공정, (2) 이 바니쉬를 웨이퍼상에 도포하는 공정, (3) 웨이퍼상에 도포된 바니쉬를 건조하는 공정, 및 (4) 건조 후에 200℃ 이상의 온도에서 큐어링하는 공정을 구비하는 것이다.
(1)의 공정에서는 폴리아믹산 용액으로 이루어진 바니쉬를 공지된 방법에 준하여 제조한다. 구체적으로는, 테트라카복실산 2무수물이나 트라이멜리트산 무수물 또는 이들의 유도체와 다이아민 화합물을 N-메틸-2-피롤리돈, N,N-다이메틸아세토아마이드, N,N-다이메틸포름아마이드 등의 적절한 유기 용매 중에서 축합반응시킴으로써 이미드 전구체의 용액으로 제조한다.
상기 테트라카복실산 2무수물로서는, 예컨대 3,3',4,4'-바이페닐테트라카복실산 2무수물, 2,2',3,3'-바이페닐테트라카복실산 2무수물, 3,3',4,4'-벤조페논테트라카복실산 2무수물, 2,2',3,3'-벤조페논테트라카복실산 2무수물, 4,4'-옥시다이프탈산 2무수물, 2,2-비스(2,3-다이카복시페닐)헥사플루오로프로페인 2무수물, 2,2-비스(3,4-다이카복시페닐)헥사플루오로프로페인 2무수물(6FDA), 비스(2,3-다이카복시페닐)메테인 2무수물, 비스(3,4-다이카복시페닐)메테인 2무수물, 비스(2,3-다이카복시페닐)설폰 2무수물, 비스(3,4-다이카복시페닐)설폰2무수물, 피로멜리트산 2무수물, 에틸렌 글라이콜 비스트라이멜리트산 2무수물 등을 들 수 있고, 이들은 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
또한, 상기 다이아민 화합물로서는, 예를 들면 에틸렌다이아민, 헥사메틸렌다이아민, 1,10-다이아미노데칸, 4,9-다이옥사-1,12-다이아미노도데칸, 4,4'-다이아미노다이페닐 에터, 3,4'-다이아미노다이페닐 에터, 3,3'-다이아미노다이페닐 에터, m-페닐렌다이아민, p-페닐렌다이아민, 4,4'-다이아미노다이페닐프로페인, 3,3'-다이아미노다이페닐프로페인, 4,4'-다이아미노다이페닐메테인, 3,3'-다이아미노다이페닐메테인, 4,4'-다이아미노다이페닐 설파이드, 3,3'-다이아미노다이페닐 설파이드, 4,4'-다이아미노다이페닐 설폰, 3,3'-다이아미노다이페닐 설폰, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)-2,2-다이메틸프로페인, 헥사메틸렌다이아민, 1,8-다이아미노옥테인, 1,12-다이아미노도데칸, 4,4'-다이아미노벤조페논, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸다이실록산 등을 들 수 있다.
(2)의 공정에서는 상기 바니쉬를 노즐 코팅 장치를 이용하여 웨이퍼상에 도포한다. 이 도포 공정은 본 발명에 있어서 특히 중요한 공정이고, 스핀 코팅법보다도 수지 재료의 수율이 향상하여 재료 손실의 대폭적인 저감을 실현하는데 효과적이다.
우선, 도 4에 나타낸 바와 같이, 회전축(5)과 연결하는 흡착 테이블(4)상에 웨이퍼(1)를 수평하고도 회전가능하게 고정한다. 다음으로, 도 8에 나타낸 바와 같이, 웨이퍼(1)의 상방에 수평 이동가능한 도포용 노즐(16)을 배치하고, 이 노즐(16)과 웨이퍼(1) 사이의 갭을 조정한 후, 웨이퍼(1)를 적절한 회전수로 회전시키고, 또한 노즐(16)을 수평 이동시키면서 노즐(16)로부터 바니쉬(7)를 토출하여 웨이퍼(1)상에 나선상으로, 또한 나선조 사이에서 간극이 생기지 않도록(토출한 바니쉬가 간신히 겹치도록) 도포한다.
이 도포에 있어서, 노즐(16)의 수평 이동은 중심부로부터 외주 방향으로 이동시키더라도 좋고, 반대로 외주 방향으로부터 중심부로 이동시키더라도 좋다. 또한, 이러한 도포에 있어서, 노즐(16)의 웨이퍼(1)상에서의 이동 위치를 조정하거나, 또는 바니쉬(7)의 토출 위치(토출 개시 위치 또는 토출 정지 위치)를 조정함으로써 웨이퍼(1)상에서의 도포 위치를 규제하여 웨이퍼표면이 노출하는 미도포 부분을 일부 설치하도록 한다.
구체적으로는, 노즐(16)을 중심부로부터 외주 방향으로 수평 이동시키는 경우에 웨이퍼 외주로부터 소정거리 내측의 곳에서 바니쉬(7)의 토출을 정지하고, 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭을 원주 방향의 전체 둘레에 걸쳐 미도포 부분으로 한다.
이러한 도포공정에서, 도포하는 바니쉬의 점도는 100 내지 10,000mPa·sec의 범위를 선택할 수 있지만, 제진성(이물질 제거성)을 확보할 수 있는 막 두께를 얻는다고 하는 관점으로부터, 적합하게는 300 내지 3,000mpa·sec의 범위로 설정하는 것이 좋다. 또한, 도포 두께로서는 계속하여 (3)의 공정 및 (4)의 공정을 거친 후의 최종적인 클리닝층의 두께가 10 내지 300μm가 되도록 조정하는 것이 바람직하다. 막 두께의 균일성의 점에서는 보다 얇은 편이 좋고, 제진성의 점에서는 막 두께가 두꺼운 편이 요철 추종성이 좋다. 이들의 밸런스를 고려하여, 상기 최종적인 클리닝층의 두께가 10 내지 200μm의 범위가 되도록 제어하는 것이 특히 바람직하다.
(3)의 공정에서는 이와 같이 웨이퍼(1)상에 도포된 바니쉬(7)를 건조한다. 이 건조는 유체인 도포액을 고화시켜, 후공정에서의 취급시 액의 흐름을 억제하기 위해서이다. 이 건조 공정은 바니쉬 중의 용제 성분의 다수를 건조시키는 바와 같은 조건을 선택하는 것이 좋고, 보통 70 내지 150℃의 범위를 설정할 수 있다. 막의 열화 방지의 점에서는 온도가 낮은 편이 좋고, 용제 성분의 건조 효율의 점에서는 온도가 높은 편이 좋다. 이들의 밸런스를 고려하여 90 내지 100℃의 범위로 설정하는 것이 특히 바람직하다.
(4)의 공정에서는 상기한 바와 같이 용제 성분을 건조제거한 도포막에 대하여 200℃ 이상의 온도로 큐어링을 행하여 이미드화한다. 이에 의해, 바니쉬의 형성재료에 따라 폴리이미드 수지(폴리아미드이미드 수지) 또는 그의 이미드 전구체(일부 이미드화되어 있지 않은 수지) 등으로 이루어진 내열성 수지로 구성된 수지 코팅층이 형성된다.
바니쉬의 형성재료에 의해 이미드화를 위한 큐어 온도는 다르고, 또한 프로파일도 다르지만, 보통 승온은 상온으로부터 3℃/min 정도로 하는 것이 좋고, 또한 큐어 최고 온도는 200℃ 이상으로 하는 것이 바람직하다. 홀드 시간은 재료의 특성에 따라 설정한다. 막의 특성이 열화하는 것을 방지하기 위해 질소 분위기하에서 큐어링을 하는 것이 바람직하다. 산소 농도는 100ppm 이하로 설정하는 것이 좋고, 바람직하게는 20ppm까지 저하시키면 특성이 좋은 수지 코팅층이 얻어진다.
이와 같이 (1) 내지 (4)의 공정을 거침으로써, 웨이퍼상에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 수지 코팅층으로 구성된 클리닝층이 설치되고, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 갖고, 특히 이 노출 부분이 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭이 원주 방향의 전체 둘레에 걸쳐 클리닝층을 갖지 않는 부분인 반도체 장치용 클리닝 부재가 얻어진다.
상기의 제조방법에 의하면, (2)의 도포공정에서 상기한 특정한 노즐 코팅법을 채택함으로써 스핀 코팅법에 비해 수지 재료의 수율이 향상되고 재료 손실의 대폭적인 저감을 실현하고, 더욱이 이 도포 공정시에 웨이퍼상의 도포 위치를 규제하여 미도포 부분을 일부 설치하도록 함으로써, 그 후에 웨이퍼 표면이 노출되는 부분을 설치하는 공정을 부가할 필요도 없어 제조 공정상 유리하다.
이러한 공정 후, 통상적 방법에 따라, 추가로 필요한 공정을 거친 후, 상기 수지 코팅층으로 이루어진 클리닝층을 갖는 클리닝 부재가 제작된다.
이 클리닝 부재는 상기의 공정을 거치므로 이면에 미세 입자가 부착하여 오염을 발생시키는 경우가 있다. 미세 입자는 클리닝 부재의 원래의 목적상 제거할 필요가 있다. 상기 오염에는 각 공정에서의 척 테이블로부터의 부착이 고려되고, 특히 흡착 테이블에 의해 부착한 미세 입자는 흡착력이라는 외력이 가해지기 때문에 보다 강고하게 웨이퍼 이면에 부착하고, SiO2로 깊이 잠식되어 용이하게 제거할 수 없다.
이와 같이 이면에 강고하게 부착하는 미세 입자를 제거하는 세정방법으로서는, 예컨대 웨이퍼를 회전시키면서 세정제를 뿌리는 스핀 세정이나 약액에 웨이퍼를 수회 동시에 침지하는 딥 세정을 들 수 있다. 스핀 세정으로서는 브러쉬, 2유체, 메가소닉이라고 불리는 초음파 등의 물리 세정을 효과적으로 부가시킬 수 있다.
물리 세정과 병용하는 약액 세정으로서는 오존수와 묽은 불소산의 교대 처리를 채택하는 것이 효과적이고, SiO2를 용해시키는 능력이 있는 묽은 불소산에 의해 잠식된 미세 입자 주위의 SiO2를 제거하고, 또한 오존수로 산화된 미세 입자의 표면을 용해시킴으로써 웨이퍼 표면에서 이탈시킬 수 있다.
이러한 처리를 교대로 반복함으로써, 미세 입자를 제거하는 동시에, SiO2 표면에 부착하고 있는 경미한 금속 오염물도 제거할 수 있다. 일반적으로, 반도체 프로세스에 있어서, 양호한 반도체 소자를 제작하기 위해서는, 금속 원자는 1.0×10-10atoms/cm2 미만으로 할 필요가 있다고 하고 있고, 본 발명의 클리닝 부재도 이 기준을 뚜렷이 하기 위해 희불소산 세정을 하는 것이 바람직하다.
또한, 상기 브러쉬 세정에 있어서는, 세정을 반복함으로써 브러쉬 그 자체도 오염되기 때문에, 정기적으로 브러쉬의 클리닝을 할 필요가 있다. 브러쉬로부터의 재오염을 막기 위해서는 초순수로 수소가스를 용해시킨 수소수를 메가소닉과 병용하면 재오염 방지에 효과적이다. 이 때, 수소수는 pH를 9.0 이상으로 하는 것이 좋고, 미세 입자가 재부착하는 것을 정전기적인 반발력(ZETA 전위)으로 방지할 수 있다.
이하에, 본 발명의 실시예를 기재하여 보다 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에만 한정되는 것은 아니다.
실시예 1
하기의 화학 구조식으로 표시되는 에틸렌-1,2-비스트라이멜리테이트, 테트라카복실산 2무수물(이하, TMEG라 함) 30.0g을 질소기류하에서 110g의 N-메틸-2-피롤리돈(이하, NMP라 함) 중, 다이아민(우베흥산사제의 상품명「1300x16ATBN」) 65.8g 및 하기의 화학 구조식으로 표시되는 2,2'-비스[4-(4-아미노페녹시)페닐]프로페인(이하, BAPP라 함) 15.0g과 120℃에서 혼합하여 반응시켰다.
Figure 112006065047596-PCT00001
상기 반응 후, 냉각하여 수득된 폴리아믹산 용액으로 이루어진 바니쉬를 스핀 코터로 12인치 실리콘 웨이퍼의 한 면에 도포했다. 그 때, 1,000 rpm의 회전수로 가속도 10,000rpm/sec에서 약 0.1sec로 도달시키고, 그 후 회전 개시후 0.5초가 될 때까지 회전수를 유지한 후, 감속도 100rpm/sec에서 500rpm의 회전수까지 감속하고, 그대로의 회전수로써 40sec간 유지했다.
다음으로, 노즐 위치를 자동 제어하고, 외주에 발생하는 돌출 부분에 NMP를 적하하여 테두리 린스를 실행하여 평탄화했다. 그 후, 90℃에서 20 min 건조했다.
이어서, 두 번째 스핀 코터에 투입하고, 테두리 린스와 같은 방식으로 노즐 위치를 자동 제어하고, 원하는 폭만큼 노즐을 중심측으로부터 외주부 방향으로 주사하고, 도포한 수지의 일부를 용해하여 웨이퍼 표면을 노출시켰다. 즉, 도포한 수지를 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정의 폭만큼 원주 방향의 전체 둘레에 걸쳐 용해 제거하여 웨이퍼 표면이 노출되는 부분을 형성했다. 이 노출되는 부분의 폭은 6mm이고 웨이퍼의 주변 가까이 설치된 마크가 충분히 노출하고 있는 범위인 것을 확인했다.
그 후, 질소 분위기하에서 300℃에서 2시간 열처리하여 두께가 10μm인 폴리이미드 수지막을 형성했다. 이렇게 하여 12인치 실리콘 웨이퍼의 한 면에 상기 폴리이미드 수지막으로 이루어진 클리닝층을 갖고, 웨이퍼 외주부분에 웨이퍼가 노출되는 부분을 갖는 도 1에 나타내는 구조의 클리닝 부재를 제작했다.
이렇게 하여 제작한 클리닝 부재에 관하여, 제진성(이물질 제거성), 반송성 및 마크 인식에 대한 평가를 했다. 여기서, 제진성은 알루미늄편의 수를 계수함으로써 판정하고, 또한 반송성은 흡착 테이블로부터 리프트 핀에 의해 이탈할 수 있는지 여부로 판정했다. 더욱이 마크 인식에 관해서는, CCD 카메라를 이용하여 화상처리를 하여 인식된 마크가 옳은지 여부를 판정했다.
제진성 및 반송성의 평가는 아래와 같이 실시했다.
반도체 제조 장치의 흡착 테이블에 1mm 사방의 알루미늄편을 20편 놓고, 그 상면에 클리닝 부재의 수지 형성면이 접촉하도록 설치하고, 진공 흡착(0.5kg/cm2)을 약 10sec 실행하여 리프트 핀에 의해 웨이퍼를 이탈시킨 바 용이하게 웨이퍼를 취출할 수 있었다. 그 후, 테이블로부터 제진된 알루미늄편의 수를 육안 계수했다. 결과는 3회의 계수에 있어서, 전부 90% 이상의 제진율을 나타내는 것이 확인되었다.
마크 인식의 평가는 LED 조명을 확산시키는 확산판을 이용하여 암시야로써 마크의 형상이 CCD 카메라에 들어가도록 설정하고, CCD 카메라로부터의 화상을 문 자 인식 장치에 걸어 마크가 정확하게 인식할 수 있음을 확인했다. 그 결과, 노출된 마크는 보통의 베어 웨이퍼의 마크를 인식하는 바와 같이 정확히 읽어낼 수 있었다.
실시예 2
12인치 실리콘 웨이퍼의 양면에 대하여 실시예 1과 같은 방식의 처리를 실시함으로써, 웨이퍼의 양면에 두께가 10μm인 폴리이미드 수지막으로 이루어진 클리닝층을 갖고, 또한 양 클리닝층의 웨이퍼 외주 부분에 각각 웨이퍼가 노출되는 부분(노출폭: 6mm)을 갖는 도 2에 나타내는 구조의 클리닝 부재를 제작했다.
이 클리닝 부재에 대하여 실시예 1과 같은 방식으로 하여 제진성, 반송성 및 마크 인식의 평가를 했다. 그 결과, 리프트 핀에 의한 웨이퍼의 이탈로써 용이하게 웨이퍼를 분리시킬 수 있고, 또한 테이블로부터 제진된 알루미늄편의 수의 육안 계수에서는 3회의 계수에 있어서 전부 90% 이상의 제진율을 나타내는 것이 확인되었다. 또한, CCD 카메라로부터의 화상을 문자 인식 장치에 건 바, 노출된 마크를 보통의 베어 웨이퍼의 마크를 인식하는 바와 같이 정확히 읽어낼 수 있었다.
비교예 1
12인치 실리콘 웨이퍼의 한 면에 실시예 1과 같은 방식으로 하여, 스핀 코터에 의한 폴리아믹산 용액으로 이루어진 바니쉬의 도포, 테두리 린스에 의한 평탄화, 90℃에서의 가열건조를 하고, 그 후 도포한 수지의 일부를 용해하여 웨이퍼 표면을 노출하는 처리를 실시하지 않고 300℃에서의 열처리를 실시함으로써, 웨이퍼의 한 면 전체면에 두께가 10μm의 폴리이미드 수지막으로 이루어진 클리닝층을 갖 는 클리닝 부재를 제작했다.
이 클리닝 부재에 대하여 실시예 1과 같은 방식으로 하여 제진성, 반송성 및 마크 인식의 평가를 했다. 그 결과, 리프트 핀에 의한 웨이퍼의 이탈로써 용이하게 웨이퍼를 취출할 수 있고, 또한 테이블로부터 제진된 알루미늄편의 수의 육안 계수에서는 3회의 계수에 있어서 전부 90% 이상의 제진율을 나타내는 것이 확인되었다. 그러나, CCD 카메라로부터의 화상을 문자 인식 장치에 걸어 본 바, 마크 상면의 클리닝층에 의해 투명성이 악화하고 있고, 하부의 마크가 정확하게 인식할 수 없었다.
상기의 결과로부터, 클리닝층의 웨이퍼 외주부에 웨이퍼 표면이 노출되는 부분을 갖는 실시예 1, 2의 클리닝 부재는 제진성 및 반송성을 만족함 과 동시에 웨이퍼상의 마크의 인식을 정상으로 할 수 있었다. 이에 반하여, 클리닝층에 상기와 같은 노출부분을 갖지 않는 비교예 1의 클리닝 부재에서는 클리닝층에 의해 마크의 투과가 방해되기 때문에 마크를 정상으로 인식할 수 없었다.
또한, 별도의 평가로서, 실시예 1, 2의 양 클리닝 부재를 웨이퍼 케이스에 수납 보관하여 웨이퍼 케이스의 유지 부분에 클리닝층에 있어서의 웨이퍼 표면이 노출되는 부분을 접촉시키도록 한 바, 상기 유지 부분과 클리닝층의 접촉이 방지됨에 따라 이 접촉 마찰에 기인한 수지의 입자 발생, 즉 분진 발생을 방지할 수 있고, 상기 입자가 클리닝하고자 하는 반도체 장치에 전착하여 입자 오염을 야기한다는 폐해도 발생하지 않는 것을 확인할 수 있었다.
실시예 3
하기의 화학 구조식으로 표시되는 에틸렌-1,2-비스트라이멜리테이트, 테트라카복실산 2무수물(이하, TMEG라 함) 30.0g을 질소 기류하에서 110g의 N-메틸-2-피롤리돈(이하, NMP라 함)중, 다이아민(우베흥산사제의 상품명 「1300x16ATBN」) 5.8g 및 하기의 화학 구조식으로 표시되는 2,2'-비스[4-(4-아미노페녹시)페닐]프로페인(이하, BAPP라 함) 15.0g과 120℃에서 혼합하여 반응시켰다.
Figure 112006065047596-PCT00002
상기 반응 후, 냉각하여 수득된 폴리아믹산 용액으로 이루어진 바니쉬를 노즐 코팅 장치를 이용하여 12인치 실리콘 웨이퍼의 한 면에 도포했다. 그 때, 도포용 노즐을 웨이퍼의 중심부에 배치하여 이 노즐과 웨이퍼의 갭을 조정한 후, 노즐로부터 상기 바니쉬를 토출시키면서 웨이퍼를 90rpm의 속도로 회전시키고, 또한 노즐을 외주 방향에 수평으로 이동시켜 토출한 바니쉬가 간신히 겹치도록 하고, 결국은 나선조 사이에서 간극이 생기지 않도록 나선상으로 도포를 실시했다. 웨이퍼 외주로부터 6mm 내측의 곳에서 노즐로부터의 토출을 정지하여 도포를 종료했다. 이 도포에 의해, 웨이퍼 외주로부터 6mm 내측의 부분을 원주 방향의 전체 둘레에 걸쳐 미도포 부분으로 했다.
이 도포 후, 90℃에서 20min 건조한 후, 질소 분위기하 300℃에서 2시간 열처리하여 두께 30μm의 폴리이미드 수지막을 형성했다.
이렇게 하여, 12인치 실리콘 웨이퍼의 한 면에 상기 폴리이미드 수지막으로 이루어진 클리닝층을 갖고, 웨이퍼 외주 부분에 웨이퍼가 노출되는 부분을 갖는 도 1에 나타내는 구조의 반도체 장치용 클리닝 부재를 제작했다.
한편, 상기한 클리닝 부재의 제작에 있어서, 노즐 코팅 장치를 이용한 도포 공정에서는 후술하는 비교예 2의 스핀 코팅법과는 달리 폴리아믹산 용액으로 이루어진 바니쉬를 낭비 없이 사용할 수 있어, 재료 손실을 크게 저감할 수 있었다. 또한, 이 도포 공정에서, 상기 방법으로써 미도포 부분을 일부 설치하도록 함으로써, 그 후에 웨이퍼 노출 부분을 형성하는 공정을 부가할 필요도 없어, 웨이퍼 외주부에 웨이퍼 노출 부분을 갖는 클리닝 부재를 제조 용이하게 제작할 수 있었다.
이렇게 하여 제작한 클리닝 부재에 관하여, 제진성(이물질 제거성), 반송성 및 마크 인식에 대한 평가를 했다. 여기서, 제진성은 알루미늄편의 수를 계수함으로써 판정하고, 또한 반송성은 흡착 테이블로부터 리프트 핀에 의해 이탈할 수 있는 지 여부를 판정했다. 더욱이 마크 인식에 관해서는 CCD 카메라를 이용하여 화상처리를 하여 인식된 마크가 옳은 지 여부를 판정했다.
제진성 및 반송성의 평가는 아래와 같이 실시했다.
반도체 제조 장치의 흡착 테이블에 1mm 사방의 알루미늄편을 20편 놓고, 그 의 상면에 클리닝 부재의 수지 형성면이 접촉하도록 설치하고, 진공흡착(0.5kg/cm2)을 약 10sec 실행하여 리프트 핀에 의해 웨이퍼를 이탈시킨 바, 용이하게 웨이퍼를 취출할 수 있었다. 그 후, 테이블로부터 제진된 알루미늄편의 수를 육안 계수했다. 결과는 3회의 계수에 있어서, 전부 90% 이상의 제진율을 나타내는 것이 확인되었다.
마크 인식의 평가는 LED 조명을 확산시키는 확산판을 이용하여 암시야로써 마크의 형상이 CCD 카메라에 들어가도록 설정하여 CCD 카메라로부터의 화상을 문자 인식 장치에 걸어 마크가 정확하게 인식할 수 있는 것을 확인했다. 그 결과, 노출된 마크는 보통의 베어 웨이퍼의 마크를 인식하는 바와 같이 정확히 읽어낼 수 있었다.
실시예 4
폴리에터다이아민(선테크노케미칼제 XTJ-510(D4000)) 66.0g 및 p-페닐렌다이아민 38.0g을 NMP 596.1g 중에서 용해했다. 다음으로, 하기식으로 표시되는 피로멜리트산 2무수물(이하, PMDA로 약기한다) 45.0g을 가하여 반응시켜 폴리아믹산 용액을 생성했다.
Figure 112006065047596-PCT00003
상기 반응 후, 냉각하여 수득된 폴리아믹산 용액으로 이루어진 바니쉬를 실 시예 1과 같은 방식으로 폴리이미드막의 두께가 10μm가 되도록 12인치의 실리콘 웨이퍼의 한 면에 상기 폴리이미드 수지막으로 이루어진 클리닝층을 갖고, 웨이퍼 외주 부분에 웨이퍼가 노출되는 부분을 갖는 도 1에 나타내는 구조의 클리닝 부재를 제작했다.
이 클리닝 부재에 대하여, 실시예 1과 같은 방식으로 하여 제진성, 반송성 및 마크 인식의 평가를 했다. 그 결과, 리프트 핀에 의한 웨이퍼의 이탈로써 용이하게 웨이퍼를 취출할 수 있었다. 또한, 테이블로부터 제진된 알루미늄편의 아래 도면의 육안 계수에서는 3회의 계수에 있어서 전부 90% 이상의 제진율을 나타내는 것이 확인되었다. 또한, CCD 카메라로부터의 화상을 문자 인식 장치에 건 바, 노출된 마크는 보통의 베어 웨이퍼의 마크를 인식하는 바와 같이 정확히 읽어낼 수 있었다.
실시예 5
실시예 4에 기재된 폴리아믹산을 이용하여 실시예 3에 기재하는 방법으로써 12인치의 실리콘 웨이퍼의 한 면에 실시예 4에 기재된 폴리이미드 수지막으로 이루어진 클리닝층을 갖고, 웨이퍼 외주 부분에 웨이퍼가 노출되는 부분을 갖는 도 1에 나타내는 구조의 클리닝 부재를 제작했다.
이 클리닝 부재에 대하여, 실시예 1과 같이 하여 제진성, 반송성 및 마크 인식의 평가를 했다. 그 결과, 리프트 핀에 의한 웨이퍼의 이탈로써 용이하게 웨이퍼를 취출할 수 있었다. 또한, 테이블로부터 제진된 알루미늄편의 수의 육안 계수에서는 3회의 계수에 있어서 전부 90% 이상의 제진율을 나타내는 것이 확인되었다. 또한, CCD 카메라로부터의 화상을 문자 인식 장치에 건 바, 노출된 마크는 보통의 베어 웨이퍼의 마크를 인식하는 바와 같이 정확히 읽어낼 수 있었다.
비교예 2
12인치 실리콘 웨이퍼의 한 면에 실시예 3에서 얻은 폴리아믹산 용액으로 이루어진 바니쉬를 스핀 코터로 도포했다. 그 때, 1,000rpm의 회전수에 가속도 10,000rpm/sec에서 약 0.1sec로 도달시키고, 그 후, 회전 개시후 0.5초가 될 때까지 회전수를 유지한 후, 감속도 100rpm/sec에서 500rpm의 회전수까지 감속하고, 그대로의 회전수로 40sec간 유지했다. 이어서, 노즐 위치를 자동 제어하고, 외주에 발생하는 돌출 부분에 NMP를 적하하여 테두리 린스하여 평탄화했다.
이 도포 후, 90℃에서 20min 건조한 후, 질소 분위기하 300℃에서 2시간 열처리하여 두께 10μm의 폴리이미드 수지막을 형성했다.
이렇게 하여, 12인치 실리콘 웨이퍼의 한 면 전체면에 상기 폴리이미드 수지막으로 이루어진 클리닝층을 갖는, 즉 웨이퍼 외주 부분에 웨이퍼가 노출되는 부분을 갖지 않는 반도체 장치용 클리닝 부재를 제작했다.
이 클리닝 부재에 대하여, 실시예 3과 같은 방식으로 하여 제진성, 반송성 및 마크 인식의 평가를 했다. 그 결과, 리프트 핀에 의한 웨이퍼의 이탈로써 용이하게 웨이퍼를 취출할 수 있고, 또한 테이블로부터 제진된 알루미늄편의 수의 육안 계수에서는 3회의 계수에 있어서 전부 90% 이상의 제진율을 나타내는 것이 확인되었다. 또한, CCD 카메라로부터의 화상을 문자 인식 장치에 걸어 본 바, 마크 상면의 클리닝층에 의해 투명성이 악화하고 있고, 하부의 마크가 정확하게 인식할 수 없었다.
상기의 결과로부터 클리닝층의 웨이퍼 외주부에 웨이퍼 표면이 노출되는 부분을 갖는 실시예 1의 클리닝 부재는 제진성 및 반송성을 만족함과 동시에 웨이퍼상의 마크의 인식을 정상으로 할 수 있었다. 이것에 대하여, 클리닝층에 상기와 같은 노출 부분을 갖지 않는 비교예 2의 클리닝 부재에서는 클리닝층에 의해 마크의 투과가 방해되기 때문에 마크를 정상으로 인식할 수 없었다.
또한, 별도의 평가로서, 실시예 3 및 4의 클리닝 부재를 웨이퍼 케이스에 수납 보관함으로써, 웨이퍼 케이스의 유지 부분에 클리닝층에 있어서의 웨이퍼 표면이 노출되는 부분을 접촉시키도록 한 바, 상기 유지 부분과 클리닝층의 접촉이 방지됨에 따라 이 접촉 마찰에 기인한 수지의 입자의 발생, 즉 분진 발생을 방지할 수 있고, 상기 입자가 클리닝하고자 하는 반도체 장치에 전착하여 입자 오염을 야기한다는 폐해도 발생하지 않는 것을 확인할 수 있었다.
또한, 비교예의 클리닝 부재를 웨이퍼 케이스에 수납 보관하면 웨이퍼 케이스의 유지 부분과 클리닝층이 접촉하였다. 이 때문에 반송에 관하여, 접촉 마찰에 의해 클리닝층 기인의 입자가 발생할 가능성이 있고, 클리닝하고자 하는 반도체 장치를 오염시키는 것이 우려되었다.
본 발명을 특정한 태양을 이용하여 상세하게 설명했지만, 본 발명의 의도와 범위를 벗어나는 일없이 다양한 변경 및 변형이 가능한 것은 당업자에 있어서 분명하다.
한편, 본 출원은 2004년 3월 8일자로 출원된 일본 특허출원(제 2004-63858 호), 2004년 3월 8일자로 출원된 일본 특허출원(제2004-63859호)에 기초하여 그 전체가 인용에 의해 원용된다.
본 발명에 의하면, 클리닝층을 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층으로 구성함과 동시에, 그 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 설치하도록 함으로써, 웨이퍼상에 형성된 로트 관리를 행하기 위한 마크의 인식성이 개선되고, 또한 웨이퍼 케이스로부터의 취출 작업시에 입자의 발생, 즉 분진 발생을 야기시키지 않고 반도체 장치에 있어서의 웨이퍼 고정 테이블이나 반송계의 클리닝을 안정하게 행할 수 있는 클리닝 부재를 제공할 수 있다.
또한, 본 발명에 의하면, 클리닝층으로서 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 특정한 수지 코팅층을 웨이퍼상에 나선상으로 도포한다고 하는 특정한 수법으로 형성함으로써, 스핀 코팅법과 같은 재료 손실이 없어 수지 재료를 낭비없이 이용할 수 있고, 더구나 상기 수지 코팅층으로 이루어진 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 형성함으로써, 웨이퍼상에 설치된 로트 관리를 행하기 위한 마크의 시인성이 개선되고, 또한 웨이퍼 케이스로부터의 취출 작업시에 입자의 발생, 즉 분진 발생을 야기시키지 않고, 반도체 장치에 있어서의 웨이퍼 고정 테이블이나 반송계의 클리닝을 안정하게 행할 수 있는 클리닝 부재를 제공할 수 있다.
또한, 상기 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 형성하기 때 문에, 웨이퍼에 도포시 도포 위치를 규제하여 미도포 부분을 일부 설치하도록 함으로써, 그 이외의 방법, 예를 들면 웨이퍼의 전면에 도포한 후 그 일부를 용해 제거하여 웨이퍼 표면이 노출되는 부분을 형성하는 등의 방식에 비해 노출 부분의 형성이 용이하고, 공정상 보다 바람직한 클리닝 부재의 제조방법을 제공할 수 있다.

Claims (6)

  1. 웨이퍼의 적어도 한 면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층이 설치되고, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 갖는 것을 특징으로 하는 반도체 장치용 클리닝 부재.
  2. 제 1 항에 있어서,
    클리닝층에 있어서의 웨이퍼 표면이 노출되는 부분은, 웨이퍼의 외주 단면(端面)으로부터 중심측으로 향한 소정 폭의 클리닝층이 원주 방향의 전체 둘레에 걸쳐 제거된 부분인 반도체 장치용 클리닝 부재.
  3. 폴리아믹산 용액으로 이루어진 바니쉬를 제조하는 제 1 공정,
    이 바니쉬를 웨이퍼 표면에 도포하는 제 2 공정,
    웨이퍼상에 도포된 바니쉬를 건조하는 제 3 공정,
    용제의 적하에 의해 웨이퍼상의 바니쉬의 일부를 제거하여 웨이퍼 표면이 노출되는 부분을 형성하는 제 4 공정, 및
    200℃ 이상의 온도에서 큐어링(curing)을 행하는 제 5 공정에 의해, 제 1 항 또는 제 2 항에 기재된 반도체 장치용 클리닝 부재를 제조하는 것을 특징으로 하는 반도체 장치용 클리닝 부재의 제조방법.
  4. 반도체 장치내에 제 1 항 또는 제 2 항에 기재된 반도체 장치용 클리닝 부재를 반송하여 반도체 장치내에 부착하는 이물질을 클리닝 제거하는 것을 특징으로 하는 반도체 장치의 클리닝 방법.
  5. (1) 폴리아믹산 용액으로 이루어진 바니쉬를 얻는 공정,
    (2) 이 바니쉬를 웨이퍼상에 도포하는 공정,
    (3) 웨이퍼상에 도포된 바니쉬를 건조하는 공정, 및
    (4) 건조 후에 200℃ 이상의 온도에서 큐어링하는 공정을 구비하고,
    상기 (2)의 공정에서 웨이퍼를 테이블상에 수평하고도 회전가능하게 고정하고, 상기 웨이퍼의 상방에 수평 이동가능한 도포용 노즐을 배치하고, 상기 웨이퍼를 회전시키고 상기 노즐을 수평 이동시키면서 상기 노즐로부터 바니쉬를 토출하여 웨이퍼상에 나선상으로, 또한 나선조(條) 사이에서 간극이 생기지 않도록 도포함과 동시에, 웨이퍼상에서의 상기 도포 위치를 규제하여 웨이퍼 표면이 노출되는 미도포 부분을 일부 설치함으로써,
    웨이퍼의 적어도 한 면에 폴리아믹산을 열경화시킨 내열성 수지로 이루어진 클리닝층이 설치되고, 이 클리닝층의 일부에 웨이퍼 표면이 노출되는 부분을 갖는 반도체 장치용 클리닝 부재를 제조하는 것을 특징으로 하는 반도체 장치용 클리닝 부재의 제조방법.
  6. 제 5 항에 있어서,
    웨이퍼 표면이 노출되는 미도포 부분으로서, 웨이퍼의 외주 단면으로부터 중심측으로 향한 소정 폭을 원주 방향의 전체 둘레에 걸쳐 미도포 부분으로 한 반도체 장치용 클리닝 부재의 제조방법.
KR1020067018408A 2004-03-08 2005-03-07 반도체 장치용 클리닝 부재 및 그의 제조방법 KR20060124752A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004063858 2004-03-08
JPJP-P-2004-00063859 2004-03-08
JP2004063859 2004-03-08
JPJP-P-2004-00063858 2004-03-08

Publications (1)

Publication Number Publication Date
KR20060124752A true KR20060124752A (ko) 2006-12-05

Family

ID=34921716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018408A KR20060124752A (ko) 2004-03-08 2005-03-07 반도체 장치용 클리닝 부재 및 그의 제조방법

Country Status (5)

Country Link
US (1) US20070163621A1 (ko)
JP (1) JPWO2005086212A1 (ko)
KR (1) KR20060124752A (ko)
TW (1) TW200537612A (ko)
WO (1) WO2005086212A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8500913B2 (en) 2007-09-06 2013-08-06 Micron Technology, Inc. Methods for treating surfaces, and methods for removing one or more materials from surfaces
EP2950326A1 (en) 2014-05-30 2015-12-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Removing particulate contaminants from the backside of a wafer or reticle
US10766057B2 (en) * 2017-12-28 2020-09-08 Micron Technology, Inc. Components and systems for cleaning a tool for forming a semiconductor device, and related methods
US11953838B2 (en) 2018-11-09 2024-04-09 Asml Holding N.V. Lithography support cleaning with cleaning substrate having controlled geometry and composition
JP7165066B2 (ja) * 2019-01-30 2022-11-02 日東電工株式会社 クリーニングシートおよびクリーニング機能付搬送部材
JP7372845B2 (ja) * 2020-01-17 2023-11-01 株式会社ディスコ 載置面清掃方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478478A (ja) * 1990-07-18 1992-03-12 Fujitsu Ltd 半導体製造装置およびその清浄化方法
JP3168642B2 (ja) * 1991-10-28 2001-05-21 カシオ計算機株式会社 被膜除去方法およびその装置
JP3776745B2 (ja) * 2001-04-25 2006-05-17 東京エレクトロン株式会社 塗布膜形成方法及びその装置
JP2003021897A (ja) * 2001-07-06 2003-01-24 Nitto Denko Corp 感光性樹脂組成物および回路基板
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
JP2003183857A (ja) * 2001-12-19 2003-07-03 Hitachi Ltd エッチング液およびそれを用いた回路基板の製法

Also Published As

Publication number Publication date
US20070163621A1 (en) 2007-07-19
JPWO2005086212A1 (ja) 2008-01-24
TW200537612A (en) 2005-11-16
WO2005086212A1 (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
KR20060124752A (ko) 반도체 장치용 클리닝 부재 및 그의 제조방법
JP6819293B2 (ja) 仮貼り用積層体フィルム、仮貼り用積層体フィルムを用いた基板加工体および積層基板加工体の製造方法、ならびにこれらを用いた半導体装置の製造方法
JP2019214710A (ja) 樹脂組成物、硬化膜、硬化膜の製造方法、層間絶縁膜または半導体保護膜、薄膜トランジスタ、および液晶表示装置または有機ｅｌ表示装置
JP6473462B2 (ja) 仮接着膜の製造方法、仮接着膜、積層体、デバイスウエハ付き積層体、仮接着用組成物
TW201840643A (zh) 樹脂組成物、樹脂片、硬化圖案及半導體電子零件或半導體裝置
TW201520685A (zh) 防塵薄膜、使用其的防塵薄膜組件、曝光原版及曝光裝置以及半導體裝置的製造方法
KR20190136980A (ko) 기판 처리 방법 및 기판 처리 장치
KR20190136979A (ko) 기판 처리 방법 및 기판 처리 장치
WO2020188997A1 (ja) 基板処理装置のスピンチャック
KR102141355B1 (ko) 내열성 수지막 및 그 제조 방법, 가열로 및 화상 표시 장치의 제조 방법
US20100319151A1 (en) Cleaning sheet, conveying member using the same, and substrate processing equipment cleaning method using them
JP2006013185A (ja) 半導体装置用クリーニング部材の再生方法
KR20140082073A (ko) 세정 소자, 세정 방법, 및 그 세정 방법을 구비한 소자 제조방법
CN113227277B (zh) 基板清洗液、使用该基板清洗液清洗的基板的制造方法以及器件的制造方法
TW202028450A (zh) 基板洗淨液、使用其之經洗淨之基板的製造方法及裝置之製造方法
JP6883393B2 (ja) ポリイミド系樹脂膜洗浄液、ポリイミド系樹脂膜を洗浄する方法、ポリイミド膜を製造する方法、フィルタ、フィルターメディア又はフィルターデバイスを製造する方法、及びリソグラフィー用薬液の製造方法
US20060105164A1 (en) Cleaning sheet, conveying member using the same, and substrate processing equipment cleaning method using them
TWI714703B (zh) 硬化膜及其製造方法
CN100456432C (zh) 半导体装置用清洁部件及其制备方法
TWI610392B (zh) 光電元件的製備方法
JPWO2017038828A1 (ja) ポジ型感光性樹脂組成物、その樹脂組成物により形成された未硬化の樹脂パターン、硬化樹脂パターン、およびそれを用いた半導体装置とその製造方法
JP2006130429A (ja) クリーニング機能付き搬送部材の製造方法
JP5092655B2 (ja) 電子回路部品、及びハードディスクドライブ用サスペンション
JP4557307B2 (ja) 基板処理装置用クリーニング部材の再利用方法
CN116507683A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离和溶解用组合物

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid