KR20060124009A - 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법 - Google Patents

카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법 Download PDF

Info

Publication number
KR20060124009A
KR20060124009A KR1020050045707A KR20050045707A KR20060124009A KR 20060124009 A KR20060124009 A KR 20060124009A KR 1020050045707 A KR1020050045707 A KR 1020050045707A KR 20050045707 A KR20050045707 A KR 20050045707A KR 20060124009 A KR20060124009 A KR 20060124009A
Authority
KR
South Korea
Prior art keywords
data
line
unit
latch
node
Prior art date
Application number
KR1020050045707A
Other languages
English (en)
Inventor
차재원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050045707A priority Critical patent/KR20060124009A/ko
Publication of KR20060124009A publication Critical patent/KR20060124009A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

본 발명에 따른 페이지 버퍼는 프로그램, 독출, 검증, 및 카피백 프로그램 동작을 수행하는 제1 래치부와 프로그램, 독출 및 검증 동작을 수행하는 제2 래치부를 포함하고, 제1 래치부는, 카피백 프로그램 동작시에 메모리 셀들 중 문제가 발생한 메모리 셀에 프로그램된 데이터를 비트라인들 중 선택된 비트라인과 센싱라인을 통해서 독출하여 저장하고, 데이터 라인을 통해서 데이터를 전송받아 상기 저장된 데이터를 정정하며, 정정된 데이터를 상기 센싱라인을 통해서 선택된 비트라인으로 전송하여 상기 메모리 셀들 중 정상적인 셀에 재프로그램하게 한다.
페이지 버퍼, 카피백, 프로그램

Description

카피백 프로그램 시에 데이터 정정이 가능한 불휘발성 메모리 장치 및 그것의 카피백 프로그램 방법{Non-volatile memory device having copyback program correction and copyback programmming/correcting method thereof}
도 1은 기존의 낸드형 플래시 메모리 장치의 카피백 프로그램 동작을 설명하기 위한 블록도이다.
도 2은 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리 장치의 카피백 프로그램 동작을 설명하기 위한 블록도이다.
도 3은 도 2의 낸드형 플래시 메모리 장치를 나타낸 회로도이다.
도 4은 도 2의 낸드형 플래시 메모리 장치의 카피백 프로그램 동작을 설명하기 위한 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 메모리 셀 어레이 20, 200 : 페이지 버퍼
21, 210 : 비트라인 선택 & 바이어스부 22, 220 : 프리챠지부
24, 230 : 제1 래치부 24, 240 : 제2 래치부
30, 300 : 컬럼 선택부
본 발명은 불휘발성 메모리 장치 및 그것의 카피백 프로그램 방법에 관한 것으로, 특히, 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성 메모리 장치 및 그것의 카피백 프로그램 방법에 관한 것이다.
플래시 메모리란 전원이 차단되었을 때 데이터를 보관할 수 있는 비휘발성 메모리의 하나로 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 소자를 일컫는다. 여기서, 프로그램이란 데이터를 메모리 셀에 기록(write)하는 동작을 가리키며, 소거란 데이터를 메모리에서 삭제(erase)하는 동작을 가리킨다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해 크게 노아(NOR)와 낸드(NAND) 플래시로 나뉘어진다. 노아형 플래시 메모리는 각 메모리 셀 트랜지스터의 소스가 접지단자(VSS)에 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하며, 고속 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면에 낸드형 플래시 메모리는 복수의 메모리 셀 트랜지스터가 직렬로 연결되어 한 개의 스트링(string)을 구성하고, 한 개의 스트링이 소스와 드레인에 연결되어 있는 구조로서 고집적 데이터 보관 응용분야에서 주로 사용된다.
NAND형 플래쉬 메모리 소자는 짧은 시간 내에 대용량의 정보를 저장하거나 저장된 정보를 독출하기 위하여 페이지 버퍼(page buffer)가 사용된다. 페이지 버퍼는 입출력 패드(Input/Output PAD)로부터 대용량의 데이터를 제공받아 메모리 셀들로 제공하거나 메모리 셀들의 데이터를 저장한 후 출력하는 기능을 한다. 통상 페이지 버퍼는 데이터를 임시 저장하기 위하여 단일 레지스터로 구성되는 것이 보편적이었으나, 최근 NAND형 플래쉬 메모리 소자에서 대용량 데이터 프로그램시 프로그램 속도를 증가시키기 위하여 듀얼 레지스터(dual register)를 채용하고 있다.
카피백이란 셀에 문제가 발생했을 때 문제가 발생한 셀의 데이터를 페이지 버퍼를 사용해서 안정한 셀로 전송해 문제없이 사용하는 것을 말한다.
도 1은 기존의 낸드형 플래시 메모리 장치의 카피백 프로그램 동작을 설명하는 블록도이다.
도 1을 참조하면, 기존의 카피백 프로그램 동작은 메모리 셀 어레이(10)로부터 문제가 발생한 셀에 저장된 데이터를 페이지 버퍼(20)의 제1 래치부(24)로 독출한 후에(단계 41), 제1 메인부(24)로 독출된 데이터를 제2 래치부(25)로 전송하고(단계 42), 다음에 제2 래치부(25)로 전송된 데이터를 다른 메모리 셀(정상적인 셀)로 프로그램하였다.
상술한 기존의 카피백 프로그램 방식은 제1 래치부(24)와 제2 래치부(25) 간에 데이터 전송시 에러가 발생될 수 있는 확률이 높아 카피백 프로그램 시 타이밍 마진이 충분하지 않은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 카피백 프로그램 동작 시에 데이터를 정정할 수 있는 불휘발성 메모리 장치 및 그것의 카피백 프로그램 방법을 제공하는데 있다.
상술한 목적을 달성하기 위해 안출된 본 발명의 바람직한 실시예에 따른 불휘발성 메모리 장치는, 비트라인들 각각에 접속된 메모리 셀들을 갖는 어레이; 및 센싱라인과 데이터 라인 사이 접속되어 상기 메모리 셀들에 프로그램된 데이터를 저장하는 복수개의 페이지 버퍼들을 포함하며, 상기 복수개의 페이지 버퍼 각각은, 프로그램, 독출, 검증, 및 카피백 프로그램 동작을 수행하는 제1 래치부와 프로그램, 독출 및 검증 동작을 수행하는 제2 래치부를 포함하고, 상기 제1 래치부는, 카피백 프로그램 동작시에 상기 메모리 셀들 중 문제가 발생한 메모리 셀에 프로그램된 데이터를 상기 비트라인들 중 선택된 비트라인과 상기 센싱라인을 통해서 독출하여 저장하고, 상기 데이터 라인을 통해서 데이터를 전송받아 상기 저장된 데이터를 정정하며, 상기 정정된 데이터를 상기 센싱라인을 통해서 상기 비트라인들 중 선택된 비트라인으로 전송하여 상기 메모리 셀들 중 정상적인 셀에 재프로그램하게 하는 것을 특징으로 한다.
상술한 목적을 달성하기 위해 안출된 본 발명의 다른 바람직한 실시예에 따르면, 비트라인들 각각에 접속된 메모리 셀들을 갖는 어레이; 및 센싱라인과 데이터 라인 사이에 접속되어 상기 메모리 셀들에 기록된 데이터를 저장하는 복수개의 페이지 버퍼들을 포함하는 불휘발성 메모리 장치의 카피백 프로그램 방법은, 상기 메모리 셀들 중 문제가 발생한 메모리 셀에 프로그램된 데이터를 상기 비트라인들 중 선택된 비트라인과 상기 센싱라인을 통해서 독출하여 상기 복수개의 페이지 버퍼들 각각에 저장하는 단계; 상기 데이터 라인을 통해서 데이터를 입력받아 상기 상기 페이지 버퍼들 각각에 다시 저장하여 상기 페이지 버퍼들 각각에 저장된 데이터를 정정하는 단계; 상기 정정된 데이터를 상기 센싱라인을 통해서 상기 비트라인들 중 선택된 비트라인으로 전송하여 상기 메모리 셀들 중 정상적인 셀에 재프로그램하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 2은 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리 장치의 카피백 프로그램 동작을 설명하기 위한 블록도이다.
도 2을 참조하면, 낸드형 플래시 메모리 장치의 카피백 프로그램 방식은 프리챠지부(220)를 이용해서 센싱라인(S0)를 프리챠지시켜서 문제가 발생한 셀로부터 데이터를 독출하여 제1 래치부(230)로 저장한다(단계 401). 다음에, 독출된 데이터를 다른 데이터로 정정하고 할 경우에 데이터 라인(DL)을 통해서 전송되는 데이터를 커럼 선택부(300)를 통해서 제1 래치부(230)로 전송한다(단계 401). 그 다음에, 제1 래치부(230)에 저장된 저정된 데이터를 정상적인 셀로 재프로그램하는 것이다(단계 403).
도 3은 도 2의 낸드형 플래시 메모리 장치를 나타낸 상세 회로도이다.
도 2을 참조하면, 낸드형 플래시 메모리 장치는 메모리 셀 어레이(100), 페이지 버퍼(200), 및 컬럼 선택부(300)를 포함한다.
먼저, 메모리 셀 어레이(100)에서 BLe는 짝수번째의 비트라인들을 나타내고 BLo는 홀수번째의 비트라인들을 나타낸다. 다수개의 메모리 셀들(MC1~MCn)은 비트라인(BLe)에 연결되고, 그외의 다른 메모리 셀들은 비트라인(BLo)에 연결된다. 하나의 워드라인(예컨대, WL1)에 연결된 메모리 셀들은 하나의 페이지를 형성한다.
페이지 버퍼(200)는 메모리 셀 어레이(100)와 컬럼 선택부(300) 사이에 접속되는데, 이 페이지 버퍼(200)는 복수개가 연결된다. 그러나, 도 3에는 하나의 페이지 버퍼만이 도시되어 있다. 그리고, 페이지 버퍼(200)는, 센싱라인(SO)을 통해서 비트라인(BLe, BLo)에 연결되고, 비트라인 선택부(210), 프리챠지부(220), 제1 래치부(230), 및 제2 래치부(240)를 포함한다.
비트라인 선택부(210)는 트랜지스터(N11-N14)를 포함하는데, 트랜지스터(N11)는 일단이 비트라인(BLe)에 연결되고 다른 단이 전압공급신호(VIRPWR)를 제공하는 라인에 연결되며, 게이트로 게이트 제어신호(DISCHe)를 인가받아 턴-온/오프된다. 이 트랜지스터(N11)는 비트라인(BLo)에 프로그램하고자 하는 경우에 게이트 제어신호(DISCHe)에 의해 턴-온되어 비트라인(BLe)에 전압공급신호(VIRPWR)로서 전원전압(VCC)을 인가한다. 트랜지스터(N12)는 일단이 비트라인(BLo)에 연결되고 다른 단이 전압공급신호(VIRPWR)를 제공하는 라인에 연결되며, 게이트로 게이트 제어신호(DISCHo)를 인가받아 턴-온/오프된다. 이 트랜지스터(N12)는 비트라인(BLe)에 프로그램하고자 하는 경우에 게이트 제어신호(DISCHo)에 의해 턴-온되어 비트라인(BLo)에 전압공급신호(VIRPWR)로서 전원전압(VCC)을 인가한다. NMOS 트랜지스터(N13)는 비트라인 선택신호(BSLe)에 응답하여 비트라인(BLe)을 센싱라인(SO)에 연결시키고, NMOS 트랜지스터(N14)는 비트라인 선택 신호(BSLo)에 응답하여 비트라인(BLo)를 센싱라인(SO)에 연결시킨다.
프리챠지부(220)는 전원전압(VCC)과 센싱라인(SO) 사이에 접속되고, 게이트로 프리챠지신호(PRECHb)를 인가받아 턴-온/오프되는 PMOS 트랜지스터(P11)를 포함한다. 이 PMOS 트랜지스터(P11)는 메모리 셀에 저장된 데이터를 독출할 때 센싱라인(S0)을 전원전압(VCC)으로 프리챠지시킨다.
제1 래치부(230)는 NMOS 트랜지스터(N21-N27), PMOS 트랜지스터(P12), 제1 래치회로(LT1), 및 인버터(IV3, IV4)를 포함한다. 제1 래치회로(LT1)는 인버터(IV1, IV2)로 래치를 구성하여, 메모리 셀로부터 독출되는 데이터를 저장한다. NMOS 트랜지스터(N23)는 제1 래치회로(LT1)의 노드 QA와 접지전압(VSS) 사이에 접속되고 게이트로 리셋신호(MRST)를 인가받아 제1 래치(LT1)의 노드 QA를 '0'으로 노드 QAb를 '1'로 초기화시킨다. NMOS 트랜지스터(N21)는 센싱라인(SO)의 신호에 응답하여 턴-온/오프되고, NMOS 트랜지스터(N22)는 래치 신호(MLCH)에 응답하여 턴-온/오프된다. NMOS 트랜지스터(N22)는 NMOS 트랜지스터(N21)가 턴-온되면 같이 턴-온되어, 제1 래치회로(LT1)의 노드 QAb를 '0'으로, 노드 QA를 '1'으로 변경시킨다. 인버터(IV3)는 제1 래치(LT1)의 노드 QA의 데이터를 반전시켜서 출력한다. NMOS 트랜지스터(N24)는 프로그램 동작 시에 또는 카피백 프로그램 동작시에 프로 그램/카피백 신호(PGM_CPBK)에 의해 턴-온되어 인버터(IV3)로부터 출력되는 데이터를 센싱라인(SO)을 통해서 선택된 비트라인(예컨대, BLe)으로 전송한다. NMOS 트랜지스터(N25)는 데이터 입력 신호(nDI_L)에 응답하여 외부로부터 데이터 라인(DL)을 통해서 전송되는 프로그램될 데이터 또는 카피백 동작시에 정정될 데이터를 제2 래치회로(LT2)로 전달한다. NMOS 트랜지스터(N26)는 데이터 입력 신호(DI_L)에 각각 응답하여 외부의 데이터 라인(DL)을 통해서 전송되는 프로그램될 데이터 또는 카피백 동작시에 정정될 데이터를 제2 래치회로(LT2)로 전달한다. 인버터(IV4)는 독출 동작시에 인버터(IV3)로부터 출력되는 데이터를 반전시켜서 출력한다. NMOS 트랜지스터(N27)는 독출 동작시에 독출 신호(PBDO_L)에 의해 턴-온되어 선택된 비트라인(BLe 혹은 BLo)으로 출력되는 데이터, 즉 인버터(IV4)로부터 출력되는 데이터를 컬럼 선택부(300)를 통해서 데이터 라인(DL)으로 전달한다. PMOS 트랜지스터(P12)는 전원전압(VCC)과 노드 nWDO_L 사이에 접속되고, 게이트로 제1 래치회로(LT1)의 노드 QA의 데이터를 입력받아 턴-온/오프되는 것으로서, 노드 nWDO가 플로팅 상태인지 로직 하이인지에 따라 프로그램의 패스/페일을 검증한다.
제2 래치부(240)는 프로그램, 독출, 및 검증 동작시에만 활성화되는 것으로서, NMOS 트랜지스터(N31-N37), 제2 래치회로(LT2), 및 인버터(IV7)를 포함한다. 제1 래치회로(LT2)는 인버터(IV5, IV6)로 래치를 구성하여, 메모리 셀로부터 독출된 데이터를 저장한다. NMOS 트랜지스터(N33)는 제1 래치회로(LT2)의 노드 QA와 접지전압(VSS) 사이에 접속되고 게이트로 리셋신호(CRST)를 인가받아 제2 래치(LT2)의 노드 QB를 '0'으로 노드 QBb를 '1'로 초기화시킨다. NMOS 트랜지스터(N31)는 센 싱라인(SO)의 신호에 응답하여 턴-온/오프되고, NMOS 트랜지스터(N32)는 래치 신호(CLCH)에 응답하여 턴-온/오프된다. NMOS 트랜지스터(N32)는 NMOS 트랜지스터(N31)이 턴-온되면 같이 턴-온되어, 제1 래치회로(LT2)의 노드 QBb를 '0'으로 노드 QB를 '1'로 변경시킨다. 인버터(IV6)는 제2 래치회로(LT2)의 노드 QBb의 데이터를 반전시켜서 출력한다. NMOS 트랜지스터(N34)는 데이터 입력 신호(DI_R)에 응답하여 외부로부터 데이터 라인(DL)을 통해서 전송되는 프로그램될 데이터를 제2 래치회로(LT2)로 전달한다. NMOS 트랜지스터(N35)는 데이터 입력 신호(nDI_R)에 각각 응답하여 외부의 데이터 라인(DL)을 통해서 전송되는 프로그램될 데이터를 제2 래치회로(LT2)로 전달한다. NMOS 트랜지스터(N36)는 프로그램 동작시에 프로그램 신호(PGM)에 의해 턴-온되어 메모리 셀에 프로그램될 데이터, 즉 인버터(IV7)로부터 출력되는 데이터를 센싱라인(SO)을 통해서 선택된 비트라인(BLe 혹은 BLo)으로 전송한다. NMOS 트랜지스터(N37)는 독출 동작시에 독출 신호(PBDO)에 의해 턴-온되어 선택된 비트라인(BLe 혹은 BLo)으로 출력되는 데이터, 즉 인버터(IV7)로부터 출력되는 데이터를 컬럼 선택부(300)를 통해서 데이터 라인(DL)으로 전달한다. PMOS 트랜지스터(P13)는 전원전압(VCC)과 노드 nWDO_R 사이에 접속되고, 게이트로 제2 래치회로(LT2)의 노드 QB의 데이터를 입력받아 턴-온/오프되는 것으로서, 노드 nWDO_R가 플로팅 상태인지 로직 하이인지에 따라 프로그램의 패스/페일을 검증한다.
컬럼 선택부(300)는 페이지 버퍼(200)와 데이터 라인(DL) 사이에 연결되며, 컬럼 선택 신호(YA 및 YB)에 의해 제어되는 2개의 NMOS 트랜지스터들(N41, N42)로 구성된다. 컬럼 신호(YA 및 YB)는 컬럼 어드레스에 의해 생성된다.
도 4은 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리 장치의 카피백 프로그램 동작 시에 데이터를 정정하는 방법을 나타낸 회로도이다.
이하, 도 4에 도시한 워드라인(WL1)을 인에이블시키고, 비트라인(BLe)을 선택하여 메모리 셀(MC1)에 저장된 데이터를 독출해서 메모리 셀(MC2)로 재프로그램하는 카피백 프로그램 동작 시에 데이터를 저정하는 방법을 설명하기로 한다.
먼저, 리셋 트랜지스터(N23)을 턴-온시켜서, 제1 래치회로(LT1)의 노드 QA를 '0'으로 노드 QAb를 '1'로 초기화시킨다. 그런 다음, PMOS 트랜지스터(P11)를 턴-온시켜서 센싱라인(SO)을 전원전압(VCC)의 레벨로 프리챠지시킨다. 메모리 셀(MC1)은 프로그램된 셀이므로 센싱라인(SO)은 프리챠지된 상태를 유지하고, NMOS 트랜지스터(N21, N22)는 턴-온되어 제1 래치회로(LT1)의 노드 QAb를 '0'으로, 노드 QA를 '1'로 변경시킨다(독출동작 401). 이때, 데이터를 정정하고 싶으면, 데이터 라인(DL)을 통해서 데이터 "0"을 인가받아 NMOS 트랜지스터(N26)을 통해서 제1 래치회로(LT1)의 노드 QA로 전달한다. 그러면, 제1 래치회로(LT1)의 노드 QA는 "1"에서 "0"으로 바뀌고, 노드 QAb는 "0"에서 "1"로 바뀐다(데이터 정정동작 402). 다음에 제 래치회로(LT1)에 저장된 데이터, 즉 제1 래치회로(LT1)의 노드 QA의 데이터 '0'을 인버터(IV3)를 통해서 '1'으로 반전시킨다. 이때, NMOS 트랜지스터(N24)가 프로그램/카피백 신호(PGM_CPBK)에 의해 턴-온되어, 인버터(IV3)로부터 출력되는 데이터 '1'은 센싱라인(SO)를 통해서 선택된 비트라인(예컨대, BLe)으로 전송됨으로써, 메모리 셀(MC2)은 재프로그램된다(프로그램동작 403).
상술한 바와 같이, 본 발명에 따른 카피백 프로그램 정정 동작(401, 402, 403)은 제1 래치부(230)를 통해서 이루어진다는 것을 알 수 있다.
다음에는 낸드형 플래시 메모리 장치의 프로그램, 독출, 및 검증 동작을 설명하기로 한다.
프로그램 동작시에는 데이터 라인(DL)으로부터 전송되는 데이터 '0'이 컬럼 선택부(300)를 통해서 NMOS 트랜지스터(N25)로 입력되면, NMOS 트랜지스터(N25)가 데이터 입력 신호(nDI_L)에 의해 턴-온되어, 데이터 '0'을 제1 래치회로(LT1)에 저장한다. 그러면, 제1 래치회로(LT1)의 노드 QAb는 0이 되고, 노드 QA는 1이 된다. 이때, 인버터(IV3)는 제1 래치회로(LT1)의 노드 QA의 데이터 '1'을 '0'으로 반전시키고, NMOS 트랜지스터(N24)은 프로그램/카피백 신호(PGM_CPBK)에 의해 턴-온되어 데이터 '0'을 센싱라인(SO)를 통해서 선택된 비트라인(예컨대, BLo)에 인가하여 메모리 셀에 데이터를 프로그램한다.
다음에, 메모리 셀에 저장된 데이터를 독출하고자 하는 경우를 설명한다.
독출 동작시에는 PMOS 트랜지스터(P11)를 턴-온시켜서 센싱라인(SO)를 전원전압(VCC)으로 프리챠지시킨다. 이때, 센싱라인(S0)이 프리챠지된 상태를 유지하면 NMOS 트랜지스터(N21, N22)가 턴-온되어 제1 래치회로(LT1)의 노드 QAb가 0, 노드 QA가 1로 된다. 이때 인버터(IV3)는 제1 래치회로(LT1)의 노드 QA의 데이터 1을 반전시켜서 데이터 '0'을 출력하고, 인버터(IV4)는 데이터 0을 반전시키서 데이터 '1'을 출력한다. 그러면, NMOS 트랜지스터(N27)가 독출 신호(PBDO_L)에 의해 턴-온되어 데이터 '1`'을 컬럼 선택부(300)를 통해서 데이터 라인(DL)으로 전송한다.
다음에, 메모리 셀에 데이터가 정상적으로 프로그램되었는지를 검증하고자 하는 경를 설명한다.
먼저, PMOS 트랜지스터(P11)를 턴-온시켜서 센싱라인(SO)을 전원전압(VCC)으로 프리챠지시킨다. 이때, 센싱라인(S0)가 프리챠지된 상태를 유지하면 NMOS 트랜지스터(N21, N22)가 턴-온되어 제1 래치회로(LT1)의 노드 QAb가 0, 노드 QA가 1로 된다. 그러면, PMOS 트랜지스터(P12)가 제1 래치회로(LT1)의 노드 QA의 데이터 '1'에 의해 턴-오프되어 노드 nWDO는 플로팅 상태로 됨으로써 프로그램이 패스(pass)임을 검증한다. 반대로, 센싱라인(SO)이 디스챠지되면, NMOS 트랜지스터(N21, N22)가 턴-오프되어 제1 래치회로(LT1)의 노드 QAb가 1, 노드 QA가 0으로 초기상태를 유지한다. 그러면, PMOS 트랜지스터(P12)는 제1 래치회로(LT1)의 노드 QA의 데이터 '0'에 의해 턴-온되어 노드 nWDO는 전원전압(VCC)으로 됨으로써 프로그램이 페일(fail)임을 검증한다.
제2 래치회로(LT2)는 카피백 프로그램 동작만 수행하지 않을 뿐, 제1 래치회로(LT1)와 같은 방식으로 프로그램, 독출, 및 검증 동작을 수행하므로, 그에 대한 상세한 설명은 생략하기로 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 문제가 발생한 셀로부터 데이터를 독출하여 제1 래치부에 저장한 후에 제1 래치부에 저장된 데이터를, 정상적인 메모리 셀에 재프로그램할 때, 데이터를 정정하여 저장할 수 할 수 있는 이점이 있다.

Claims (8)

  1. 비트라인들 각각에 접속된 메모리 셀들을 갖는 어레이; 및 센싱라인과 데이터 라인 사이 접속되어 상기 메모리 셀들에 저장된 데이터를 저장하는 복수개의 페이지 버퍼들을 포함하며,
    상기 복수개의 페이지 버퍼 각각은, 프로그램, 독출, 검증, 및 카피백 프로그램 동작을 수행하는 제1 래치부와 프로그램, 독출 및 검증 동작을 수행하는 제2 래치부를 포함하고,
    상기 제1 래치부는, 카피백 프로그램 동작시에 상기 메모리 셀들 중 문제가 발생한 메모리 셀에 프로그램된 데이터를 상기 비트라인들 중 선택된 비트라인과 상기 센싱라인을 통해서 독출하여 저장하고, 상기 데이터 라인을 통해서 데이터를 전송받아 상기 저장된 데이터를 정정하며, 상기 정정된 데이터를 상기 센싱라인을 통해서 상기 비트라인들 중 선택된 비트라인으로 전송하여 상기 메모리 셀들 중 정상적인 셀에 재프로그램하게 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 래치부는 상기 정정된 데이터를 반전시켜서 상기 센싱라인을 통해서 상기 선택된 비트라인으로 전송하여 상기 정상적인 메모리 셀에 재프로그램하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제1 래치부는 데이터를 래치회로;
    상기 센싱라인이 프리챠지 상태이면 상기 래치회로의 제1 노드를 디스챠지시키는 디스챠지부;
    상기 데이터 라인을 통해서 전송되는 데이터를 입력받아 상기 래치회로로 전송하는 데이터 입력부;
    상기 래치회로의 제2 노드의 데이터를 반전시키는 제1 반전부;
    상기 제1 반전부로부터 출력되는 데이터를, 상기 센싱라인을 통해서 상기 선택된 비트라인으로 전송하여, 상기 정상적인 메모리 셀에 프로그램되도록 하게 하는 전송부;
    상기 제1 반전부의 출력신호를 반전시키는 제2 반전부;
    상기 제2 반전부의 출력신호를 상기 데이터 라인으로 전송하는 제1 전송부; 및
    상기 래치회로의 제2 노드의 데이터에 응답하여 데이터의 패스/페일을 검증하는 검증부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제2 래치부는, 데이터를 저장하는 래치회로;
    상기 센싱노드가 프리챠지 상태이면 상기 래치회로의 제1 노드를 디스챠지시키는 디스챠지부;
    상기 래치회로의 제2 노드의 데이터를 반전시키는 반전부;
    상기 반전부로부터 출력되는 데이터를 상기 데이터 라인을 통해서 외부로 독출하는 독출용 스위칭부;
    상기 데이터 라인을 통해서 외부로부터 입력되는 프로그램될 데이터를 상기 래치회로로 전달하는 데이터 전달부;
    상기 반전부로부터 출력되는 데이터를, 상기 센싱라인을 통해서 상기 선택된 비트라인으로 전달하여 상기 메모리 셀들에 프로그램되도록 하게 하는 프로그램용 스위칭부; 및
    상기 래치회로의 제2 노드의 데이터를 입력받아 데이터의 패스/페일을 검증하는 검증부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 복수개의 페이지 버퍼 각각은, 상기 메모리 셀들에 프로그램된 데이터를 독출할 때 상기 센싱라인을 프리챠지시키는 프리챠지부; 및
    상기 비트라인들 중 어느 하나를 선택하고, 상기 선택된 비트라인을 상기 센싱라인과 연결시키는 비트라인 선택 및 바이어스부를 더 포함하는 불휘발성 메모리 장치.
  6. 비트라인들 각각에 접속된 메모리 셀들을 갖는 어레이; 및 센싱라인과 데이터 라인 사이에 접속되어 상기 메모리 셀들에 기록된 데이터를 저장하는 복수개의 페이지 버퍼들을 포함하는 불휘발성 메모리 장치의 카피백 프로그램 방법에 있어서,
    상기 메모리 셀들 중 문제가 발생한 메모리 셀에 프로그램된 데이터를 상기 비트라인들 중 선택된 비트라인과 상기 센싱라인을 통해서 독출하여 상기 복수개의 페이지 버퍼들 각각에 저장하는 단계;
    상기 데이터 라인을 통해서 전송되는 데이터를 상기 페이지 버퍼들 각각에 다시 저장하여 상기 페이지 버퍼들 각각에 저장된 데이터를 정정하는 단계;
    상기 정정된 데이터를 상기 센싱라인을 통해서 상기 비트라인들 중 선택된 비트라인으로 전송하여 상기 메모리 셀들 중 정상적인 셀에 재프로그램하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
  7. 제 6 항에 있어서,
    상기 페이지 버퍼들 각각에 저장된 상기 정정된 데이터를 반전시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
  8. 제 6 항에 있어서,
    상기 데이터 라인을 통해서 전송되는 데이터를 상기 복수개의 페이지 버퍼들 각각에 포함되는 제1 및 제2 래치부 중 제1 래치부에 다시 저장하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
KR1020050045707A 2005-05-30 2005-05-30 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법 KR20060124009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050045707A KR20060124009A (ko) 2005-05-30 2005-05-30 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045707A KR20060124009A (ko) 2005-05-30 2005-05-30 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20060124009A true KR20060124009A (ko) 2006-12-05

Family

ID=37728804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045707A KR20060124009A (ko) 2005-05-30 2005-05-30 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20060124009A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933838B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 테스트 방법
KR20110065897A (ko) * 2009-12-10 2011-06-16 삼성전자주식회사 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법
KR20150054528A (ko) * 2013-11-12 2015-05-20 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN105702288A (zh) * 2014-12-11 2016-06-22 爱思开海力士有限公司 半导体存储器件及其操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933838B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 테스트 방법
US8004914B2 (en) 2008-03-10 2011-08-23 Hynix Semiconductor Inc. Method of testing nonvolatile memory device
KR20110065897A (ko) * 2009-12-10 2011-06-16 삼성전자주식회사 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법
KR20150054528A (ko) * 2013-11-12 2015-05-20 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN105702288A (zh) * 2014-12-11 2016-06-22 爱思开海力士有限公司 半导体存储器件及其操作方法

Similar Documents

Publication Publication Date Title
KR100672148B1 (ko) 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법
KR100672150B1 (ko) 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법
KR100672149B1 (ko) 불휘발성 메모리 장치의 페이지 버퍼 동작 방법
JP5161351B2 (ja) 不揮発性メモリ装置のマルチページコピーバックプログラム方法
US7417899B2 (en) Method of verifying flash memory device
JP4863708B2 (ja) 事前消去検証のためのページバッファを有する不揮発性メモリ装置
US7061813B2 (en) Page buffer of non-volatile memory device and method of programming and reading non-volatile memory device
US7180784B2 (en) Page buffer and verify method of flash memory device using the same
KR100672147B1 (ko) 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼
US20100306579A1 (en) Nonvolatile memory device and method of programming the same
KR20060124009A (ko) 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법
KR100732257B1 (ko) 페이지 버퍼 및 이를 이용한 플래쉬 메모리 소자의 소거검증 방법
KR20060102911A (ko) 비휘발성 메모리 소자의 시퀀셜 프로그램 검증 방법
KR20070000781A (ko) 플래시 메모리 소자의 페이지 버퍼
KR20060070030A (ko) 불휘발성 메모리 장치 및 그것의 소거 검증 방법
KR20120005823A (ko) 플래시 메모리 장치 및 그의 동작 방법
KR20070080038A (ko) 카피백 동작 시간을 감소시키기 위한 플래시 메모리 소자의페이지 버퍼 및 카피백 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination