KR20060120098A - 에칭 스톱퍼 층 형성용 조성물 - Google Patents

에칭 스톱퍼 층 형성용 조성물 Download PDF

Info

Publication number
KR20060120098A
KR20060120098A KR1020067009104A KR20067009104A KR20060120098A KR 20060120098 A KR20060120098 A KR 20060120098A KR 1020067009104 A KR1020067009104 A KR 1020067009104A KR 20067009104 A KR20067009104 A KR 20067009104A KR 20060120098 A KR20060120098 A KR 20060120098A
Authority
KR
South Korea
Prior art keywords
stopper layer
etching stopper
silicon
composition
polymer
Prior art date
Application number
KR1020067009104A
Other languages
English (en)
Other versions
KR101080630B1 (ko
Inventor
유지 다시로
히로유키 아오키
도모노리 이시카와
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20060120098A publication Critical patent/KR20060120098A/ko
Application granted granted Critical
Publication of KR101080630B1 publication Critical patent/KR101080630B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Drying Of Semiconductors (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

드라이 에칭 선택비와 저유전율을 양립한 에칭 스톱퍼 층을 형성하기 위한 조성물 및 이를 사용하는 반도체 장치 제조방법의 제공을 목적으로 한다. 이러한 목적은 규소 함유 중합체를 함유하여 이루어진 에칭 스톱퍼 층 형성용 조성물이며, 조성물에 함유되는 규소 함유 중합체가 디실릴벤젠 구조를 함유하고 있는 에칭 스톱퍼 층 형성용 조성물 및 이를 사용하여 에칭 스톱퍼 층을 형성시킨 반도체 장치의 제조방법에 의해 해결된다.
스톱퍼, 절연막, 다마신법, 트렌치, 비아

Description

에칭 스톱퍼 층 형성용 조성물{Composition for forming etching stopper layer}
본 발명은 반도체 장치를 제조하기 위한 조성물, 당해 조성물을 사용하는 반도체 장치의 제조방법 및 당해 조성물을 사용하여 제조하는 반도체 장치에 관한 것이다. 보다 상세하게는 다마신법(Damascene process)에 의해 반도체 장치를 제조할 때에 에칭 스톱퍼 층을 형성시키기 위한 에칭 스톱퍼 층 형성 조성물, 당해 조성물을 사용하는 반도체 장치의 제조방법 및 당해 조성물을 사용하여 제조하는 반도체 장치에 관한 것이다.
최근, 반도체 장치의 집적화에 대한 요구가 높아지고 있으며 이의 디자인 룰은 미세화의 일로를 걷고 있다. 따라서 반도체 장치의 구조는 보다 복잡해지는 동시에 동작 속도의 고속화와 소비전력의 감소가 요구되고 있다. 이러한 요구에 응하려고 종래의 반도체 장치 제조방법을 대신하여 다마신법에 의한 반도체 장치 제조방법이 제안되고 있다. 다마신법에서는 종래의 배선재료에 사용되고 있는 알루미늄을 대신하여 동(銅)을 사용할 수 있으므로, 반도체 장치의 동작 속도의 고속화 와 소비전력의 감소를 달성할 수 있다.
다마신법은 기판 위의 절연막에 에칭 등으로 배선용의 트렌치나 비아를 형성시켜 이러한 트렌치나 비아에 구리 등의 배선재료를 매몰하여 반도체 장치를 제조하는 방법이다. 다마신법은 형성시키고자 하는 구조에 따라, 싱글 다마신법이나 듀얼 다마신법, 트렌치 또는 비아의 어느 것을 먼저 형성시킬 것인가에 따라 트렌치 훠스트법이나 비아 훠스트법으로 분류된다. 그러나, 어느 방법에서도, 비아 또는 트렌치를 형성시킬 때에 일정한 깊이의 비아 또는 트렌치를 에칭에 의해 형성시키기 위해 에칭 스톱퍼 층을 설치하여 깊이를 제한하고 있다.
다마신법에서 패턴의 형성방법의 일례를 도면을 참조하면서 설명하면 하기와 같다.
도 1(a)에 도시된 바와 같이 실리콘 등의 기판(도시되지 않음) 위에 절연막(101)을 형성시킨다. 이러한 절연막 위에 배선 소자(102)를 형성시켜 이것을 피복하도록 절연막(103)을 형성시킨다. 계속해서 그 위에 에칭 스톱퍼 층(104)을 형성시킨다[도 1(b)]. 계속해서 이러한 에칭 스톱퍼 층에, 예를 들면, 리소그래피법 등으로 접속공(孔)으로 되는 개구(105)를 형성시킨다[도 1(c)]. 또한 그 위에 절연층(106)을 형성시킨 후[도 1(d)], 드라이 에칭에 의해 비아(107) 및 트렌치(108)을 형성시킨다[도 1(e)]. 이 때, 표면의 절연층(106)은 에칭에 의해 제거되지만, 에칭 스톱퍼 층은 에칭 속도가 느리므로 이의 밑에 있는 절연층(103)은 제거되지 않는다. 절연층(103)의 개구부(105)의 밑에 있는 부분만이 제거되어 비아(107)이 형성된다. 이와 같이 형성된 비아 및 트렌치의 내벽을 필요에 따라 차단 금속층으 로 피복한 다음, 구리 등의 배선재료를 비아 및 트렌치에 매몰하여, 표면을 화학적 기계적 연마에 의해 연마하여 플러그를 형성시킨다(듀얼 다마신법).
이러한 예에서는 에칭 스톱퍼 층을 한개만 사용하고 있지만, 필요에 따라 절연층(106)을 형성시킨 다음, 그 위에 또하나의 에칭 스톱퍼 층을 형성시킬 수 있다.
이러한 다마신법에 의한 반도체 소자의 제조에 사용되는 절연 재료로서는 종래, 반도체 소자의 저유전율화를 도모하기 위해 소자를 구성하는 주된 재료로서 유기재료나 불소 함유 실리케이트 유리 등이 사용되고 있다. 그러나, 에칭 스톱퍼 층에 사용되는 재료로서는 이들 절연 재료에 대하여 에칭 내성이 상대적으로 높을 필요가 있다. 즉, 에칭 스톱퍼 층이 에칭되는 속도에 대한 절연 재료가 에칭되는 속도의 비(선택비라고 한다)가 클 필요가 있다. 이러한 요구에 대해 상기한 유기재료 등은 충분한 에칭 내성을 구비하고 있지 않으며, 충분한 선택비가 얻어지지 않으므로 종래에는 에칭 스톱퍼 층 형성용 재료로서 유전율이 높은 산화규소, 질화규소 등의 산화막이나 질화막을 사용하고 있다(예: 일본 공개특허공보 2001-102359호 또는 일본 공개특허공보 2003-15295호). 이 결과, 종래의 반도체 소자는 소자 전체의 유전율을 낮추는 것이 곤란했다.
이러한 관점에서, 반도체 소자의 구조를 개량하는 것으로, 반도체 장치 전체의 유전율을 낮추고자 하는 방법이 제안되고 있다(일본 공개특허공보 2000-349151호). 그러나, 본 방법에서는 제조공정 그 자체를 변경하는 것이 필요하며 종래의 제조공정을 그대로 사용하는 것이 곤란하다.
발명의 개시
발명이 해결하고자 하는 과제
이와 같이, 종래에는, 높은 드라이 에칭 내성과 저유전율을 양립한 에칭 스톱퍼 층은 공지되어 있지 않으며 반도체 장치 전체의 저유전율화를 도모하기 위해서는 드라이 에칭 내성이 높으며 또한 유전율이 낮은 에칭 스톱퍼 층 또는 이것을 형성시키기 위한 조성물이 요망된다.
과제를 해결하기 위한 수단
본 발명에 따른 에칭 스톱퍼 층 형성용 조성물은 규소 함유 중합체를 함유하여 이루어진 에칭 스톱퍼 층 형성용 조성물로서, 조성물에 함유된 규소 함유 중합체에 함유되어 있는 모든 규소의 몰 수를 기준으로 하여, 5 내지 100몰%의 규소가 디실릴벤젠 구조에 함유되어 있음을 특징으로 하는 것이다.
또한, 본 발명의 에칭 스톱퍼 형성용 규소 함유 재료 또는 에칭 스톱퍼 층은 상기한 에칭 스톱퍼 층 형성용 조성물을 경화시켜 수득되는 것이다.
또한, 본 발명의 반도체 장치의 제조방법은 기판 위에 절연층과 에칭 스톱퍼 층을 형성시키고, 당해 절연층의 일부를 드라이 에칭에 의해 제거하고, 형성된 홈 또는 구멍에 전기전도성 재료를 충전하는 공정을 포함하여 이루어진 반도체 장치의 제조방법으로서, 에칭 스톱퍼 층이 에칭 스톱퍼 층 형성용 조성물을 경화시켜 에칭 스톱퍼 층을 형성시키는 것을 포함하여 이루어짐을 특징으로 하는 것이다.
발명의 효과
본 발명에 따르면 다마신법 등에 적용을 할 수 있는 유전율이 낮으며 층간 절연막을 에칭하는 조건에서 드라이 에칭 내성이 높은 에칭 스톱퍼 층을 형성시키기 위한 조성물이 제공된다.
또한, 본 발명에 따른 조성물을 사용하여 형성된 에칭 스톱퍼 층은 에칭에 사용되는 에칭 가스를 변경함으로써 각종 재료에 대한 선택비를 변화시킬 수 있다. 구체적으로는 에칭 스톱퍼 층 그 자체를 에칭에 의해 가공하고자 하는 경우에는 에칭 가스를 적절하게 선택하는 것으로 통상적으로 사용되는 하드 마스크 재료인 SiO2나 SiN에 대한 선택비를 크게 할 수 있으며, 또한 별도의 에칭 가스를 선택하는 것으로 절연층의 재료, 예를 들면, 메틸실세스퀴옥산에 대한 선택비를 1에 근접시켜 동등한 에칭 속도로 동시에 가공할 수 있다. 즉, 본 발명에 따른 조성물을 사용하여 형성된 에칭 스톱퍼 층은 단순히 에칭 스톱퍼 층으로서 이용될 뿐만 아니라, 반도체 장치 제조의 각종 상황에 따라, 적절하게 대응할 수 있는 것이다.
도 1은 다마신법에 의한 반도체 장치의 제조방법을 도시하는 단면도이다.
부호의 설명
101 절연막
102 배선 소자
103 절연막
104 에칭 스톱퍼 층
105 개구
106 절연막
107 비아
108 트렌치
발명을 실시하기 위한 최선의 형태
본 발명에서 에칭 스톱퍼 층 형성용 조성물은 디실릴벤젠 구조를 함유하여 이루어진 규소 함유 중합체를 함유하여 이루어진다. 여기서 디실릴벤젠 구조란 벤젠 환에 규소가 2개 결합된 구조이다. 또한, 이러한 구조를 함유하는 화합물 또는 중합체를 「실릴벤젠」이라고 호칭하는 경우도 있다.
본원 발명에서 디실릴벤젠 구조를 구성하는 벤젠 환은 복핵(複核)의 방향족 환의 일부일 수 있다. 이러한 디실릴벤젠 구조 중에서 바람직한 것은 화학식 I의 화합물이다.
Figure 112006032748891-PCT00001
위의 화학식 I에서,
R1 내지 R4는 각각 독립적으로 수소, 알킬 그룹, 바람직하게는 C1 내지 C3 알킬 그룹, 알케닐 그룹, 바람직하게는 C2 내지 C4 알케닐 그룹, 사이클로알킬 그룹, 바람직하게는 C7 내지 C8 사이클로알킬 그룹, 아릴 그룹, 바람직하게는 C6 내지 C10 아릴 그룹, 아르알킬 그룹, 바람직하게는 C7 내지 C11 아르알킬 그룹, 알킬아미노 그룹, 바람직하게는 C1 내지 C3 알킬아미노 그룹, 알킬실릴 그룹, 바람직하게는 C1 내지 C3 알킬실릴 그룹으로 이루어진 그룹으로부터 선택되는 것이며, Ar은 아릴 그룹, 바람직하게는 페닐렌 그룹이다.
또한, 본 발명에서 디실릴벤젠 구조는 화학식 II의 화합물이 보다 바람직하다.
Figure 112006032748891-PCT00002
위의 화학식 II에서,
R1 내지 R4는 화학식 I에서 정의된 바와 동일하며,
R5 내지 R8은 수소, C1 내지 C3 알킬 그룹, 할로겐 원자, C1 내지 C3 알콕시드 그룹 및 C1 내지 C3 아미노 그룹으로 이루어진 그룹으로부터 선택되는 것이다.
이러한 규소 함유 중합체 중에서 바람직한 것은 디실릴벤젠 구조를 갖는 실라잔 중합체 또는 실록사잔 중합체이다.
이러한 규소 함유 중합체는 중합체의 구조중에 디실릴벤젠 구조를 형성시킬 수 있는 임의의 단량체를 중합시킴으로써 수득할 수 있다. 이의 한가지 방법은 디실릴벤젠 구조를 갖는 단량체를 중합시키는 방법이다. 이러한 단량체로서는 화학식 Ia의 화합물이 바람직하며 화학식 IIa의 화합물보다 바람직하다.
Figure 112006032748891-PCT00003
Figure 112006032748891-PCT00004
위의 화학식 Ia 및 화학식 IIa에서,
R1 내지 R8은 화학식 II에서 정의된 바와 동일하며,
X는 각각 상이할 수 있는 할로겐 원자 또는 수산기이다.
이러한 단량체로서는 1,4-비스(디메틸클로로실릴)벤젠, 1,4-비스(하이드록시디메틸클로로실릴)벤젠, 1,4-비스(디에틸클로로실릴)벤젠 등을 들 수 있다.
본 발명에서 사용되는 규소 함유 중합체를 합성하는 경우, 상기 단량체를 2 종류 이상을 혼합하여 중합시킬 수 있다.
이러한 단량체는 임의의 방법으로 제조할 수 있지만, 구체적으로는,
디할로겐화실란과 방향족 그리냐르 시약의 그리냐르 반응(A)과
디아실 방향족과 디할로겐화 실란의 탈카보닐 반응(B) 등에 의해 제조할 수 있다.
본 발명에 따른 조성물은 상기한 디실릴벤젠 구조를 갖는 규소 함유 중합체를 포함하는 것이 필수적이지만, 본 발명에 따른 조성물을 사용하여 에칭 스톱퍼 층을 형성시킬 때에 에칭 스톱퍼 층 그 자체의 가공성을 개선하기 위해 규소 함유 중합체의 탄소 함유량이 높은 것이 바람직하다. 즉, 규소 함유 중합체의 탄소 함유율을 높게 함으로써 SiO 등의 하드 마스크에 사용되는 무기질 재료와의 에칭 선택비를 보다 크게 할 수 있다. 따라서, 단량체로서 지방족 탄화수소 그룹보다 방향족 그룹을 함유하는 것이 바람직하며 페닐 그룹을 함유하는 것이 보다 바람직하다. 즉, 규소 함유 중합체가 디실릴벤젠 구조 이외에 방향족 그룹을 갖는 구조인 것이 바람직하다. 구체적인 탄소 함유량은 목적하는 에칭 스톱퍼 층에 요구되는 성질이나 에칭 조건 등에 좌우되지만, 일반적으로는 탄소 함유량이 30중량% 이상인 것이 바람직하며 55중량% 이상인 것이 보다 바람직하다.
또한, 본 발명에서 사용되는 규소 함유 중합체는 상기한 디실릴벤젠 구조를 갖는 단량체에 다른 단량체를 조합하여 형성시킬 수 있다. 특히, 디실릴벤젠 구조를 갖는 단량체가 단중합되기 어려운 것인 경우, 단량체를 연결하기 위한 단량체를 중합시키는 것이 효과적이다. 이러한 경우에는 2관능성 또는 3관능성의 단량체를 사용하여 디실릴벤젠 구조를 갖는 단량체와 공중합시키는 것으로 충분한 중합도를 갖는 중합체를 형성시킬 수 있다. 이러한 단량체는 디실릴벤젠 구조를 갖는 단량체와 중합할 수 있으며 본 발명의 효과를 손상하지 않는 것이면 임의의 것을 사용할 수 있다. 구체적으로는 페닐트리클로로실란, 디페닐디클로로실란, 메틸트리클로로실란, 메틸하이드로디클로로실란 등의 할로겐화실란을 들 수 있다.
본 발명에서 사용되는 규소 함유 중합체는 디실릴벤젠 구조를 함유하는 것이다. 그리고, 이러한 디실릴벤젠 구조가 일정량보다 많이 함유되어 있는 것이 필요하다. 즉, 본 발명에서 조성물에 함유되는 모든 규소를 기준으로 하여 5 내지 100몰%, 바람직하게는 20 내지 60몰%의 규소가 규소 함유 중합체 중의 디실릴벤젠 구조에 함유되는 것이 필요하다.
또한, 본 발명에 따른 조성물이 함유되어 이루어진 규소 함유 중합체의 수평균 분자량은 피막 형성성을 유지하기 위해 700 이상인 것이 바람직하며 1,000 이상인 것이 보다 바람직하며 조성물의 점도를 취급하기 쉬운 범위로 유지하기 위해 100,000 이하인 것이 바람직하며 10,000 이하인 것이 보다 바람직하다.
또한, 본 발명에 따른 조성물이 함유하는 성분 및 이의 배합 비율 및 규소 함유 중합체를 구성하는 단량체의 종류에도 의존하지만, 규소 함유 중합체를 구성하는 단량체 중에서 디실릴벤젠 구조를 갖는 단량체가 10몰% 이상인 것이 바람직하며 30몰% 이상인 것이 보다 바람직하다.
이 조건을 만족시키는 것이면, 조성물은 디실릴벤젠 구조를 갖는 중합체 이외의 중합체를 함유할 수 있다.
본 발명에 따른 에칭 스톱퍼 층 형성용 조성물은 상기한 중합체 이외에 용제나 기타 첨가제를 함유할 수 있다.
본 발명에 따른 조성물은 상기한 중합체 이외에 일반적으로 용제를 함유하여 이루어진다. 이러한 용제로서는 상기한 중합체를 균일하게 용해 또는 분산할 수 있는 것이 선택된다. 이러한 용제로서는 방향족 탄화수소, 지방족 탄화수소 등에서 선택되지만, 바람직하게는 크실렌, 톨루엔, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 사이클로헥산 등을 들 수 있다.
또한, 본 발명에 따른 에칭 스톱퍼 층 형성용 조성물은 필요에 따라 기타의 첨가제를 함유할 수 있다. 이러한 첨가제로서는 가교제, 구체적으로는 테트라에톡시실란, 테트라메톡시실란 등을 들 수 있다.
본 발명의 에칭 스톱퍼 층 형성용 조성물은 가열함으로써 경화하여 에칭 스톱퍼 층의 형성에 적합한 규소 함유 재료로 된다. 통상적으로 기재 등에 도포되어 열판 위 또는 가열로로써 가열하는 것이 일반적이지만, 가열 온도는 일반적으로 250 내지 500℃, 바람직하게는 350 내지 450℃이며, 가열 시간은 일반적으로 10 내지 60분, 바람직하게는 30 내지 50분이다. 이러한 가열 조건은 사용되는 조성물의 조성이나 규소 함유 단량체의 종류에 따라 변화된다.
상기한 조성물을 가열에 의해 경화시킨 규소 함유 재료는 통상적으로 경화전의 중합체 구조가 거의 변화하지 않고 잔류되어 있다. 따라서, 경화 후의 규소 함유 재료에 함유되는 모든 규소의 몰 수를 기준으로 하여, 5 내지 100몰%의 규소가 디실릴벤젠 구조에 함유된다. 이러한 규소 함유 재료는 드라이 에칭 내성이 높으 며 유전율이 낮다는 특징을 갖는다. 특히, 비유전율은 종래부터 사용되고 있는 에칭 스톱퍼 층에 사용되고 있는 재료(8 정도)에 대하여 낮으며 일반적으로 3.5 이하, 특히 2.8 내지 3.2이며, 반도체 장치의 저유전율화에 크게 기여한다. 따라서 본 발명에 따른 에칭 스톱퍼 층은 반도체 장치의 에칭 스톱퍼 층으로서 대단히 유용한 재료이다.
본 발명에 따른 에칭 스톱퍼 층 형성용 조성물은 반도체 장치의 제조과정, 특히 다마신법에서 에칭 스톱퍼 층을 형성시키기 위해 사용된다. 이러한 에칭 스톱퍼 층 형성용 조성물을 사용하는 반도체 장치의 제조방법은 기판 위에 절연층과 에칭 스톱퍼 층을 형성시키고, 당해 절연층의 일부를 드라이 에칭에 의해 제거하고, 형성된 홈 또는 구멍에 전기전도성 재료를 충전하는 공정을 포함하여 이루어지는 반도체 장치의 제조방법으로서, 에칭 스톱퍼 층을 상기한 에칭 스톱퍼 층 형성용 조성물을 사용하여 형성시키는 것이다.
이의 제조방법에서 에칭 스톱퍼 층을 형성시키는 공정 이외의 공정은 공지된 임의의 방법을 조합할 수 있다. 본 발명에 따른 반도체 장치의 제조방법은 디실릴벤젠 구조를 갖는 규소 함유 중합체를 함유하여 이루어진 조성물을 사용하여 에칭 스톱퍼 층을 형성시키는 공정에 특징을 갖는 것이다.
이러한 에칭 스톱퍼 층의 형성방법은 기판 표면 또는 그 위에 형성된 절연막 등의 위에 상기한 에칭 스톱퍼 층 형성용 조성물을 도포하여, 경화시키는 것으로 이루어진다.
에칭 스톱퍼 층 형성용 조성물의 도포방법은 임의이며, 스핀 도포, 침지 피 복, 커튼 피복 등의 임의의 방법으로 할 수 있지만, 스핀 도포에 의해 도포를 하는 것이 바람직하다.
기판 위에 도포된 조성물은 필요에 따라 베이킹을 실시하여 과잉의 용제를 제거한 다음, 가열하여 경화시킨다. 베이킹을 실시하는 경우에는 용매에 따라, 100 내지 250℃ 정도로 1 내지 5분 정도 베이킹을 실시한다. 베이킹을 실시하는 경우에도 경화를 위한 가열 조건은 상기한 것과 동일하다.
이와 같이, 본 발명에 따른 에칭 스톱퍼 층 형성용 조성물을 사용하여 형성시킨 에칭 스톱퍼 층은 우수한 드라이 에칭 내성과 저유전율을 달성하는 것이다. 예를 들면, 종래부터 에칭 스톱퍼 층으로서 사용되고 있는 질화규소 또는 산화규소와 동등 이상의 드라이 에칭 내성을 갖고 있다. 또한 유전율에서는 종래의 질화규소가 비유전율이 8정도인데 대해 본 발명에 따른 에칭 스톱퍼 층 형성용 조성물에 의해 형성된 에칭 스톱퍼 층은 비유전율이 3 정도로 되며 종래의 에칭 스톱퍼 층과 비교하여 현저한 저유전율을 달성할 수 있는 것이다.
비교 합성예 1
온도 -5℃의 항온조 내에 설치한 1ℓ의 반응 용기 내를 건조 질소로 치환한 후, 건조 피리딘 400ml를 투입하고 이의 온도가 일정하게 될 때까지 유지한 다음, 교반하면서 페닐트리클로로실란(PhSiCl3) 105.75g을 서서히 가한다.
이어서, 온도가 일정해진 것을 확인하고나서, 증류수 4.5g을 포함하는 함수 피리딘 400ml를 약 30분에 걸쳐 천천히 첨가한다. 이 때, 온도의 상승이 확인된다. 반응 종료 후, 소정의 온도에 도달한 다음, 반응 혼합물 중에 암모니아 가스를 불어 넣는다.
반응 종료 후, 약 1시간 동안 교반한 다음, 질소 분위기 하에 가압 여과하여 여액 750ml를 수득한다.
이러한 여액에 건조 크실렌 약 1,00Oml를 가하여, 감압하에 용매를 제거한 바, 63g의 고체 중합체가 수득된다. 이러한 중합체의 수평균 분자량을 GPC에서 측정한 바, 900이다. 또한, 중량 평균 분자량은 2,600이다. 이러한 중합체를 FT-IR로 측정한 바, 파수(波數) 3,366cm-1에 NH기에 근거하는 흡수, 3,000cm-1 부근에 벤젠 환의 C-H에 근거하는 흡수, 1,020cm-1 부근에 Si-0-Si에 근거하는 흡수, 1,400cm-1 부근에 Si-Ph에 근거하는 흡수가 확인된다.
또한, 29Si-NMR 분석에서 테트라메틸실란 기준으로 -31ppm에 PhSiN3의 시그널, -40 내지 -50ppm에 걸쳐 PhSiN2O의 시그널, -55 내지 -65ppm에 걸쳐 PhSiNO2의 시그널, -70 내지 -80ppm에 걸쳐 PhSiO3의 시그널이 관측된다.
FT-IR 및 29Si-NMR의 결과로부터 이러한 비교 중합체 A는 주쇄에 -(PhSiN3)-, -(PhSiN2O)-, -(PhSiNO2)- 및 -(PhSiO3)-을 갖는 페닐실록사잔 중합체인 것이 동정된다. 또한, 이러한 중합체 A는 디실릴벤젠 구조를 갖지 않는 것을 알았다.
합성예 1
원료로서, 페닐트리클로로실란(PhSiCl3) 105.75g 및 1,4-비스(디메틸클로로실릴)벤젠 39.4g을 사용하는 이외에는 비교 합성예 1과 동일한 방법으로 합성을 실시한 바, 약 63g의 고점성의 중합체 1이 수득된다.
이러한 중합체 1의 분자량을 측정한 바, 수평균 분자량 1,500, 중량 평균 분자량 4,000이다.
이러한 중합체 1의 FT-IR를 측정한 바, 비교 합성예 1에서 수득된 중합체 A에서 관측된 흡수 이외에 780cm-1 부근에 벤젠 환의 인접 수소에 근거하는 흡수가 관측된다. 이러한 벤젠 환의 인접 수소는 1,4-비스(디메틸클로로실릴)벤젠, 즉 디실릴벤젠 구조에 유래하는 것이다. 이러한 관측 결과에서 중합체 1 중에 1,4-비스(디메틸클로로실릴)벤젠이 도입되어 있는 것을 알았다. 또한, 이러한 중합체 1에서 디실릴벤젠 구조에 함유되는 규소는 중합체 1에 함유되는 모든 규소의 몰 수를 기준으로 하여 37몰%이다.
합성예 2
항온조 내에 설치된 반응 용기를 건조 질소로 치환한 후, 크실렌 1,0OOml에 페닐트리클로로실란(PhSiCl3) 47g, 디페닐디클로로실란(Ph2SiCl2) 56g, 메틸디클로로실란(MeSiHCl2) 3.8g 및 1,4-비스(디메틸클로로실릴)벤젠 50g을 용해시킨 것을 투 입한다. 다음에 반응 용기 내부 온도를 -5℃로 설정하며, 용액 온도가 소정 온도에 도달한 다음, 물 13g을 피리딘 1,000ml에 용해시킨 물과 피리딘의 혼합 용액을 약 30ml/분의 속도로 반응 용기 내에 주입한다. 이 때, 주입과 함께 할로실란과 물의 반응이 일어나며, 용기 내부 온도가 -2℃까지 상승한다. 물과 피리딘의 혼합 용액의 주입이 종료된 후, 1시간 동안 교반한다. 다음에 미반응의 클로로실란을 완전하게 반응시킬 목적으로 암모니아를 2Nl/분의 속도로 30분 동안 주입하고 교반한다. 암모니아의 주입과 함께 염화암모늄의 백색 침전의 생성이 확인된다. 반응 종료 후, 건조 질소를 불어 넣어 미반응의 암모니아를 제거한 다음, 질소 가압하에 용매 치환한 바, 100g의 투명한 고점성의 중합체 2가 수득된다.
수득된 중합체 2의 수평균 분자량은 2,100이다. 이러한 중합체 2를 FL-IR로 측정한 바, 파수 3,350cm-1 부근에 NH기에 근거하는 흡수, 2,160cm-1 부근에 Si-H에 근거하는 흡수, 1,140cm-1 부근에 Si-Ph에 근거하는 흡수, 3,000cm-1 부근에 벤젠 환의 C-H에 근거하는 흡수, 1,060 내지 1,100cm-1에 Si-O에 근거하는 흡수 및 780cm-1에 벤젠 환의 인접 수소에 근거하는 흡수가 확인된다. 또한, 이러한 중합체 2에서 디실릴벤젠 구조에 함유되는 규소는 중합체 2에 함유되는 전체 규소의 몰 수를 기준으로 하여, 44몰%이다. 또한, 이러한 중합체 2의 탄소 함유량은 55중량%이다.
합성예 3
페닐트리클로로실란 및 디페닐디클로로실란 대신에 메틸트리클로로실란 66.3g을 사용하는 이외에는 합성예 2와 동일하게 하여, 디실릴벤젠 구조를 갖는 중합체 3을 합성한다. 이러한 중합체 3에서 디실릴벤젠 구조에 함유되는 규소는 중합체 3에 함유되는 모든 규소의 몰 수를 기준으로 하여 28.5몰%이다. 이러한 중합체의 탄소 함유량은 25중량%이다.
실시예 1
중합체 A를 크실렌 용매 중에서 소정의 농도로 조정하여, 스핀 도포에 의해 실리콘 기판 위에 도포한다. 수득된 도포 막을 150℃/3분 동안 열판 위에서 베이킹한 다음, 대기중 400℃/30분 동안 소성한다. 수득된 막의 드라이 에칭 특성을 에처를 사용하여 평가한다. 이 때, 가스에는 다마신법에서 층간 절연막을 에칭 가공하여, 에칭 스톱퍼 층에서 가공을 중지하는 경우의 모델 가스로서, C4F8/N2/Ar의 배합비가 5/10/100인 가스 G1을 사용하고, 토탈ㆍ가스ㆍ플로우는 150SCCM으로 한다. 평가에는 가부시키가이샤 아르박제 NE-N5000형 에칭 장치를 사용하고, 압력 10Pa, 온도 20℃, 안테나 출력 500W, 바이어스 출력 250W에서 실시한다.
중합체 1 및 중합체 2에 관해서도 동일하게 크실렌 용액을 조제하여, 동일하게 스핀 도포로 도포하며, 400℃/30분 동안 소성하여 막을 수득한다. 이들에 관해서도 중합체 A와 동일하게 드라이 에칭 특성을 평가한다.
또한, 저유전성 층간 절연막에 사용되는 예로서 메틸실세스퀴옥산(이하, MSQ라고 한다), 에칭 스톱퍼 층으로서 사용되는 예로서 질화규소(이하, SiN이라고 한 다) 및 테트라에톡시실란으로부터 생성시킨 SiO2(이하, TEOS-Si02라고 한다)에 관해서도 동일하게 평가한다.
수득된 결과는 표 1에 기재된 바와 같다.
드라이 에칭 특성의 평가(저유전율막 에칭 조건)
사용 중합체 에칭 속도 (Å/분) 선택비*
중합체 A 5,000 0.9
중합체 1 650 7.2
중합체 2 510 9.2
MSQ 4,670 -
SiN 750 6.2
TEOS-SiO2 1,190 3.9
* 선택비= (MSQ 막 에칭 속도)/(각 막의 에칭 속도)
상기한 각 중합체에서 수득된 막과, 저유전율 층간 절연막으로서 대표적인 MSQ 막을 비교하면, 본 발명에 따른 막의 드라이 에칭 속도는 현저하게 낮으며 드라이 에칭 내성이 우수한 것을 알았다. 특히 중합체 2로 형성된 막에 대한 에칭 속도를 기준으로 하는 MSQ 막에 대한 에칭 속도의 비, 즉 선택비는 9.2에 미친다.
한편, 에칭 스톱퍼 층으로서 사용되는 대표적인 소재인 SiN 또는 TEOS-SiO2의 선택비는 6.2 및 3.9이다. 즉 본 발명에 따른 에칭 스톱퍼 층 형성용 조성물을 사용하여, 다마신법에 의한 반도체 장치의 제조를 실시하는 경우, 본 발명에 따른 에칭 스톱퍼 층은 드라이 에칭 내성이 높으며 MSQ 등의 저유전율 층간 절연막에 대한 선택성이 우수한 것을 알았다.
또한, 중합체 1 및 중합체 2로부터 수득된 막의 비유전율을 측정한 바, 3.0 및 2.9이다. 이에 대해 CVD법에 의한 SiN의 비유전율은 8이며, 본 발명에 따른 막의 유전율이 매우 낮은 것을 알았다. 이와 같이 본 발명에 따르면 에칭 스톱퍼 층의 유전율을 낮출 수 있으며, 즉 반도체 장치의 실효 유전율을 낮출 수 있게 된다.
실시예 2
가스로서, 듀얼 다마신법에서 하드 마스크로서 SiN 또는 SiO2를 사용하여, 이들 층에서 에칭을 중지하는 경우의 모델 가스인 C4F8/O2/Ar의 배합비가 20/20/100인 가스 G2를 사용하는 이외에는 실시예 1과 동일한 조건으로, 중합체 2, SiN 및 TEOS-SiO2막의 드라이 에칭 특성을 평가한다. 얻어진 결과는 표 2에 기재된 바와 같다.
드라이 에칭 특성의 평가(에칭 스톱퍼 층 제거조건)
사용 중합체 에칭 속도 (Å/분)
중합체 2 5,420
SiN 420
TEOS-SiO2 590
이러한 가스 조건에서는 중합체 2로 형성된 막과 SiN 또는 SiO2에서는 에칭 속도가 크게 상이하며, 충분한 선택비가 얻어진다. 즉, 본 발명에 따른 조성물을 사용하여 형성시킨 막은 SiN 또는 SiO2를 하드 마스크로 하여 선택적으로 제거할 수 있다.
실시예 3
가스로서, MSQ 막과 에칭 스톱퍼 층을 동시에 가공하는 경우의 모델 가스인 C4F8/N2/O2/Ar의 배합비가 5/10/10/200인 가스 G3을 사용하는 이외에는 실시예 1과 동일한 조건으로, 중합체 2, MSQ 막의 드라이 에칭 특성을 평가한다. 수득된 결과는 표 3에 기재된 바와 같다.
드라이 에칭 특성(층간 절연막 및 드라이 에칭막 제거조건)
사용 중합체 에칭 속도 (Å/분)
중합체 2 2,550
MSQ 2,730
이러한 가스 조건에서는 중합체 2로 형성된 막과 MSQ 막의 에칭 속도는 동등하며, 이들 막을 동시에 가공할 수 있는 것을 알았다.
통상적으로 에칭 스톱퍼 층과 MSQ층에서 선택비를 1에 근접시키는 한편, 에칭 스톱퍼 층과 SiN 또는 SiO2에서 선택비를 크게 하는 것은 곤란하며, 이 점에서도 본 발명에 따른 에칭 스톱퍼 층 형성용 조성물은 우수한 것을 알았다.
실시예 4
중합체 2 및 중합체 3에 관해서, 실시예 1과 동일하게 기판 위에 막을 형성시킨다. 또한, 비교로서 SiO2막과 SiN막(P-SiN)을 준비한다.
이들 막에 관해서, 하기의 가스를 사용하는 이외에는 실시예 1과 동일하게 하여, 에칭 속도를 측정한다.
G4: CHF3/O2/Ar의 배합비가 20/20/100인 가스
G5: C4F8/N2/Ar의 배합비가 5/10/100인 가스
막 종류 에칭 가스 종류
G4 G5
SiO2 4,800 700
SiN 200 3,400
중합체 3 800 1,000
중합체 2 50 3,400
(단위: Å/분)
이 결과에서 중합체의 탄소 함유율이 55중량%인 중합체 2와, 탄소 함유율이 25중량%인 중합체 3을 비교하면, 탄소 함유율이 높은 중합체 2로 제조된 막은 SiN막에 의해 근사시킨 에칭 속도를 나타내는 한편, SiO 막에 대한 선택비가 커지고 있다. 이 것부터, 적당한 에칭 가스를 사용하여, 탄소 함유율이 높은 중합체를 사용하는 것으로, 일반적으로 하드 마스크에 사용되는 SiO2에 대해 에칭 속도를 현저하게 높게 할 수 있는 것을 알았다.
본 발명의 활용예로서, 반도체 장치의 제조에서 에칭 스톱퍼 층의 형성을 들 수 있다. 본 발명에 따른 조성물을 사용하여 형성시킨 에칭 스톱퍼 층 형성용 규소 함유 재료는 에칭 스톱퍼 층으로서 우수한 에칭 특성과 저유전율을 달성하는 것이다.

Claims (5)

  1. 규소 함유 중합체를 함유하여 이루어진 에칭 스톱퍼 층 형성용 조성물로서, 조성물에 함유된 규소 함유 중합체에 함유되어 있는 모든 규소의 몰 수를 기준으로 하여, 5 내지 100몰%의 규소가 디실릴벤젠 구조에 함유되어 있음을 특징으로 하는, 에칭 스톱퍼 층 형성용 조성물.
  2. 제1항에 있어서, 규소 함유 중합체가 디실릴벤젠 구조를 갖는 화합물과 방향족 그룹을 갖는 화합물을 중합시킨 것인, 에칭 스톱퍼 층 형성용 조성물.
  3. 규소 함유 중합체를 경화시켜 수득된 디실릴벤젠 구조를 포함하여 이루어진 규소 함유 재료로서, 규소 함유 재료에 함유되어 있는 모든 규소의 몰 수를 기준으로 하여, 5 내지 100몰%의 규소가 디실릴벤젠 구조에 함유되어 있음을 특징으로 하는, 에칭 스톱퍼 층 형성용 규소 함유 재료.
  4. 제3항에 따르는 에칭 스톱퍼 층 형성용 규소 함유 재료를 에칭 스톱퍼 층으로서 포함하여 이루어진, 반도체 장치.
  5. 기판 위에 절연층과 에칭 스톱퍼 층을 형성시키고, 절연층의 일부를 드라이 에칭에 의해 제거하고, 형성된 홈 또는 구멍에 전기전도성 재료를 충전하는 공정을 포함하여 이루어진 반도체 장치의 제조방법으로서, 에칭 스톱퍼 층이 규소 함유 중합체를 함유하여 이루어지며, 에칭 스톱퍼 층을, 규소 함유 중합체에 함유되어 있는 전체 규소의 몰 수를 기준으로 하여, 5 내지 100몰%의 규소가 디실릴벤젠 구조에 함유되어 있는 조성물을 경화시켜 형성시키는 것을 포함하여 이루어짐을 특징으로 하는, 반도체 장치의 제조방법.
KR1020067009104A 2003-10-10 2004-09-09 에칭 스톱퍼 층 형성용 조성물 KR101080630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003352219A JP4540961B2 (ja) 2003-10-10 2003-10-10 エッチングストッパー層形成用組成物
JPJP-P-2003-00352219 2003-10-10
PCT/JP2004/013125 WO2005036630A1 (ja) 2003-10-10 2004-09-09 エッチングストッパー層形成用組成物

Publications (2)

Publication Number Publication Date
KR20060120098A true KR20060120098A (ko) 2006-11-24
KR101080630B1 KR101080630B1 (ko) 2011-11-08

Family

ID=34431102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009104A KR101080630B1 (ko) 2003-10-10 2004-09-09 에칭 스톱퍼 층 형성용 조성물

Country Status (7)

Country Link
US (1) US20070026667A1 (ko)
EP (1) EP1677343B1 (ko)
JP (1) JP4540961B2 (ko)
KR (1) KR101080630B1 (ko)
CN (1) CN100419973C (ko)
TW (1) TWI337299B (ko)
WO (1) WO2005036630A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403219B (zh) * 2010-09-14 2015-10-07 中微半导体设备(上海)有限公司 一种铜制程等离子刻蚀方法
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6480691B2 (ja) * 2013-10-21 2019-03-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ ケイ素含有熱または光硬化性組成物
KR101688012B1 (ko) * 2014-04-04 2016-12-21 제일모직 주식회사 레지스트 하층막용 조성물, 이를 포함하는 박막 구조물 및 반도체 집적회로 디바이스
US10741495B2 (en) * 2018-01-18 2020-08-11 Globalfoundries Inc. Structure and method to reduce shorts and contact resistance in semiconductor devices
CN109863587B (zh) * 2019-01-25 2021-04-27 长江存储科技有限责任公司 在半导体器件中形成孔结构的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287310A (en) * 1961-09-29 1966-11-22 Union Carbide Corp Random siloxane copolymers containing phenylene and phenyl ether chain linkages
GB1058816A (en) * 1963-08-01 1967-02-15 Gen Electric Improvements in silphenylene-containing polymers
DE3169573D1 (en) * 1980-12-31 1985-05-02 Ibm A method of depositing a polymer film on a substrate
US5141817A (en) * 1989-06-13 1992-08-25 International Business Machines Corporation Dielectric structures having embedded gap filling RIE etch stop polymeric materials of high thermal stability
JPH06151612A (ja) * 1992-11-04 1994-05-31 Fujitsu Ltd 半導体装置の製造方法
JP3625912B2 (ja) * 1994-08-24 2005-03-02 クラリアント ジャパン 株式会社 ケイ素含有共重合ポリマー及びその製造方法
JPH1160735A (ja) * 1996-12-09 1999-03-05 Toshiba Corp ポリシランおよびパターン形成方法
US6924545B2 (en) * 2001-03-27 2005-08-02 National Institute Of Advanced Industrial Science Low-dielectric-constant interlayer insulating film composed of borazine-silicon-based polymer and semiconductor device
JP3989184B2 (ja) * 2001-03-30 2007-10-10 Ａｚエレクトロニックマテリアルズ株式会社 ケイ素含有共重合ポリマー及びその製造方法
TWI267697B (en) * 2001-06-28 2006-12-01 Tokyo Ohka Kogyo Co Ltd Chemical amplified type positive resist component and resist packed-layer material and forming method of resist pattern and manufacturing method of semiconductor device
JP6097567B2 (ja) * 2013-01-11 2017-03-15 株式会社豊田中央研究所 ろう付け構造、ろう付け構造体の製造方法

Also Published As

Publication number Publication date
TWI337299B (en) 2011-02-11
CN1864252A (zh) 2006-11-15
CN100419973C (zh) 2008-09-17
EP1677343A4 (en) 2008-03-26
US20070026667A1 (en) 2007-02-01
TW200519533A (en) 2005-06-16
WO2005036630A1 (ja) 2005-04-21
EP1677343B1 (en) 2012-11-14
KR101080630B1 (ko) 2011-11-08
JP4540961B2 (ja) 2010-09-08
EP1677343A1 (en) 2006-07-05
JP2007012639A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
KR101222428B1 (ko) 폴리유기실록산 유전 물질
KR101840187B1 (ko) 무기 폴리실라잔 수지
KR100695840B1 (ko) 실리카계 피막 형성용 재료, 실리카계 피막 및 그의 제조방법, 다층 배선 및 그의 제조 방법과 반도체 장치 및 그의제조 방법
KR101596358B1 (ko) 폴리머층을 구비한 반도체 광전자 디바이스
EP1245642B1 (en) Siloxane-based resin and method for forming an insulating film between interconnecting layers in wafers
US20070178319A1 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
KR101289809B1 (ko) 탄화수소 기를 브릿징으로 작용기화된 실란 모노머를중합하는 것을 포함하는 반도체 광학장치를 위한 폴리머를제조하는 방법
JP2013509414A (ja) ポリシラン−ポリシラザン共重合体、並びに、それらの調製及び使用方法
US7019099B2 (en) Siloxane-based resin and method for forming insulating film between interconnect layers in semiconductor devices by using the same
EP2091999A2 (en) Novel nanoparticle containing siloxane polymers
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP2006054353A (ja) フラットバンドシフトの少ないシリカ質膜およびその製造法
KR101080630B1 (ko) 에칭 스톱퍼 층 형성용 조성물
KR20180013520A (ko) 미세 갭필용 중합체 및 이를 이용한 반도체 소자의 제조 방법
US7357961B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP7470794B2 (ja) ポリカルボシラザンを使用してｌｏｗ－ｋ誘電体ケイ素含有膜を形成するための硬化性配合物
KR101833801B1 (ko) 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9