KR20060115033A - 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법 - Google Patents

계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법 Download PDF

Info

Publication number
KR20060115033A
KR20060115033A KR1020050037302A KR20050037302A KR20060115033A KR 20060115033 A KR20060115033 A KR 20060115033A KR 1020050037302 A KR1020050037302 A KR 1020050037302A KR 20050037302 A KR20050037302 A KR 20050037302A KR 20060115033 A KR20060115033 A KR 20060115033A
Authority
KR
South Korea
Prior art keywords
value
selector
output
calculator
signal
Prior art date
Application number
KR1020050037302A
Other languages
English (en)
Other versions
KR101093946B1 (ko
Inventor
박성진
김민구
오현석
임은정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050037302A priority Critical patent/KR101093946B1/ko
Publication of KR20060115033A publication Critical patent/KR20060115033A/ko
Application granted granted Critical
Publication of KR101093946B1 publication Critical patent/KR101093946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3411—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power reducing the peak to average power ratio or the mean power of the constellation; Arrangements for increasing the shape gain of a signal set
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 다중레벨변조 방식을 이용하는 데이터 통신 시스템의 복조에 관한 것으로, 특히 데이터 통신 시스템의 복조기에서 채널복호기의 입력 연성값을 계산하는 장치 및 방법에 관한 것이다. 본 발명의 장치는, 직교위상성분과 동위상성분으로 구성되는 수신신호를 입력받으며, 상기 수신신호의 복호를 위한 연성값들을 결정한다. 특히 16QAM 및 64QAM에서 신호점들 간의 거리가 균일하지 않은 불균일 성상도를 사용하는 경우, 신호점들 사이의 최소거리(2a)와 상기 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리의 상기 a에 대한 배수(S)를 이용하여, 복조심볼들에 관련된 연성값들을 결정한다. 이러한 본 발명은, 효율적이고 복잡도가 낮은 연성값 역사상기를 설계할 수 있다. 또한 여러 가지 조건에 대해서 별도로 개별적인 회로를 필요로 하지 않고, 몇 가지 연산만을 추가함으로써 세 가지 변조방식과 각 변조방식에서서의 계층모드를 모두 구현할 수 있는 효과가 있다.
Channel Decoder, Soft metric value, Hierarchical Modulation, 16QAM, 64QAM

Description

계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로 입력되는 연성값 계산 장치 및 방법{APPARATUS AND METHOD OF SOFT METRIC MAPPING INPUTTED TO CHANNEL DECODER IN HIERARCHICAL MODULATION SYSTEM}
도 1은 16QAM 변조방식의 신호 성상도를 도시하는 도면.
도 2는 본 발명의 일 실시예에 따라 균일 성상도를 사용하는 16QAM의 연성값들을 구하는 흐름도.
도 3은 본 발명의 바람직한 실시예에 따라 계층변조 방식의 연성값을 구하는 블록 구성도.
도 4는 본 발명의 일 실시예에 따라 균일 성상도를 사용하는 16QAM의 연성값들을 구하는 블록 구성도.
도 5는 16QAM의 균일 성상도의 일 예.
도 6 및 도 7은 16QAM의 불균일 성상도의 일 예.
도 8은 64QAM의 균일 성상도의 일 예.
도 9 및 도 10은 64QAM의 불균일 성상도의 일 예.
도 11은 본 발명의 바람직한 실시예에 따라 16QAM의 연성값들을 구하는 흐름도.
도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따라 64QAM의 연성값들을 구하는 흐름도.
도 13은 본 발명의 바람직한 실시예에 따라 16QAM의 연성값들을 구하는 블록 구성도.
도 14는 본 발명의 바람직한 실시예에 따라 64QAM의 연성값들을 구하는 블록 구성도.
도 15는 본 발명의 바람직한 실시예에 따라 QPSK, 16QAM, 64QAM의 연성값들을 구하는 통합된 블록 구성도.
본 발명은 다중레벨변조(multi-level modulation) 방식을 채택한 데이터 통신 시스템의 복조(demodulation)에 관한 것으로, 특히 데이터 통신 시스템의 복조기(demodulator)에서 채널복호기(channel decoder)의 입력값을 계산하는 장치 및 방법에 관한 것이다.
본격적인 디지털 방송이 시작됨에 따라서 각 매체별로 다양한 방송서비스들이 출현하고 있다. 그 중에서도 이동 TV 수신 기술의 구현은 시청자들에게 언제 어디서나 방송을 시청할 수 있게 해줄 것이다. 지금까지는 방송사가 한 채널에 하나 의 방송 서비스를 제공할 수 있었지만, 멀티캐리어 방식을 사용하는 디지털방송 방식의 계층(階層)변조(Hierarchical Modulation, HM) 방식을 사용할 경우 1개의 채널로 2개의 서로 다른 방송 서비스를 동시에 제공할 수 있다. 방송사가 MPEG(Moving Picture Experts Group) 전송 스트림(Transport Stream, TS)을 한 채널 안에 서로 다른 변조 방식으로 방송하면, 시청자는 원하는 채널에서 방송을 시청할 수 있다. 이와 같은 계층 변조 기술은 아날로그 시대에는 생각하지도 못했던 부가 방송 서비스 중의 하나이다.
계층 변조 서비스란 원래 위성방송에 사용되었다. 위성전파는 초고주파(Microwave)의 주파수 대역을 사용하기 때문에 전파 신호의 특성상 강우량이 많을 때는 영상 신호가 영향을 받아 일시적으로 정지될 뿐만 아니라, 음성 신호의 경우는 묵음(默音)되는 현상이 발생한다.
따라서 폭우에 따라 발생되는 다중 경로(Multipath)로 인한 간섭을 줄이기 위해, 높은 계층(High Hierarchical, HH)으로 사용된 변조 방식을 낮은 계층(Low Hierarchical, LH)으로 변조시켜 전송시키므로 정보 전송을 최대한 가능하게 해준다. 그렇지만 LH 계층으로 변조된 데이터는 강우에는 강하지만 전송할 수 있는 정보의 양은 감소되는 단점이 있다.
영상은 수신기가 수신 품질을 평가하여 자동적으로 이들 계층 사이를 스위칭하며, 음성은 원래 데이터 양이 적기 때문에 낮은 계층으로 보내질 수 있다. 하지만 이런 낮은 계층 전송이 수많은 데이터로 제작된 중요한 방송 프로그램을 모두 전송할 수는 없다.
이와 같이 위성 수신의 품질을 높이기 위한 계층 변조 서비스와는 달리, 유럽의 지상파 디지털방송 방식으로 채택한 DVB-T(Digital Video Broadcasting-Terrestrial)는 부호화된(Coded) OFDM(Orthogonal Frequency Division Multiplex: 이하 COFDM이라 칭함) 기술을 사용하기 때문에, 실외 안테나를 사용한 고정 수신뿐만 아니라 휴대 및 이동 수신 서비스가 가능하도록 설계되었다. 또한 COFDM에 사용되는 계층 변조(HM)는 2개의 분리된 데이터 스트림인 HP(High Priority) 스트림을 LP(Low Priority) 스트림 안에 구현하여 하나의 DVB-T 전송 스트림으로 변조되는 것을 말한다. 수신기에 따라서 두 스트림을 모두 수신할 수도 있고, HP 스트림만을 수신할 수도 있다. HP 스트림과 LP 스트림이 같은 콘텐츠일 수도 있으며 전혀 다른 콘텐츠일 수도 있다. 다시 말하면, 방송사는 1개의 채널에 2개의 다른 형태를 가진 전혀 다른 2가지의 서비스를 제공할 수 있다. 일반적으로 LP 스트림은 높은 비트 전송률을 가진다. DVB-T에서는 QPSK(Quadrature Phase Shift Keying), 16QAM(16-ary Quadrature Amplitude Modulation), 64QAM(64QAM)의 세 가지 변조 방식을 사용하며 계층변조 구조를 적용할 수 있다. 그러므로 DVB-T와 같이 계층변조 구조를 사용하는 통신 시스템에서 계층변조 방식을 사용하기 위한 연성결정 사상 규칙(soft metric mapping rule)을 필요로 하게 되었다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 계층변조 방식을 사용하는 통신시스템의 복조기에서 이중최소매 트릭법에 의해 계산되는 채널복호기의 입력 연성값(soft decision value)을 수신신호와의 최단거리값(minimum distance value)을 얻기 위해 요구되는 사상표(mapping table)나 복잡한 처리(processing)없이 간단하게 계산하기 위한 장치 및 방법을 제공한다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예는, 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM 복조 장치에 있어서,
16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 결정하는 제1연성값 결정부와,
상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 결정하는 제2연성값 결정부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예는, 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM 복조 장치에 있어서,
64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 결정하는 제1 연성값 결정부와,
상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술되는 본 발명의 주요한 요지는 16QAM, 64QAM 등의 다중레벨 변조 방식을 채택한 데이터 통신 시스템의 복조기(demodulator)에서 채널복호기(channel decoder)의 입력이 되는 연성값(soft metric value)을 연성값 역사상에 의해 결정하는 것이다.
데이터 통신 시스템의 송신기는, 채널부호기(channel encoder)에 의해 부호화된 심볼들을, 스펙트럼 효율(spectral efficiency)을 높이기 위해 사용되는 다중레벨 변조 방식의 하나인 6QAM이나 64QAM을 사용하여 변조한 후 송신한다. 수신기의 채널복호기(channel decoder)에서 연성결정복호(soft decision decoding)를 수행하기 위해서, 복조기는 동위상(in-phase: I) 신호성분과 직교위상(quadrature phase: Q) 신호성분으로 구성되는 2차원 수신신호로부터 상기 채널부호기의 출력 비트(bit) 각각에 상응하는 연성값(soft decision value)들을 생성해 내는 사상 알고리듬(mapping algorithm)을 실행한다.
이러한 사상 알고리듬에는 크게 두 가지 방식이 존재한다. 노키아(Nokia)사가 제안한 심플매트릭법(simple metric procedure)과 모토롤라(Motorola)사가 제안한 이중최소매트릭법(dual minimum metric procedure)이 바로 그것인데 두 방식 모두 각 출력 비트에 대한 LLR(log likelihood ratio)을 계산하여 이를 채널복호기의 입력 연성값으로 사용한다.
심플매트릭법은 복잡한 LLR 계산식을 간단한 형태의 근사식으로 변형한 사상 알고리듬으로 LLR 계산은 간단하지만 근사식을 이용함으로써 초래되는 LLR 왜곡에 의한 성능열화가 단점으로 지적된다. 반면, 이중최소매트릭법은 보다 정확한 근사 식을 사용하여 계산된 LLR을 채널복호기의 입력으로 사용하는 사상 알고리듬으로 심플매트릭법을 사용할 경우 발생되는 성능열화를 상당히 개선하는 장점을 가지고 있지만, 심플매트릭법에 비해 더 많은 계산량을 필요로 하며 하드웨어 구현시에도 그 복잡도에 있어서 상당한 증가가 예상되는 문제점을 안고 있다. 이에 대하여 삼성에서 제안한 알고리즘은 이중최소매트릭법에 의해 계산되는 채널복호기 입력 연성값을 수신신호와의 최단거리값(minimum distance value)을 얻기 위해 요구되는 사상표(mapping table)나 복잡한 계산 없이 얻을 수 있는 방법이다.
<<균일한 성상도(uniform signal constellation)>>
2차원 수신신호로부터 다차원 연성값들을 결정하는 구체적인 알고리듬은 다음과 같다. 이진채널부호기(binary channel encoder)의 출력 시퀀스(sequence)는 m개의 심볼들로 나눠진 후, M(=2 m )개의 신호점(signal point)들 가운데 해당되는 특정 신호점으로 사상되는데, 이 때의 사상은 그레이 코딩 규칙(Gray coding rule)을 따른다. 상기 사상을 수식화하면 다음 <수학식 1>과 같다.
Figure 112005023434106-PAT00001
상기 <수학식 1>에서 sk,i (i=0, 1, …, m-1)는 k번째 신호점으로 사상되는 이진채널부호기의 출력 시퀀스 가운데 i번째 심볼을 의미하며, Ik 및 Qk는 각각 k번 째 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 16QAM의 경우 m=4이며, 도 1은 16QAM에 해당하는 성상도(signal constellation)를 보인 것이다. 도시된 바와 같이, 상기 성좌도는 16개의 신호점들로 구성되며, 각각의 사분면은 4개의 신호점들로 구성된다. 각각의 신호점은 4개의 심볼들로 표현된다. 도시된 신호점들에 대응하는 4개의 복조심볼들은 순서대로 Q,Q,I,I 신호성분을 나타낸다. 상기 도 1은 예를 들어, 제1사분면을 4개의 영역으로 구분할 때, 상기 4개의 영역으로 구분된 1사분면 내에 우측상위 영역에는 심볼열 "0000"이 매핑하고, 우측하위 영역에는 "0100"이 매핑하며, 좌측상위 영역에는 "0001"이 매핑하고, 좌측 하위 영역에는 "0101"이 매핑한다. 여기서 인접한 신호점들 간의 거리는 모두 2a로 동일하다.
Ik 및 Qk에 상응되는 수신기의 심볼복조기(symbol demodulator) 출력을 복소수(complex number) 형태로 나타내면 다음 <수학식 2>와 같다.
Figure 112005023434106-PAT00002
상기 <수학식 2>에서 Xk 및 Yk는 각각 심볼복조기 출력의 동위상 신호성분 및 직교위상 신호성분을 의미하며, gk는 송신단과 전송매체(transmission media) 및 수신단의 이득(gain)을 포괄적으로 나타내는 복소계수(complex coefficient)이고,
Figure 112005023434106-PAT00003
,
Figure 112005023434106-PAT00004
는 평균이 0이고 분산이
Figure 112005023434106-PAT00005
인 I 채널과 Q 채널에 대한 가우시안 잡 음(Gaussian noise)으로 통계적으로 서로 독립인 관계이다. sk,i = (i=0, 1, …, m-1)와 관련된 LLR(log likelihood ratio)은 다음 <수학식 3>에 의해 구할 수 있으며, 이를 채널복호기(channel decoder)에 입력되는 연성값으로 사용할 수 있다.
Figure 112005023434106-PAT00006
상기 <수학식 3>에서 K는 임의의 상수이며, Pr{A|B}는 사건 B가 발생했을 때 사건 A의 발생 확률로 정의되는 조건부확률(conditional probability)이다. 그러나 <수학식 3>은 비선형(non-linear)이며 비교적 많은 계산량을 수반하므로, 실제 구현을 위해서는 상기 <수학식 3>을 근사화(approximation)할 수 있는 알고리듬이 요구된다. <수학식 2>에서의 gk=1인 가우시안잡음채널의 경우, 상기 <수학식 3>을 이중최소매트릭법에 의해 근사화하면 다음 <수학식 4>와 같다.
Figure 112005023434106-PAT00007
상기 <수학식 4>에서
Figure 112005023434106-PAT00008
이며, zk(sk,i =0)와 zk(sk,i =1)은 각각 sk,i=0일 때와 sk,i=1일 때 Ik+jQk의 실제값을 의미한다. 상기 <수학식 4>를 계산하기 위해서는 2차원 수신신호 Rk에 대해 zk(sk,i =0) 및 zk(sk,i =1)를 찾아야 한다.
상기한 이중최소매트릭법에 의해 상기 <수학식 4>는 다음 <수학식 5>와 같이 근사화될 수 있다.
Figure 112005023434106-PAT00009
상기 <수학식 5>에서 nk,i는 Rk와 가장 가까운 거리에 있는 신호점에 대한 역 사상 시퀀스의 i 번째 비트값을 의미하며
Figure 112005023434106-PAT00010
는 nk,i에 대한 부정(negation)을 의미한다. 최단거리 신호점은 Rk의 동위상 신호성분과 직교위상 신호성분의 값의 범위에 의해 결정된다. 상기 <수학식 5>에서 괄호 [ ]속의 첫 번째 항은 다음의 <수학식 6>과 같이 쓸 수 있다.
Figure 112005023434106-PAT00011
상기 <수학식 6>에서 Uk와 Vk는 각각 {nk,m-1, …, nk,i, …, nk,1, nk,0} 에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 또한, 상기 <수학식 5>에서 괄호 [ ]속의 두 번째 항은 아래의 <수학식 7>과 같이 쓸 수 있다.
Figure 112005023434106-PAT00012
상기 <수학식 7>에서 Uk,i와 Vk,i는 각각
Figure 112005023434106-PAT00013
를 최소화하는 zk의 역사상 시퀀스 {mk,m-1, …, mk,i(=k,i), …, mk,1, mk,0}에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 상기 <수학식 6>과 <수학식 7>에 의해 상기 <수학식 5>는 아래의 <수학식 8>과 같이 정리된다.
Figure 112005023434106-PAT00014
상기 <수학식 8>에 의해 16QAM을 변조 방식으로 채택한 데이터 통신 시스템의 복조기를 위한 채널복호기 입력 연성값을 구하는 과정은 다음과 같다.
먼저 16QAM 수신신호 Rk의 두 신호성분 Xk, Yk로부터 {nk,3, nk,2, nk,1, nk,0} 및 Uk, Vk를 구하기 위해 <표 1>과 <표 2>를 이용한다. <표 1>에는 도 1에 나타난 가로축에 평행한 4개의 영역에 대해 수신신호 Rk의 직교위상 신호성분 Yk가 각 영역에 나타날 경우에 대한 (nk,3, nk,2) 및 Vk가 나타나 있으며, 편의상 3개의 경계값 즉, Yk=-2a, Yk=0, Yk=2a에서의 결과값들은 생략되어 있다. <표 2>에는 도 1에 나타난 세로축에 평행한 4개의 영역에 대해 수신신호 Rk의 동위상 신호성분 Xk가 각 영역에 나타날 경우에 대한 (nk,1, nk,0) 및 Uk가 나타나 있으며, 편의상 3개의 경계값 즉, Xk=-2a, Xk=0, Xk=2a에서의 결과값들은 생략되어 있다.
Yk의 조건 (nk,3, nk,2) Vk
Yk > 2a (0, 0) 3a
0 < Yk < 2a (0, 1) a
-2a < Yk < 0 (1, 1) -a
Yk < -2a (1, 0) -3a
Xk의 조건 (nk,1, nk,0) Uk
Xk > 2a (0, 0) 3a
0 < Xk < 2a (0, 1) a
-2a < Xk < 0 (1, 1) -a
Xk < -2a (1, 0) -3a
하기 <표 3>에는 각 i(여기서 i는 0, 1, 2, 3 중 하나)에 대해
Figure 112005023434106-PAT00015
를 최소화하는 시퀀스 mk,3, mk,2, mk,1, mk,0을 nk,3, nk,2, nk,1, nk,0의 함수로 나타낸 결과와, 이에 해당하는 zk의 동위상 및 직교위상 신호성분인 Uk,i, Vk,i를 보인다.
i mk,3, mk,2, mk,1, mk,0 Vk,i Uk,i
3 nk,3, 1, nk,1, nk,0 Vk,3 Uk
2 nk,3, nk,2, nk,1, nk,0 Vk,2 Uk
1 nk,3, nk,2, nk,1, 1 Vk Uk,1
0 nk,3, nk,2, nk,1, nk,0 Vk Uk,0
<표 4>와 <표 5>에는 (nk,3, nk,2)과 (nk,1, nk,0)의 모든 조합에 대해 각각 <표 3>에서 찾은 (mk,3, mk,2)과 (mk,1, mk,0)에 해당하는 Vk,i와 Uk,i의 값을 보이고 있다.
(nk,3,nk,2) Vk,3 Vk,2
(0, 0) -a a
(0, 1) -a 3a
(1, 1) a -3a
(1, 0) a -a
(nk,1,nk,0) Uk,1 Uk,0
(0, 0) -a a
(0, 1) -a 3a
(1, 1) a -3a
(1, 0) a -a
<표 6>과 <표 7>에는 각각 <표 4>와 <표 5>에서 얻어진 Vk,i와 Uk,i를 식 (8)에 대입하여 얻어진 채널복호기 입력 연성값이 K'*4a의 비율만큼 비례축소(scaling)된 결과를 보이고 있다. 결국, 수신신호 Rk를 받으면, <표 6>과 <표 7>에 의해 해당 조건에 부합하는 LLR을 입력 연성값으로 출력할 수 있다. 만약, 시스템에서 사용하는 채널복호기가 Max LogMAP 복호기가 아닌 경우에는, <표 6>과 <표 7>의 LLR을 비례축소비율의 역으로 다시 비례확대하는 과정이 추가되어야 한다.
Yk의 조건 Λ(sk,3) Λ(sk,2)
Yk > 2a 2Yk-2a Yk-2a
0< Yk < 2a Yk Yk-2a
-2a < Yk < 0 Yk -Yk-2a
Yk < -2a 2Yk+2a -Yk-2a
Xk의 조건 Λ(sk,1) Λ(sk,0)
Xk > 2a 2Xk-2a Xk-2a
0< Xk < 2a Xk Xk-2a
-2a < Xk < 0 Xk -Xk-2a
Xk < -2a 2Xk+2a -Xk-2a
그러나, <표 6>이나 <표 7>과 같은 사상표를 이용하여 채널복호기 입력 연성값을 출력하는 경우에는 복조기에서 수신신호의 조건을 판단하는 연산을 수행하여야 하며, 해당 조건에 따른 출력 내용을 저장해 놓을 기억장치가 요구되는 단점이 있다. 이러한 단점은 채널복호기 입력 연성값을 사상표가 아닌 보다 간단한 조건 판단 연산을 가지는 수학식으로 대체함으로써 극복될 수 있다.
이를 위해 <표 6>과 <표 7>에 나타난 조건 판단식을 다른 방법으로 표현하면 각각 아래의 <표 8>, <표 9>와 같다. 상기 <표 8>과 <표 9>에는 상기 <표 6>과 <표 7>에서 편의상 생략된 각 3개씩의 경계값에서의 연성값들도 고려되어 있다.
Yk의 조건 Zk의 조건 Λ(sk,3) Λ(sk,2)
Yk>=0 Zk>=0 Yk+(Yk-2a) Yk-2a
Zk<0 Yk Yk-2a
Yk<0 Zk>=0 Yk-(-Yk-2a) -Yk-2a
Zk<0 Yk -Yk-2a
Xk의 조건 Z'k의 조건 Λ(sk,1) Λ(sk,0)
Xk>=0 Z'k>=0 Xk+(Xk-2a) Xk-2a
Z'k<0 Xk Xk-2a
Xk<0 Z'k>=0 Xk-(-Xk-2a) -Xk-2a
Z'k<0 Xk -Xk-2a
상기 <표 8>에서 Zk는 하기 <수학식 9>와 같고, 상기 <표 9>에서 Z'k는 하기 <수학식 10>과 같다.
Figure 112005023434106-PAT00016
Figure 112005023434106-PAT00017
하드웨어 구현시 Xk, Yk, Zk, Z'k의 부호를 각각 그 부호비트(sign bit)에 의해 얻을 수 있다는 전제 하에 상기 <표 8>과 <표 9>를 좀더 단순화하면 각각 하기 <표 10>과 <표 11>을 얻을 수 있다. 하기 <표 10>과 <표 11>에서 MSB(A)는 A의 부 호를 의미하는 최상위비트(most significant bit: MSB)이다.
MSB(Yk) MSB(Zk) Λ(sk,3) Λ(sk,2)
0 0 Yk+Zk Zk
1 Yk Zk
1 0 Yk-Zk Zk
1 Yk Zk
MSB(Xk) MSB(Z'k) Λ(sk,1) Λ(sk,0)
0 0 Xk+Z'k Z'k
1 Xk Z'k
1 0 Xk-Z'k Z'k
1 Xk Z'k
상기 <표 10>로부터 i=3과 i=2에서의 연성값 즉, Λ(sk,3), Λ(sk,2)을 각각 수학식으로 표현해 보면 다음 <수학식 11>과 같다.
Figure 112005023434106-PAT00018
또한 상기 <표 11>로부터 i=1과 i=0에서의 연성값 즉, Λ(sk,1), Λ(sk,0)을 각각 수학식으로 표현해 보면 다음 <수학식 12>과 같다.
Figure 112005023434106-PAT00019
결국 16QAM을 변조방식으로 채택한 데이터 통신 시스템에서, 수신신호 한 개에 대한 복조기의 출력이자, 채널 복호기의 입력인 네 개의 연성값을 상기한 <수학식 4>의 이중최소매트릭법을 사용하여 실제로 계산해 내는 것은 상기 <수학식 9> 내지 <수학식 12>의 간단한 조건부 수학식을 통해 가능하다. 이 과정을 도 2에 순서도로 나타내었다.
도 2는 본 발명의 일 실시예에 따른 16QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 동작을 도시하고 있다. 상기 도 2에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(201 내지 209, 211 내지 219)은 직교위상 신호와 a 값을 해석하여 변수(parameter) A를 결정하고, 동위상 신호와 a 값을 해석하여 변수 B를 결정하며, 두 번째 과정(210, 220)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 A, B 값을 가지고 정해진 식에 의해 연성값을 출력한다. 후술되는 동작은 예를 들어 수신기의 심볼복조기(symbol demodulator)에서 수행될 수 있다.
상기 도 2를 참조하면, 상기 심볼복조기는 201단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk) 및 성상도에서 신호점들 간의 최소거리(2a)를 이용하여,
Figure 112005023434106-PAT00020
를 계산한다. 여기서, 상기 Zk, Yk, Xk 및 a는 실수이다. 그리고, 203단계에서 상기 계산된 결과값 Zk가 양의 값을 가지는지를 검사한다. 예를 들어, 상기 Zk, Yk, Xk 및 a 는 부호비트(sign bit)를 포함하는 디지털 값으로 표현된다. 따라서, 상기 203단계에서는 상기 결과값 Zk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Zk가 양의 값을 가지는 경우 205단계로 진행하고, 그렇지 않은 경우 209단계로 진행하여 변수 A를 "0"으로 설정한다.
상기 205단계에서 심볼복조기는 상기 직교위상성분(Yk)이 양의 값을 가지는지 즉, 상기 Yk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Yk가 양의 값을 가지는 경우 208단계로 진행하여 상기 변수 A를 "1"로 설정하고, 그렇지 않은 경우 207단계로 진행하여 상기 변수 A를 "-1"로 설정한다. 이후, 상기 심볼복조기는 210단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 네 번째 복조심볼(Sk,3)의 연성값을
Figure 112005023434106-PAT00021
로 판정하고, 세 번째 복조심볼(Sk,2)의 연성값을 Zk로 판정한다.
이상은, 직교위상성분을 나타내는 네 번째 및 세 번째 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 동위상성분을 나타내는 두 번째 및 첫 번째 복조심볼의 연성값을 판정하는 절차를 살펴본다.
먼저, 심볼복조기는 211단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구 성되는 2차원 수신신호(Rk) 및 성상도에서 두 신호점들 간의 최소거리(2a)를 가지고
Figure 112005023434106-PAT00022
를 계산한다. 그리고, 213단계에서 상기 계산된 결과값 Z'k가 양의 값을 가지는지 즉, 상기 결과값 Z'k의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Z'k가 양의 값을 가지는 경우 215단계로 진행하고, 그렇지 않은 경우 219단계로 진행하여 변수 B를 "0"으로 설정한다.
상기 215단계에서 상기 동위상성분(Xk)이 양의 값을 가지는지를 검사한다. 즉, 상기 Xk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Xk가 양의 값을 가지는 경우 218단계로 진행하여 상기 변수 B를 "1"로 설정하고, 그렇지 않은 경우 217단계로 진행하여 상기 변수 B를 "-1"로 설정한다. 이후, 상기 심볼복조기는 220단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 두 번째 복조심볼(Sk,3)의 연성값을
Figure 112005023434106-PAT00023
로 판정하고, 첫 번째 복조심볼의 연성값을 Z'k로 판정한다.
상기 네 번째와 세 번째 복조심볼들의 연성값을 결정하는 과정(201 내지 210)과 상기 두 번째와 첫 번째 복조심볼들의 연성값을 결정하는 과정(211 내지 210)은 순차로 수행될 수도 있고, 동시에 수행될 수도 있다. 이렇게 결정되어진 복조심볼들의 연성값들은 채널복호기로 제공된다.
도 3은 본 발명의 일 실시예에 따라 복조심볼들의 연성값 결정 동작을 수행하는 블록도이다.
상기 도 3을 참조하면, 직교위상신호 해석기(301)는 수신신호(Rk)의 직교위상성분(Yk) 및 성상도에서 신호점들 간의 최소거리(2a)에 관련된 값 a를 가지고 앞서 나타낸 규칙에 의해 변수 A를 계산한다. 즉 직교위상신호 해석기(301)는 상술한 <수학식 9>에 나타낸 바와 같이, Zk(= |Yk|-2a)의 부호와 상기 직교위상성분(Yk)의 부호에 근거하여 상기 변수 A를 결정하여 출력한다. 그러면 제1연성값 결정기(302)는 상기 직교위상신호 해석기(301)로부터 출력되는 변수 A의 값과, 상기 직교위상성분(Yk) 및 상기 최소거리(2a) 값을 가지고 앞서 언급한 <수학식 11>을 수행하여 네 번째 및 세 번째 복조심볼의 연성값을 결정하여 출력한다.
동위상신호 해석기(303)는 수신신호(Rk)의 동위상성분(Xk) 및 성상도에서 신호점들 간의 최소거리(2a)에 관련된 값 a를 가지고 앞서 나타낸 규칙에 의해 변수 B를 계산한다. 즉 동위상신호 해석기(303)는 상술한 <수학식 10>에 나타낸 바와 같이, Z'k(= |Xk|-2a)의 부호와 상기 동위상성분(Yk)의 부호에 근거하여 상기 변수 B를 결정하여 출력한다. 그러면 제2연성값 결정기(304)는 상기 동위상신호 해석기(303)로부터 출력되는 변수 B의 값과, 상기 동위상성분(Xk) 및 상기 최소거리(2a) 값을 가지고 상기 <수학식 12>을 수행하여 두 번째 및 첫 번째 복조심볼의 연성값을 결정하여 출력한다.
도 4는 본 발명의 일 실시예에 따른 16QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 < 수학식 11>과 <수학식 12>에 근거하여 하드웨어로 구현한 장치를 보여준다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), Zk, Z'k는 부호비트를 포함하는 디지털 값이다.
상기 도 4를 참조하면, 제1계산기(401)는 입력되는 수신신호(Rk)의 직교위상성분(Yk)과 성상도에서 신호점들 간의 최소거리(2a)를 가지고 <수학식 9>에 따라 Zk를 계산하여 출력한다. 곱셈기(402)는 상기 제1계산기(401)로부터의 상기 Zk 값에 "-1"을 곱해 상기 Zk의 부호를 반전시켜 출력한다. 제1 최상위비트(MSB) 추출기(403)는 상기 제1계산기(401)로부터의 상기 Zk의 최상위비트를 추출하여 제1선택기(405)의 선택신호로서 출력한다. 제2최상위비트 추출기(404)는 상기 직교위상성분(Yk)의 최상위비트를 추출하여 제2선택기(406)의 선택신호로 출력한다.
상기 제1선택기(405)는 상기 제1계산기(401)로부터의 상기 Zk와 상기 제1곱셈기(402)로부터의 상기 "-Zk"를 입력받으며, 상기 제1최상위비트 추출기(403)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제2선택기(406)는 상기 제1선택기(405)의 출력과 "0"을 입력받으며, 상기 제2최상위비트 추출기(404)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제1가산기(407)는 상기 제2선택기(406)의 출력에 상기 직교위상성분(Yk)을 가산하여 네 번째 복조심볼의 연성값을 출력한다. 한편, 상기 제1계산기(401)에서 계산된 상기 Zk 값은 세 번째 복조심볼의 연성값으로서 출력된다.
제2계산기(411)는 입력되는 수신신호(Rk)의 동위상성분(Xk)과 성상도에서 신호점들 간의 최소거리(2a)를 가지고 <수학식 10>에 의해 Z'k를 계산하여 출력한다. 곱셈기(402)는 상기 제2계산기(411)로부터의 상기 Z'k 값에 "-1"을 곱해 상기 Z'k의 부호를 반전시켜 출력한다. 제3최상위비트 추출기(413)는 상기 제2계산기(411)로부터의 상기 Z'k의 최상위비트를 추출하여 제3선택기(415)의 선택신호로서 출력한다. 제4최상위비트 추출기(414)는 상기 동위상성분(Xk)의 최상위비트를 추출하여 제4선택기(416)의 선택신호로서 출력한다.
상기 제3선택기(415)는 상기 제2계산기(401)로부터의 상기 Z'k와 상기 제2곱셈기(412)로부터의 상기 "-Z'k"를 입력받으며, 상기 제3최상위비트 추출기(413)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제4선택기(416)는 상기 제3선택기(415)의 출력과 "0"을 입력하며, 상기 제4최상위비트 추출기(414)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제2가산기(417)는 상기 제4선택기(416)의 출력에 상기 동위상성분(Xk)을 가산하여 두 번째 복조심볼의 연성값을 출력한다. 한편, 상기 제2계산기(411)에서 계산된 상기 Z'k 값은 첫 번째 복조심볼의 연성값으로서 출력된다.
종래의 연성값 결정과 본 발명의 연성값 결정의 성능을 비교해보면 다음과 같다.
이중최소매트릭법을 사용한 연성값 계산기를 <수학식 4>에 의해 그대로 구현할 경우 수십 회의 제곱연산과 비교연산이 필요한 반면, 본 발명의 일 실시예에 따른 도 4의 장치는 4개의 연산기(401,407,411,417), 2개의 곱셈기(402,412), 그리고 4개의 멀티플렉서(405,406,415,416)만으로 구성되어 있어, 복조기의 동작 시간을 줄이고 그 복잡도를 현저히 감소시키는 장점을 가진다. 아래 <표 12>에 i={0, 1, 2, 3}인 경우, 상기 <수학식 4>와 상기 <수학식 11> 및 상기 <수학식 12>에 각각 사용되는 연산의 종류와 그 사용 회수를 비교하였다.
<수학식 4> <수학식 11>, <수학식 12>
가산기 3*16+4 = 52 개 제곱기 2*16 = 32 개 비교기 7*2*4 = 56 개 가산기 4 개 곱셈기 2 개 멀티플렉서 4 개
<<불균일한 성상도(non-uniform signal constellation)>>
한편, 이상에서 설명한 방식은 성상도에서 신호점들, 즉 복조심볼들 간의 거리가 균일한(uniform) 경우를 도시하였다. 그러나 DVB-T와 같이, 채널의 상태가 매우 불안정한 통신 시스템의 경우, 원점에 가장 가까운 신호점들과 각 축 간 거리가 신호점들 간 최소거리의 배수가 되는 불균일 성상도를 사용한다. 이는 각 축에 인접한 신호점들이 다른 신호점들에 비해 채널의 에러에 상대적으로 매우 취약한 문제점에 대응하기 위함이다. 하기에서는 변수 α(alpha)를 원점에 가장 가까운 신호점들과 각 축 간 거리로 간주하고, 상기 거리 α가 1a, 2a, 4a인 경우를 설명하기로 한다.
도 5는 원점에 가장 가까운 신호점들(S3, S7, S11, S15)과 각 축 간 거리 α가 1a인 16QAM의 성상도를 나타낸 것이다. 이 경우 인접한 신호점들 간의 거리가 모두 2a인 균일 성상도가 된다. 도시된 신호점들에 대응하는 4개의 복조심볼들은 순서대로 I, Q, I, Q 신호성분들을 각각 나타낸다. 상기 도 5와 같은 균일 성상도에 대해 사용되는 사상표를 하기 <표 13>와 <표 14>에 도시하였다.
Yk의 조건 Λ(sk,2) Λ(sk,0)
Yk > 2a 2Yk-2a Yk-2a
0< Yk < 2a Yk Yk-2a
-2a < Yk < 0 Yk -Yk-2a
Yk < -2a 2Yk+2a -Yk-2a
Xk의 조건 Λ(sk,3) Λ(sk,1)
Xk > 2a 2Xk-2a Xk-2a
0< Xk < 2a Xk Xk-2a
-2a < Xk < 0 Xk -Xk-2a
Xk < -2a 2Xk+2a -Xk-2a
도 6은 원점에 가장 가까운 신호점들(S3, S7, S11, S17)과 각 축 간 거리 α가 2a인 16QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S3과 인접한 신호점 S7 간 거리는 4a이나, 상기 S3과 인접한 다른 신호점 S1 간 거리는 2a로 서로 다르다. 따라서 도 6은 인접한 신호점들 간의 거리가 2a 혹은 4a인, 불균일 성상도가 되며, 도 6의 성상도는 예를 들어 채널의 상태가 열악한 경우에 사용될 수 있다.
도 7은 원점에 가장 가까운 신호점들(S3, S7, S11, S17)과 각 축 간 거리 α가 4a인 16QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S3과 인접한 신호점 S7 간 거리는 8a이나, 상기 S3과 인접한 다른 신호점 S1 간 거리는 2a로 서로 다르다. 따라서 도 7은 인접한 신호점들 간의 거리가 2a 혹은 8a인, 불균일 성상도가 되며, 도 7의 성상도는 예를 들어 채널의 상태가 매우 열악한 경우에 사용될 수 있다.
상기 도 6 및 도 7과 같은 불균일 성상도에 대해 사용되는 사상표는 다음의 <표 15> 및 <표 16>와 같다. 즉 계층변조의 α값에 따라서 계층모드를 나타내는 S를 이용하면, 계층변조에 대한 역사상이 계층변조 모드와 관계없이 용이하게 이루어진다. 계층모드 S란 α를 나타내는 a의 배수를 의미하는 것으로, α가 1a, 2a, 4a인 경우에 대해 S는 각각 1, 2, 4이다. 또한 S를 곱해주는 연산은 단순하게 1비트 혹은 2비트의 천이(shift)를 통해서 해결할 수 있으므로 하드웨어 복잡도는 균일 성상도를 사용하는 경우에 비해 거의 증가하지 않는다.
Yk의 조건 Zk의 조건 Λ(sk,2) Λ(sk,0)
Yk>=0 Zk>=0 SYk+Zk Zk
Zk<0 SYk Zk
Yk<0 Zk>=0 SYk-Zk Zk
Zk<0 SYk Zk
Xk의 조건 Z'k의 조건 Λ(sk,3) Λ(sk,1)
Xk>=0 Z'k>=0 SXk+Z'k Z'k
Z'k<0 SXk Z'k
Xk<0 Z'k>=0 SXk-Z'k Z'k
Z'k<0 SXk Z'k
상기 <표 15>에서 Zk는 하기 <수학식 13>와 같고, 상기 <표 16>에서 Z'k는 하기 <수학식 14>와 같다.
Figure 112005023434106-PAT00024
Figure 112005023434106-PAT00025
일 예로서, <표 15>에서
Figure 112005023434106-PAT00026
인데, α=1a(비-계층모드)일 때 S=1이므로
Figure 112005023434106-PAT00027
가 된다. 또한 α=2a(계층모드)일 때 S=2이므로
Figure 112005023434106-PAT00028
가 된다.
도 8은 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 1a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 4a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 동일하다. 따라서 도 8은 인접한 신호점들 간의 거리가 2a로 동 일한, 균일 성상도가 된다. 도시된 신호점들에 대응하는 6개의 복조심볼들은 순서대로 I, Q, I, Q, I, Q 신호성분들을 각각 나타낸다.
상기 도 8의 성상도를 이용하는 64QAM 방식에서도 마찬가지로, 아래의 <표 17> 및 <표 18>과 같은 연성 사상표를 얻는다.
Yk의 조건 Λ(sk,4) Λ(sk,2) Λ(sk,0)
Yk > 6a 4Yk - 12a 2Yk - 10a Yk - 6a
4a < Yk < 6a 3Yk - 6a Yk - 4a Yk - 6a
2a < Yk < 4a 2Yk - 2a Yk - 4a -Yk + 2a
0 < Yk < 2a Yk 2Yk - 6a -Yk + 2a
-2a < Yk <0 Yk -2Yk - 6a Yk + 2a
-4a < Yk < -2a 2Yk + 2a -Yk - 4a Yk + 2a
-6a < Yk < -4a 3Yk + 6a -Yk - 4a -Yk - 6a
Yk < -6a 4Yk + 12a -2Yk - 10a -Yk - 6a
Xk의 조건 Λ(sk,5) Λ(sk,3) Λ(sk,1)
Xk > 6a 4Xk - 12a 2Xk - 10a Xk - 6a
4a < Xk < 6a 3Xk - 6a Xk - 4a Xk - 6a
2a < Xk <4a 2Xk - 2a Xk - 4a -Xk + 2a
0 < Xk < 2a Xk 2Xk - 6a -Xk + 2a
-2a < Xk < 0 Xk -2Xk - 6a Xk + 2a
-4a < Xk < -2a 2Xk + 2a -Xk - 4a Xk + 2a
-6a < Xk < -4a 3Xk + 6a -Xk - 4a -Xk - 6a
Xk < -6a 4Xk + 12a -2Xk - 10a -Xk - 6a
도 9는 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 2a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 4a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 서로 다르다. 따라서 도 9는 인접한 신호점들 간의 거리가 2a 혹은 4a인, 불균일 성상도가 되며, 도 9의 성상도는 예를 들어 채널의 상태가 열악한 경우에 사용될 수 있다.
도 10은 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 1a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 8a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 서로 다르다. 따라서 도 10은 인접한 신호점들 간의 거리가 2a 혹은 8a인, 불균일 성상도가 되며, 도 6의 성상도는 예를 들어 채널의 상태가 매우 열악한 경우에 사용될 수 있다.
그러면 모든 형태의 사상도에 대해, 상기 <표 17> 및 <표 18>의 연성 사상표는 하기 <표 19> 및 <표 20>와 같이 일반화된다. 이렇게 일반화된 연성 사상표는 하나의 하드웨어로 세 가지 계층변조 방식에 대한 역사상을 수행할 수 있도록 해준다. 여기서 S를 곱해주는 연산은 단순하게 1비트 혹은 2비트의 천이(shift)를 통해서 해결할 수 있으므로 하드웨어 복잡도는 균일 사상도인 경우에 비해 거의 증가하지 않는다.
MSB(Y k ) MSB(Z 1 k ) MSB(Z 2 k ) Λ(sk,4) Λ(sk,2) Λ(sk,0)
0 0 0 SYk+3Z1k Z1k+Z2k Z2k
1 SYk+3Z1k-Z2k Z1k Z2k
1 0 SYk Z1k-Z2k Z2k
1 SYk-Z2k Z1k Z2k
1 0 0 SYk-3Z1k Z1k+Z2k Z2k
1 SYk-3Z1k+Z2k Z1k Z2k
1 0 SYk Z1k-Z2k Z2k
1 SYk+Z2k Z1k Z2k
MSB(X k ) MSB(Z' 1 k ) MSB(Z' 2 k ) Λ(sk,5) Λ(sk,3) Λ(sk,1)
0 0 0 SXk+3Z'1k Z'1k+Z'2k Z'2k
1 SXk+3Z'1k-Z'2k Z'1k Z'2k
1 0 SXk Z'1k-Z'2k Z'2k
1 SXk-Z'2k Z'1k Z'2k
0 0 0 SXk-3Z'1k Z'1k+Z'2k Z'2k
1 SXk-3Z'1k+Z'2k Z'1k Z'2k
1 0 SXk Z'1k-Z'2k Z'2k
1 SXk+Z'2k Z'1k Z'2k
상기 <표 19>에서 Z1k와 Z2k는 하기 <수학식 15>와 같고, 상기 <표 20>에서 Z'1k와 Z'2k는 하기 <수학식 16>와 같다.
Figure 112005023434106-PAT00029
Figure 112005023434106-PAT00030
Figure 112005023434106-PAT00031
Figure 112005023434106-PAT00032
결과적으로 본 발명의 바람직한 실시예에 따라 계층변조 사상을 적용하기 위한 연성 사상표는, 상기에서 언급한 <표 15>, <표 16>, <표 19>, <표 20>와 같다. 상기한 표들은 균일 성상도를 사용하는 비-계층 변조방식의 연성값 결정 방식에 S 인자(factor)를 적용함으로써, 계층변조 방식의 계층모드에 따른 원하는 연성값을 얻는다. 수신측의 심볼 복조기에서는 연성 결정을 수행하기 위해서 계층모드에 대한 정보를 입력받게 되고, 상기 계층 모드 정보를 이용해서 S 인자의 값을 결정하게 된다.
즉 α가 1a인 비-계층 모드일 때 S는 1로 설정되고, <표 15> 및 <표 16>에서와 같이 연성값이 계산된다. α가 2a인 계층모드일 때 S는 2로 설정되고 <표 19> 및 <표 20>와 같이 연성값이 계산된다.
도 11은 본 발명의 바람직한 실시예에 따른 16QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 역사상 동작을 도시하고 있는 흐름도이다. 상기 도 11에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(1101 내지 1109, 1111 내지 1119)은 직교위상 신호에 따라 변수 A를 결정하고, 동위상 신호에 따라 변수 B를 결정하며, 두 번째 과정(1110, 1120)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 A, B 값을 가지고 각 복조심볼들에 대한 연성값을 출력한다.
상기 도 11을 참조하면, 심볼복조기는 1101단계에서 동위상성분(Xk)과 직교 위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)와 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드를 나타내는 S 인자를 이용하여, 앞서 언급한 <수학식 13>에 따라
Figure 112005023434106-PAT00033
를 계산한다. 여기서, 상기 Zk, Yk, Xk 및 a 는 부호비트(sign bit)를 포함하는 디지털 값으로 표현된다. 그리고, 1103단계에서 상기 계산된 결과값 Zk가 양의 값을 가지는지를 검사한다. 구체적으로, 상기 1103단계에서는 상기 결과값 Zk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 결과값 Zk가 양의 값을 가지는 경우 1105단계로 진행하고, 그렇지 않은 경우 1109단계로 진행하여 변수 A를 "0"으로 설정한다.
상기 1105단계에서 심볼복조기는 상기 직교위상성분(Yk)이 양의 값을 가지는지 즉, 상기 Yk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Yk가 양의 값을 가지는 경우 1108단계로 진행하여 상기 변수 A를 "1"로 설정하고, 그렇지 않은 경우 1107단계로 진행하여 상기 변수 A를 "-1"로 설정한다. 이후, 상기 심볼복조기는 1110단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 직교위상성분을 나타내는 세 번째 복조심볼(Sk,2)의 연성값을
Figure 112005023434106-PAT00034
로 판정하고, 첫 번째 복조심볼(Sk,0)의 연성값을 Zk로 판정한다.
이상은, 직교위상성분을 나타내는 세 번째 및 두 번째 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 동위상성분을 나타내는 두 번째 및 첫 번째 복조심볼들의 연성값을 판정하는 절차를 살펴본다.
심볼복조기는 1111단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)와 성상도에서 두 신호점들 간의 최소거리(2a) 및 계층모드를 나타내는 A 인자를 가지고
Figure 112005023434106-PAT00035
를 계산한다. 그리고, 1113단계에서 상기 계산된 결과값 Z'k가 양의 값을 가지는지 즉, 상기 결과값 Z'k의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Z'k가 양의 값을 가지는 경우 1115단계로 진행하고, 그렇지 않은 경우 1119단계로 진행하여 변수 B를 "0"으로 설정한다.
상기 1115단계에서 상기 동위상성분(Xk)이 양의 값을 가지는지를 검사한다. 즉, 상기 Xk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Xk가 양의 값을 가지는 경우 1118단계로 진행하여 상기 변수 B를 "1"로 설정하고, 그렇지 않은 경우 1117단계로 진행하여 상기 변수 B를 "-1"로 설정한다. 이후, 상기 심볼복조기는 1120단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 동위상성분을 나타내는 네 번째 복조심볼(Sk,3)의 연성값을
Figure 112005023434106-PAT00036
로 판정하고, 두 번째 복조심 볼의 연성값을 Z'k로 판정한다.
상기 도 11에 나타낸 16QAM 복조심볼들의 연성값을 결정하는 절차를 수식으로 나타내면, 하기 <수학식 17> 및 <수학식 18>과 같다.
Figure 112005023434106-PAT00037
Figure 112005023434106-PAT00038
Figure 112005023434106-PAT00039
Figure 112005023434106-PAT00040
Figure 112005023434106-PAT00041
Figure 112005023434106-PAT00042
상기 직교위상성분을 나타내는 복조심볼들의 연성값을 결정하는 절차(1101 내지 1110)와 상기 동위상성분을 나타내는 복조심볼들의 연성값을 결정하는 과정(1111 내지 1110)은 순차로 수행될 수도 있고, 동시에 수행될 수도 있다. 이렇게 결정되어진 복조심볼들의 연성값들은 채널복호기로 제공된다. 채널 복호기는 상기 연성값들에 의해 상기 복조심볼들을 복원한다.
도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따른 64QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 역사상 동작을 도시하고 있는 흐름도이다. 상기 도 12a 및 12b에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(1201 내지 1229, 1241 내지 1269)은 직교위상 신호와 동위상 신호에 따라 필요한 변수들을 결정하며, 두 번째 과정(1231 내지 1271)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 값들을 가지고 각 복조심볼들에 대한 연성값을 출력한다.
상기 도 12a를 참조하면, 심볼복조기는 1201단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)의 상기 직교위상성분(Yk)이 양의 값을 가지는지 검사한다. 구체적으로 상기 1201단계에서는 상기 Yk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 Yk가 양의 값을 가지는 경우 1215단계로 진행하여 변수 c를 "1"로 설정하고, 그렇지 않은 경우 1213단계로 진행하여 상기 변수 c를 "-1"로 설정한다.
또한 1203단계에서 심볼복조기는 상기 수신신호(Rk)의 상기 직교위상성분 (Yk)과 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드 인자 S를 이용하여,
Figure 112005023434106-PAT00043
을 계산한다. 여기서 S*a=α(alpha)는 상기 성상도에서 원점에 가장 가까운 신호점들과 각 축 간 거리를 의미한다. 상기 계산된 제1 결과값 Z1k는 1205단계와 1207단계로 넘겨진다. 상기 1205단계에서 상기 Z1k의 최상위비트에 따라 상기 Z1k가 양의 값을 가지는지를 검사한다. 상기 Z1k가 양의 값을 가지는 경우 1217단계로 진행하여 변수 A를 "3"으로 설정하고, 그렇지 않은 경우 1219단계로 진행하여 상기 변수 A를 "0"으로 설정한다.
상기 1207단계에서 심볼복조기는 상기 Z1k와 상기 2a를 이용하여
Figure 112005023434106-PAT00044
을 계산한다. 그리고, 1209단계에서 상기 계산된 제2 결과값 Z2k의 최상위비트에 따라 상기 Z2k가 양의 값을 가지는지를 검사한다. 상기 Z2k가 양의 값을 가지는 경우 1221단계로 진행하여 변수 B를 "0"으로 설정하고, 그렇지 않은 경우 1223단계와 1225단계로 진행하여 상기 변수 B를 "-1"로 설정하고 변수 γ(gamma)를 "0"으로 설정한다. 상기 1209단계에서 상기 Z2k가 양의 값을 가지는 경우, 심볼복조기는 1211단계에서 상기 Z1k의 최상위비트를 다시 검사한다. 상기 1211단계에서 상기 Z1k가 양의 값을 가지는 경우 1227단계에서 상기 변수 γ를 "1"로 설정하고, 그렇지 않은 경우 1229단계에서 상기 변수 γ를 "-1"로 설정한다.
이후, 상기 심볼복조기는 1231단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 다섯 번째 복조심볼(Sk,4)의 연성값을
Figure 112005023434106-PAT00045
로 판정하고, 세 번째 복조심볼(Sk,2)의 연성값을
Figure 112005023434106-PAT00046
로 판정하며, 첫 번째 복조심볼(Sk,0)의 연성값을 Z2k로 판정한다.
이상은, 직교위상성분을 나타내는 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 도 12b를 참조하여 동위상성분을 나타내는 복조심볼들의 연성값을 판정하는 절차를 살펴본다.
상기 도 12b를 참조하면, 심볼복조기는 1241단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)의 상기 동위상성분(Xk)이 양의 값을 가지는지 검사한다. 구체적으로 상기 1241단계에서는 상기 Xk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 Xk가 양의 값을 가지는 경우 1255단계로 진행하여 변수 c'를 "1"로 설정하고, 그렇지 않은 경우 1253단계로 진행하여 상기 변수 c'를 "-1"로 설정한다.
또한 1243단계에서 심볼복조기는 상기 수신신호(Rk)의 상기 동위상성분(Xk)과 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드 인자 S를 이용하여,
Figure 112005023434106-PAT00047
을 계산한다. 여기서 S*a=α(alpha)는 상기 성상도에서 원점에 가장 가까운 신호점들과 각 축 간 거리를 의미한다. 상기 계산된 제1 결과값 Z'1k는 1245단계와 1247단계로 넘겨진다. 상기 1245단계에서 상기 Z'1k의 최상위비트에 따라 상기 Z'1k가 양의 값을 가지는지를 검사한다. 상기 Z'1k가 양의 값을 가지는 경우 1257단계로 진행하여 변수 A'를 "3"으로 설정하고, 그렇지 않은 경우 1259단계로 진행하여 상기 변수 A'를 "0"으로 설정한다.
상기 1247단계에서 심볼복조기는 상기 Z'1k와 상기 2a를 이용하여
Figure 112005023434106-PAT00048
을 계산한다. 그리고, 1249단계에서 상기 계산된 제2 결과값 Z'2k의 최상위비트에 따라 상기 Z'2k가 양의 값을 가지는지를 검사한다. 상기 Z'2k가 양의 값을 가지는 경우 1261단계로 진행하여 변수 B'를 "0"으로 설정하고, 그렇지 않은 경우 1263단계와 1265단계로 진행하여 상기 변수 B'를 "-1"로 설정하고 변수 γ'(gamma)를 "0"으로 설정한다. 상기 1249단계에서 상기 Z'2k가 양의 값을 가지는 경우, 심볼복조기는 1251단계에서 상기 Z'1k의 최상위비트를 다시 검사한다. 상기 1251단계에서 상기 Z'1k가 양의 값을 가지는 경우 1267단계에서 상기 변수 γ'를 "1"로 설정하고, 그렇지 않은 경우 1269단계에서 상기 변수 γ'를 "-1"로 설정한다.
이후, 상기 심볼복조기는 1271단계에서 상기 수신신호(Rk)에 대응하는 복조 심볼들 중 여섯 번째 복조심볼(Sk,5)의 연성값을
Figure 112005023434106-PAT00049
로 판정하고, 네 번째 복조심볼(Sk,3)의 연성값을
Figure 112005023434106-PAT00050
로 판정하며, 두 번째 복조심볼(Sk,1)의 연성값을 Z'2k로 판정한다.
상기 도 11에 나타낸 16QAM 복조심볼들의 연성값을 결정하는 절차를 수식으로 나타내면, 하기 <수학식 19> 및 <수학식 20>과 같다.
Figure 112005023434106-PAT00051
Figure 112005023434106-PAT00052
Figure 112005023434106-PAT00053
Figure 112005023434106-PAT00054
Figure 112005023434106-PAT00055
Figure 112005023434106-PAT00056
Figure 112005023434106-PAT00057
Figure 112005023434106-PAT00058
도 13은 본 발명의 바람직한 실시예에 따른 16QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 <수학식 13> 혹은 <수학식 14>에 근거하여 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성 분(Yk), 변수 Zk, 변수 Z'k는 부호비트를 포함하는 디지털 값이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다.
상기 도 13을 참조하면, 절대값(Absolute value: ABS) 계산기(1319)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1303)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1321)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1301)를 감산하여 Z(=|Y|-(S+1)a)를 출력한다. 곱셈기(1323)는 상기 제1 계산기(1321)로부터의 상기 Z 값에 "-1"을 곱하여 상기 Z의 부호를 반전시켜 출력한다. 제1 최상위비트(MSB) 추출기(1311)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1317)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1313)는 상기 Z의 최상위비트를 추출하여 제2 선택기(1315)를 위한 제2 선택신호로서 출력한다.
상기 제1 선택기(1317)는 상기 제1 계산기(1321)로부터의 상기 Z와 상기 곱셈기(1323)로부터의 상기 -Z를 입력받으며, 상기 제1 최상위비트 추출기(1311)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 Z를 선택하고 상기 제1 선택신호가 1이면 상기 -Z를 선택한다. 상기 제2 선택기(1315)는 상기 제1 선택기(1317)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1312)로부터의 상기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신 호가 0이면 상기 제1 선택기(1317)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다.
비트 천이기(1305)는 상기 직교위상성분(Y)(1303)을 입력받으며, 계층모드를 나타내는 S에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제2 계산기(1307)는 상기 비트 천이기(1305)로부터의 3Y에 상기 제2 선택기(1315)의 출력을 가산하여 세 번째 복조심볼의 연성값(1309)을 출력한다. 한편, 상기 제1 계산기(1321)에서 계산된 상기 Z 값은 첫 번째 복조심볼의 연성값(1325)으로서 출력된다. 마찬가지로 동위상성분(X)에 대해 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.
도 14는 본 발명의 바람직한 실시예에 따른 64QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 <수학식 15> 혹은 <수학식 16>에 근거하여 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), 변수 Z1k, 변수 Z'k, 변수 Z2k, 변수 Z'2k는 부호비트를 포함하는 디지털 값 이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다.
상기 도 14를 참조하면, 제1 절대값(ABS) 계산기(1423)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1403)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1425)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1401)를 감산하여 Z1(=|Y|-(S+1)a)을 출력한다. 제1 곱셈기(1433)는 상기 제1 계산기(1425)로부터의 상기 Z1의 값에 "3"을 곱하여 3Z1을 출력한다. 제2 곱셈기(1437)는 상기 제1 곱셈기(1433)로부터의 상기 3Z1에 "-1"을 곱하여 -3Z1을 출력한다. 제1 최상위비트(MSB) 추출기(1413)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1415) 및 제5 선택기(1419)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1439)는 상기 제1 계산기(1425)로부터의 상기 Z1의 최상위비트를 추출하여 제2 선택기(1417) 및 제3 선택기(1443)를 위한 제2 선택신호로서 출력한다.
상기 제1 선택기(1415)는 상기 제1 곱셈기(1433)로부터의 상기 3Z1과 상기 제2 곱셈기(1437)로부터의 상기 -3Z1을 입력받으며, 상기 제1 최상위비트 추출기(1413)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 3Z1을 선택하고, 상기 제1 선택신호가 1이면 상기 -3Z1을 선택한다. 상기 제2 선택기(1417)는 상기 제1 선택기(1415)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1439)로부터의 상 기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제1 선택기(1415)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다.
비트 천이기(1405)는 상기 직교위상성분(Y)(1403)을 입력받으며, 계층모드를 나타내는 S 인자의 값에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제3 계산기(1407)는 상기 비트 천이기(1405)로부터의 3Y에 상기 제2 선택기(1417)의 출력을 가산하여 출력한다.
상기 제1 계산기(1425)로부터의 상기 Z1은 제2 절대값 계산기(1427)로 입력된다. 상기 제2 절대값 계산기(1427)는 상기 Z1의 절대값 |Z1|을 계산하여 출력한다. 제2 계산기(1431)는 상기 |Z1|에, 성상도에서 신호점들간의 최소거리(2a)(1429)를 감산하여 Z2(=|(|Y|-(S+1)a)|-2a)를 출력한다. 제3 곱셈기(1441)는 상기 제2 계산기(1431)로부터의 상기 Z2의 값에 "-1"을 곱하여 -Z2를 출력한다. 제3 최상위비트 추출기(1449)는 상기 Z2의 최상위비트를 추출하여 제4 선택기(1445) 및 제6 선택기(1421)를 위한 제3 선택신호로서 출력한다.
상기 제3 선택기(1443)는 상기 제2 계산기(1431)로부터의 상기 Z2와 상기 제3 곱셈기(1441)로부터의 상기 -Z2를 입력받으며, 상기 제2 최상위비트 추출기(1439)로부터의 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적 으로 상기 제2 선택신호가 0이면 상기 Z2를 선택하고, 상기 제2 선택신호가 1이면 상기 -Z2를 선택한다. 상기 제4 선택기(1445)는 상기 제3 선택기(1443)로부터의 출력과 "0"을 입력받으며, 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 제3 선택기(1443)의 출력을 선택하고, 상기 제3 선택신호가 1이면 상기 "0"을 선택한다.
상기 제2 계산기(1431)로부터의 상기 Z2는 제4 곱셈기(1418)로 입력된다. 상기 제4 곱셈기(1418)는 상기 Z2에 "-1"을 곱하여 -Z2를 출력한다. 상기 제5 선택기(1419)는 상기 제2 계산기(1431)로부터의 상기 Z2와 상기 제4 곱셈기(1418)로부터의 상기 -Z2를 입력받으며, 상기 제1 최상위비트 추출기(1413)로부터의 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 -Z2를 선택하고, 상기 제2 선택신호가 1이면 상기 Z2를 선택한다. 상기 제6 선택기(1421)는 상기 제5 선택기(1419)로부터의 출력과 "0"을 입력받으며, 상기 제3 최상위비트 추출기(1449)로부터의 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 "0"을 선택하고, 상기 제3 선택신호가 1이면 상기 제5 선택기(1419)의 출력을 선택한다.
제5 계산기(1409)는 상기 제3 계산기(1407)로부터의 출력에 상기 제6 선택기(1421)로부터의 출력을 가산하여 다섯 번째 복조심볼의 연성값(1411)을 출력한다. 제4 계산기(1447)는 상기 제1 계산기(1425)로부터의 상기 Z1에 상기 제4 선택기 (1445)로부터의 출력을 가산하여 세 번째 복조심볼의 연성값(1451)을 출력한다. 한편, 상기 제2 계산기(1431)에서 계산된 상기 Z2 값은 첫 번째 복조심볼의 연성값(1453)으로서 출력된다. 마찬가지로 동위상성분(X)에 대해 여섯 번째, 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.
발전된 형태의 데이터 통신 시스템은 채널 상황, 전송하고자 하는 데이터 양 및 서비스 우선순위 등의 다양한 요구조건에 따라, 복수의 변조방식(Modulation Scheme, MS) 중 하나를 적응적으로 선택할 수 있다. 이러한 시스템의 통합된 심볼복조기에서는, 변조방식을 나타내는 MS 신호에 따라 예를 들어 QPSK, 16QAM, 64QAM에 따른 2개 내지 6개의 연성값들을 결정하게 된다.
도 15는 본 발명의 바람직한 실시예에 따라 QPSK, 16QAM, 64QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 통합된 심볼복조기를 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), 변수 Z1k, 변수 Z'k, 변수 Z2k, 변수 Z'2k는 부호비트를 포함하는 디지털 값이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다. 도 15를 도 14와 비교하여 보면, 주요한 차이점으로 MS 모드신호를 사용하는 3개의 선택기들(1511, 1535, 1539)이 추가되었다. 상기 MS 모드신호는 QPSK("0"), 16QAM("1"), 64QAM("2)를 나타낸다.
상기 도 15를 참조하면, 제1 절대값(ABS) 계산기(1525)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1503)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1527)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1501)를 감산하여 Z1(=|Y|-(S+1)a)을 출력한다. 제1 곱셈기(1537)는 상기 제1 계산기(1527)로부터의 상기 Z1의 값에 "3"을 곱하여 3Z1을 출력한다. 제7 선택기(1539)는 상기 제1 계산기(1527)로부터의 상기 Z1과 상기 제1 곱셈기(1537)로부터의 상기 3Z1을 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 16QAM을 나타내는 "1"이면 상기 Z1을 선택하고, 상기 MS 모드신호가 64QAM을 나타내는 "2"이면 상기 3Z1을 선택한다. 상기 MS 모드신호가 "0"인 경우는 돈 케어(don't care)이다. 그러면 상기 제7 선택기(1539)의 출력은 Z1 혹은 3Z1이 된다.
제2 곱셈기(1541)는 상기 제7 선택기(1539)로부터의 출력에 "-1"을 곱하여 -Z1 혹은 -3Z1을 출력한다. 제1 최상위비트(MSB) 추출기(1515)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1517) 및 제5 선택기(1521)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1543)는 상기 제1 계산기(1527)로 부터의 상기 Z1의 최상위비트를 추출하여 제2 선택기(1519) 및 제3 선택기(1545)를 위한 제2 선택신호로서 출력한다.
상기 제1 선택기(1517)는 상기 제7 선택기(1539)의 출력과 상기 제2 곱셈기(1541)의 출력을 입력받으며, 상기 제1 최상위비트 추출기(1515)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 제7 선택기(1539)의 출력을 선택하고, 상기 제1 선택신호가 1이면 상기 제2 곱셈기(1541)의 출력을 선택한다. 상기 제2 선택기(1519)는 상기 제1 선택기(1517)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1543)로부터의 상기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제1 선택기(1517)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다.
비트 천이기(1505)는 상기 직교위상성분(Y)(1503)을 입력받으며, 계층모드를 나타내는 S 인자의 값에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제3 계산기(1507)는 상기 비트 천이기(1505)로부터의 3Y에 상기 제2 선택기(1519)의 출력을 가산하여 출력한다.
상기 제1 계산기(1527)로부터의 상기 Z1은 제2 절대값 계산기(1529)로 입력된다. 상기 제2 절대값 계산기(1529)는 상기 Z1의 절대값 |Z1|을 계산하여 출력한다. 제2 계산기(1533)는 상기 |Z1|에, 성상도에서 신호점들간의 최소거리(2a)(1531) 를 감산하여 Z2(=|(|Y|-(S+1)a)|-2a)를 출력한다. 제8 선택기(1535)는 상기 제1 계산기(1527)로부터의 상기 Z1과 상기 제2 계산기(1533)로부터의 상기 Z2를 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 16QAM을 나타내는 "1"이면 상기 Z1을 선택하고, 상기 MS 모드신호가 64QAM을 나타내는 "2"이면 상기 Z2를 선택한다. 상기 MS 모드신호가 "0"인 경우는 돈 케어(don't care)이다. 그러면 상기 제8 선택기(1539)의 출력은 Z1 혹은 Z2가 된다.
제3 곱셈기(1553)는 상기 제8 선택기(1535)로부터의 출력에 "-1"을 곱하여 -Z1 혹은 -Z2를 출력한다. 제3 최상위비트 추출기(1551)는 상기 Z2의 최상위비트를 추출하여 제4 선택기(1547) 및 제6 선택기(1523)를 위한 제3 선택신호로서 출력한다.
상기 제3 선택기(1545)는 상기 제8 선택기(1535)의 출력과 상기 제3 곱셈기(1553)의 출력을 입력받으며, 상기 제2 최상위비트 추출기(1543)로부터의 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제8 선택기(1535)의 출력을 선택하고, 상기 제2 선택신호가 1이면 상기 제3 곱셈기(1553)의 출력을 선택한다. 상기 제4 선택기(1547)는 상기 제3 선택기(1545)로부터의 출력과 "0"을 입력받으며, 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 제3 선택기(1545)의 출력을 선택하고, 상기 제3 선택신호가 1이면 상기 "0"을 선택한다.
상기 제8 선택기(1535)로부터의 상기 Z1 혹은 상기 Z2는 제4 곱셈기(1555)로 입력된다. 상기 제4 곱셈기(1555)는 상기 제8 선택기(1535)의 출력에 "-1"을 곱하여 -Z1 혹은 -Z2를 출력한다. 상기 제5 선택기(1521)는 상기 제8 선택기(1535)로부터의 출력과 상기 제4 곱셈기(1555)로부터의 출력을 입력받으며, 상기 제1 최상위비트 추출기(1515)로부터의 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 제4 곱셈기(1555)의 출력을 선택하고, 상기 제2 선택신호가 1이면 상기 제8 선택기(1535)의 출력을 선택한다. 상기 제6 선택기(1523)는 상기 제5 선택기(1521)로부터의 출력과 "0"을 입력받으며, 상기 제3 최상위비트 추출기(1551)로부터의 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 "0"을 선택하고, 상기 제3 선택신호가 1이면 상기 제5 선택기(1521)의 출력을 선택한다.
제5 계산기(1509)는 상기 제3 계산기(1507)로부터의 출력에 상기 제6 선택기(1523)로부터의 출력을 가산하여 출력한다. 제9 선택기(1511)는 상기 직교위상성분(Y)(1503)과 상기 제5 계산기(1509)의 출력을 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 QPSK를 나타내는 "0"이면 상기 직교위상성분(Y)(1503)을 선택하고, 상기 MS 모드신 호가 16QAM을 나타내는 "1"이거나 64QAM을 나타내는 "2"이면 상기 제5 계산기(1509)의 출력을 선택한다. 한편, 제4 계산기(1549)는 상기 제1 계산기(1549)로부터의 상기 Z1에 상기 제4 선택기(1547)로부터의 출력을 가산하여 출력한다.
QPSK가 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 관련되는 두 번째 복조심볼의 연성값이 획득된다.
16QAM이 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 세 번째 복조 심볼의 연성값이 되고, 상기 제8 선택기(1535)의 출력(1559)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 대한 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.
64QAM이 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 다섯 번째 복조 심볼의 연성값이 되고, 상기 제4 계산기(1549)의 출력(1557)은 직교위상성분에 관련되는 세 번째 복조심볼의 연성값이 되며, 상기 제8 선택기(1535)의 출력(1559)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 대한 여섯 번째, 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.
상기한 도 13과 도 14는 앞서 나타낸 <표 15>, <표 16>과 <표 19>, <표 20>에 대한 연산을 블럭도 형태로 보여주고 있다. 도 13 및 도 14에서 보면 계층모드 인자 S는, α가 1a, 2a, 4a 인 경우에 대해 천이 연산과 덧셈 연산을 수행하도록 비트 천이기(1305, 1405)와 계산기(1321, 1425)를 제어한다. 수신신호는 동위상성분과 직교위상성분으로 이루어지므로, 도 13 및 도 14와 같은 2 개의 회로가 상기 수신신호의 동위상성분과 직교위상성분에 대해 연성값들을 결정함을 알 수 있다.
마찬가지로 도 15는 QPSK, 16QAM, 64QAM에서 모두 사용 가능한 심볼 복조기의 어느 한 위상성분에 대한 회로를 보여주고 있다. 변조방식 정보와 계층모드 정보가 입력되면, 그에 맞는 연성값들이 생성되어 출력된다. 도 15에서 가장 상위의 출력(1513)은 높은 우선도의 스트림(High priority stream)이고, 중간 이하의 출력들(1557, 1559)은 낮은 우선도의 스트림(Low priority stream)이다. 도 15의 세 출력들(1513, 1557, 1559)은 각각 정규화(normalization)를 거쳐서 사용되며, 여기에서는 정규화를 별도로 도시하지 않았다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 효율적이고 복잡도가 낮은 연성값 역사상기를 설계할 수 있다. 또한 여러 가지 조건에 대해서 별도로 개별적인 회로를 필요로 하지 않고, 몇 가지 연산만을 추가함으로써 세 가지 변조방식과 각 변조방식에서서의 계층모드를 모두 구현할 수 있는 효과가 있다.

Claims (13)

  1. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM(16-ary Quadrature Amplitude Modulation) 복조 장치에 있어서,
    16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 제1연성값 결정부와,
    상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 제2연성값 결정부를 포함하는 것을 특징으로 하는 상기 장치.
    Figure 112005023434106-PAT00059
    Figure 112005023434106-PAT00060
    Figure 112005023434106-PAT00061
    Figure 112005023434106-PAT00062
    Figure 112005023434106-PAT00063
    Figure 112005023434106-PAT00064
    여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).
  2. 제 1 항에 있어서, 상기 제1 연성값 결정부는,
    상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트, 혹은 2비트만큼 천이시키는 비트 천이기와,
    상기 직교위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Zk를 계산하고, 상기 Zk를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로서 출력하는 제1계산기와,
    상기 제1 계산기로부터의 상기 Zk 및 상기 Zk의 반전 값을 입력받으며, 상기 직교위상성분 Yk의 최상위비트(MSB)에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,
    상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Zk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,
    상기 제2 선택기의 출력과 상기 비트 천이기의 출력을 가산하여 상기 세 번째 복조심볼의 연성값(Λ(sk,2))을 출력하는 제2 계산기를 포함하는 것을 특징으로 하는 상기 장치.
  3. 제 1 항에 있어서, 상기 제2 연성값 결정부는,
    상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트, 혹은 2비트만큼 천이시키는 비트 천이기와,
    상기 동위상성분 Xk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Z'k를 계산하고, 상기 Z'k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제1 계산기와,
    상기 제1 계산기로부터의 상기 Zk 및 상기 Zk의 반전 값을 입력받으며, 상 기 동위상성분 Xk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,
    상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'k 의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,
    상기 제2 선택기의 출력과 상기 비트 천이기의 출력을 가산하여 상기 네 번째 복조심볼의 연성값(Λ(sk,3))을 출력하는 제2 계산기를 포함하는 것을 특징으로 하는 장치.
  4. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력하고, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM(16-ary Quadrature Amplitude Modulation) 복조 방법에 있어서,
    16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 결정하는 과정과,
    상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상 기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
    Figure 112005023434106-PAT00065
    Figure 112005023434106-PAT00066
    Figure 112005023434106-PAT00067
    Figure 112005023434106-PAT00068
    Figure 112005023434106-PAT00069
    Figure 112005023434106-PAT00070
    여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).
  5. 제 4 항에 있어서, 상기 직교위상성분 Yk에 관련된 연성값들을 결정하는 과정은,
    상기 직교위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Zk를 계산하고, 상기 Zk를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로서 출력하는 과정과,
    상기 Zk의 최상위비트가 1인 경우 상기 변수 A를 0으로 결정하는 과정과,
    상기 Zk의 최상위비트가 0이고 상기 Yk의 최상위비트가 1인 경우 상기 변수 A를 -1로 결정하는 과정과,
    상기 Zk의 최상위비트가 0이고 상기 Yk의 최상위비트가 0인 경우 상기 변수 A를 1로 결정하는 과정과,
    상기 Zk에 상기 변수 A를 곱하여 AZk를 계산하는 과정과,
    상기 Yk에 상기 S의 값을 곱하여 SYk를 계산하는 과정과,
    상기 SYk에 상기 AZk를 가산하여 세 번째 복조심볼의 연성값(Λ(sk,2))으로 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  6. 제 4 항에 있어서, 상기 동위상성분 Xk에 관련된 연성값들을 결정하는 과정 은,
    상기 동위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Z'k를 계산하고, 상기 Z'k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로서 출력하는 과정과,
    상기 Z'k의 최상위비트가 1인 경우 상기 변수 B를 0으로 결정하는 과정과,
    상기 Z'k의 최상위비트가 0이고 상기 Xk의 최상위비트가 1인 경우 상기 변수 B를 -1로 결정하는 과정과,
    상기 Z'k의 최상위비트가 0이고 상기 Xk의 최상위비트가 0인 경우 상기 변수 B를 1로 결정하는 과정과,
    상기 Z'k에 상기 변수 B를 곱하여 BZk를 계산하는 과정과,
    상기 Xk에 상기 S의 값을 곱하여 SXk를 계산하는 과정과,
    상기 SXk에 상기 BZ'k를 가산하여 네 번째 복조심볼의 연성값(Λ(sk,3))으로 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  7. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM(64- ary Quadrature Amplitude Modulation) 복조 장치에 있어서,
    64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 제1 연성값 결정부와,
    상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 하는 상기 장치.
    Figure 112005023434106-PAT00071
    Figure 112005023434106-PAT00072
    Figure 112005023434106-PAT00073
    Figure 112005023434106-PAT00074
    Figure 112005023434106-PAT00075
    Figure 112005023434106-PAT00076
    Figure 112005023434106-PAT00077
    Figure 112005023434106-PAT00078
    여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).
  8. 제 7 항에 있어서, 상기 제1 연성값 결정부는,
    상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트 혹은 2비트만큼 천이시키는 비트 천이기와,
    상기 직교위상성분(Yk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z1k를 계산하는 제1 계산기와,
    상기 제1 계산기로부터의 상기 Z1k와 상기 최소거리 2a를 가지고 상기 Z2k를 계산하고 상기 Z2k를 첫 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제2 계산기와,
    상기 제1 계산기로부터의 상기 Z1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,
    상기 곱셈기로부터의 상기 3Z1k와 상기 3Z1k의 반전 값을 입력받으며, 상기 직교위상성분(Yk)의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,
    상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,
    상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,
    상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,
    상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,
    상기 제1 계산기로부터의 상기 Z1k에 상기 제4 선택기의 출력을 가산하여 세 번째 심볼의 연성값(Λ(sk,2))으로서 출력하는 제4 계산기와,
    상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 Yk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,
    상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,
    상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 다섯 번째 심볼의 연성값(Λ(sk,4))으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 상기 장치.
  9. 제 7 항에 있어서, 상기 제2 연성값 결정부는,
    상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트 혹은 2비트만큼 천 이시키는 비트 천이기와,
    상기 동위상성분(Xk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z'1k를 계산하는 제1 계산기와,
    상기 제1 계산기로부터의 상기 Z'1k와 상기 최소거리 2a를 가지고 상기 Z'2k를 계산하고 상기 Z'2k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제2 계산기와,
    상기 제1 계산기로부터의 상기 Z'1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,
    상기 곱셈기로부터의 상기 3Z1k와 상기 3Z1k의 반전 값을 입력받으며, 상기 동위상성분(Xk)의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,
    상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,
    상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,
    상기 제2 계산기로부터의 상기 Z'2k와 상기 Z'2k의 반전 값을 입력받으며, 상기 Z'1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,
    상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,
    상기 제1 계산기로부터의 상기 Z'1k에 상기 제4 선택기의 출력을 가산하여 네 번째 심볼의 연성값(Λ(sk,3))으로서 출력하는 제4 계산기와,
    상기 제2 계산기로부터의 상기 Z'2k와 상기 Z'2k의 반전 값을 입력받으며, 상기 Xk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,
    상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,
    상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 여섯 번째 심볼의 연성값(Λ(sk,5))으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 상기 장치.
  10. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력하고, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM(64-ary Quadrature Amplitude Modulation) 복조 방법에 있어서,
    64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 과정과,
    상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
    Figure 112005023434106-PAT00079
    Figure 112005023434106-PAT00080
    Figure 112005023434106-PAT00081
    Figure 112005023434106-PAT00082
    Figure 112005023434106-PAT00083
    Figure 112005023434106-PAT00084
    Figure 112005023434106-PAT00085
    Figure 112005023434106-PAT00086
    여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).
  11. 제 10 항에 있어서, 상기 직교위상성분 Yk에 관련된 연성값들을 결정하는 과정은,
    상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트 혹은 2비트만큼 천이시키는 과정과,
    상기 직교위상신호(Yk)와 상기 최소거리 2a 및 상기 S를 가지고 상기 Z1k를 계산하는 과정과,
    상기 Z1k와 상기 최소거리 2a를 가지고 상기 Z2k를 계산하고 상기 Z2k를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로 출력하는 과정과,
    상기 Z1k에 3을 곱하여 3Z1k를 출력하는 과정과,
    상기 직교위상성분(Yk)의 최상위비트에 따라 상기 3Z1k와 상기 3Z1k의 반전 값 중 하나를 선택하여 제1 디지털 값으로서 출력하는 과정과,
    상기 Z1k의 최상위비트에 따라, 상기 직교위상성분(Yk)의 최상위비트에 따라 선택된 신호와 "0" 값 중 하나를 선택하여 제2 디지털 값으로서 출력하는 과정과,
    상기 비트 천이된 직교위상성분에, 상기 Z1k의 최상위비트에 따라 선택된 상기 제2 디지털 값을 가산하여 중간 값을 출력하는 과정과,
    상기 Z1k의 최상위비트에 따라 상기 Z2k와 상기 Z2k의 반전 값 중 하나를 선택 하여 제3 디지털 값으로서 출력하는 과정과,
    상기 Z2k의 최상위비트에 따라 상기 제3 디지털 값과 "0" 값 중 하나를 선택하여 제4 디지털 값으로서 출력하는 과정과,
    상기 Z1k에 상기 제4 디지털 값을 가산하여 세 번째 심볼의 연성값(Λ(sk,2))으로서 출력하는 과정과,
    상기 Yk의 최상위비트에 따라 상기 Z2k와 상기 Z2k의 반전 값 중 하나를 선택하여 제5 디지털 값으로서 출력하는 과정과,
    상기 Z2k의 최상위비트에 따라 상기 제5 디지털 값과 "0" 값 중 하나를 선택하여 제6 디지털 값으로서 출력하는 과정과,
    상기 중간 값에 상기 제6 디지털 값을 가산하여 다섯 번째 심볼의 연성값(Λ(sk,4))으로서 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  12. 제 10 항에 있어서, 상기 제2 연성값 결정부는,
    상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트 혹은 2비트만큼 천이시키는 과정과,
    상기 동위상성분(Xk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z'1k를 계산하는 과정과,
    상기 Z'1k와 상기 최소거리 2a를 가지고 상기 Z'2k를 계산하고 상기 Z'2k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 과정과,
    상기 Z'1k에 3을 곱하여 3Z'1k를 출력하는 과정과,
    상기 동위상성분(Xk)의 최상위비트에 따라 상기 3Z'1k와 상기 3Z'1k의 반전 값 중 하나를 선택하여 제1 디지털 값으로서 출력하는 과정과,
    상기 Z'1k의 최상위비트에 따라, 상기 동위상성분(Xk)의 최상위비트에 따라 선택된 신호와 "0" 값 중 하나를 선택하여 제2 디지털 값으로서 출력하는 과정과,
    상기 비트 천이된 직교위상성분에, 상기 Z'1k의 최상위비트에 따라 선택된 상기 제2 디지털 값을 가산하여 중간 값을 출력하는 과정과,
    상기 Z'1k의 최상위비트에 따라 상기 Z'2k와 상기 Z'2k의 반전 값 중 하나를 선택하여 제3 디지털 값으로서 출력하는 과정과,
    상기 Z'2k의 최상위비트에 따라 상기 제3 디지털 값과 "0" 값 중 하나를 선택하여 제4 디지털 값으로서 출력하는 과정과,
    상기 Z'1k에 상기 제4 디지털 값을 가산하여 네 번째 심볼의 연성값(Λ(sk,3))으로서 출력하는 과정과,
    상기 Xk의 최상위비트에 따라 상기 Z'2k와 상기 Z'2k의 반전 값 중 하나를 선택하여 제5 디지털 값으로서 출력하는 과정과,
    상기 Z'2k의 최상위비트에 따라 상기 제5 디지털 값과 "0" 값 중 하나를 선택하여 제6 디지털 값으로서 출력하는 과정과,
    상기 중간 값에 상기 제6 디지털 값을 가산하여 여섯 번째 심볼의 연성값(Λ(sk,5))으로서 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  13. k번째 직교위상성분 Yk와 동위상성분 Xk로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 상기 입력신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 발생하는 QPSK(Quadrature Phase Shift Keying), 16QAM(16-ary Quadrature Amplitude Modulation)과 64QAM의 통합된 복조 장치에 있어서,
    16QAM 및 64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 및 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α=Sa) 및 상기 직교위상성분 Yk를 입력받으며, 복조심볼들 중 상기 직교위상성분 Yk에 관련된 복조심볼들의 연성값들을 결정하는 제1 연성값 결정부와,
    상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 입력받으며, 상기 복조심볼들 중 상기 동위상성분 Xk에 관련된 복조심볼들의 연성값들을 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 하며,
    여기서 상기 제1 연성값 결정부 혹은 상기 제2 연성값 결정부는,
    상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수인 S의 값에 따라, 상기 직교위상성분 Yk 혹은 상기 동위상성분 Xk인 입력 신호성분을 0비트, 1비트 혹은 2비트만큼 천이시키는 비트 천이기와,
    상기 입력 신호성분의 절대값에 (S+1)a를 감산하여 Z1k를 계산하는 제1 계산기와,
    상기 제1 계산기로부터의 상기 Z1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,
    QPSK, 16QAM, 64QAM 중 하나를 나타내는 변조모드 신호 MS에 따라 상기 Z1k와 상기 3Z1k 중 하나를 선택하여 출력하는 제7 선택기와,
    상기 제7 선택기의 출력과 상기 제7 선택기의 출력의 반전 값을 입력받으며, 상기 입력 신호성분의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,
    상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,
    상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,
    상기 제1 계산기로부터의 상기 Z1k의 절대값에 2a를 감산하여 Z2k를 계산하는 제2 계산기와,
    상기 제1 계산기로부터의 상기 Z1k와 상기 제2 계산기로부터의 상기 Z2k를 입력받으며, 상기 변조모드 신호에 따라 상기 입력들 중 하나를 선택하여 상기 입력 신호성분에 관련된 두 번째 복조심볼의 연성 값으로 출력하는 제8 선택기와,
    상기 제8 선택기의 출력과 상기 제8 선택기의 출력의 반전 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,
    상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,
    상기 제1 계산기로부터의 상기 Z1k에 상기 제4 선택기의 출력을 가산하여 상기 입력 신호성분에 관련된 세 번째 심볼의 연성값으로서 출력하는 제4 계산기와,
    상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 입력 신호성분의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,
    상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,
    상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 출력하는 제5 계산기와,
    상기 입력 신호성분과 상기 제5 계산기의 출력을 입력받으며, 상기 변조모드 신호에 따라 상기 입력들 중 하나를 선택하여 상기 입력 신호성분에 관련된 첫 번째 복조심볼의 연성값으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 상기 장치.
KR1020050037302A 2005-05-03 2005-05-03 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법 KR101093946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050037302A KR101093946B1 (ko) 2005-05-03 2005-05-03 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037302A KR101093946B1 (ko) 2005-05-03 2005-05-03 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060115033A true KR20060115033A (ko) 2006-11-08
KR101093946B1 KR101093946B1 (ko) 2011-12-13

Family

ID=37652565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037302A KR101093946B1 (ko) 2005-05-03 2005-05-03 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101093946B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781640B1 (ko) * 2005-12-29 2007-12-05 고려대학교 산학협력단 다이버시티 이득을 얻는 다중 계층 변조 방법 및 그 장치
KR100854635B1 (ko) * 2006-12-12 2008-08-27 포스데이타 주식회사 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법
KR100854636B1 (ko) * 2006-03-16 2008-08-27 포스데이타 주식회사 디지털 통신 시스템에서 수신 신호의 가능성 메트릭을계산하는 방법 및 장치
KR101127968B1 (ko) * 2008-12-11 2012-04-12 한국전자통신연구원 채널 왜곡 보상장치
KR101483568B1 (ko) * 2013-07-16 2015-01-16 한국항공대학교산학협력단 다중 입력 다중 출력 시스템을 위한 낮은 복잡도의 비용함수 계산방법
KR20170128442A (ko) * 2015-04-14 2017-11-22 소니 주식회사 불균일 성상군 및 상이한 phy 모드들을 이용한 코딩 및 변조 장치
KR101938334B1 (ko) * 2017-10-30 2019-04-11 서울과학기술대학교 산학협력단 스테레오스코픽 3차원 영상 송수신 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX361268B (es) 2014-02-05 2018-12-03 Samsung Electronics Co Ltd Aparato de transmision y metodo de modulacion del mismo.
KR101628986B1 (ko) * 2015-01-12 2016-06-10 강릉원주대학교산학협력단 송신 장치, 수신 장치, 신호 송신 방법 및 신호 수신 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781640B1 (ko) * 2005-12-29 2007-12-05 고려대학교 산학협력단 다이버시티 이득을 얻는 다중 계층 변조 방법 및 그 장치
KR100854636B1 (ko) * 2006-03-16 2008-08-27 포스데이타 주식회사 디지털 통신 시스템에서 수신 신호의 가능성 메트릭을계산하는 방법 및 장치
KR100854635B1 (ko) * 2006-12-12 2008-08-27 포스데이타 주식회사 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법
KR101127968B1 (ko) * 2008-12-11 2012-04-12 한국전자통신연구원 채널 왜곡 보상장치
KR101483568B1 (ko) * 2013-07-16 2015-01-16 한국항공대학교산학협력단 다중 입력 다중 출력 시스템을 위한 낮은 복잡도의 비용함수 계산방법
KR20170128442A (ko) * 2015-04-14 2017-11-22 소니 주식회사 불균일 성상군 및 상이한 phy 모드들을 이용한 코딩 및 변조 장치
KR20190129135A (ko) * 2015-04-14 2019-11-19 소니 주식회사 불균일 성상군 및 상이한 phy 모드들을 이용한 코딩 및 변조 장치
KR101938334B1 (ko) * 2017-10-30 2019-04-11 서울과학기술대학교 산학협력단 스테레오스코픽 3차원 영상 송수신 장치 및 방법

Also Published As

Publication number Publication date
KR101093946B1 (ko) 2011-12-13

Similar Documents

Publication Publication Date Title
KR101093946B1 (ko) 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법
US7486736B2 (en) Apparatus and method for direct measurement of channel state for coded orthogonal frequency division multiplexing receiver
CN110224957B (zh) 解调和解码设备及方法、接收设备及方法以及存储介质
KR100800885B1 (ko) 다중레벨변조를 사용하는 통신시스템의 복조장치 및 방법
EP2134051A1 (en) An adaptive QAM transmission scheme for improving performance on an AWGN channel
US20060045211A1 (en) Method and apparatus for calculating log-likelihood ratio for decoding in a receiver for a mobile communication system
US7555080B2 (en) Digital broadcasting receiving system and equalizing method thereof
KR100450949B1 (ko) 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
US7016298B2 (en) Signal transmission/reception system of orthogonal frequency division multiplexing
JP2007081862A (ja) 復調装置及び復調方法
CA2984076A1 (en) Selecting angular active constellation extension for non-square constellations and extension along x or y axis for square constellations
WO2017108732A1 (en) Receiver including a circular or square limiter for through active constellation extension papr reduced transmitted signal
US7804918B2 (en) Apparatus for independently extracting streams from hierarchically-modulated signal and performing soft-decision, and method thereof
Damavandi et al. Peak power reduction of OFDM systems through tone injection via parametric minimum cross-entropy method
WO2012027303A2 (en) Channel-adaptive likelihood determination
KR20100058595A (ko) 다중 캐리어 수신기에서 사용하기 위한 자가 적응형 주파수 인터폴라
CN113824536A (zh) 接收装置和接收方法
KR100800882B1 (ko) 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법
EP2166722A1 (en) A hierarchical quadrature (QAM) transmission scheme
US20050111600A1 (en) Orthogonal frequency division multiplexing (OFDM) receiver, OFDM receiving circuit and OFDM diversity reception method
JP2004104188A (ja) 軟判定復号装置及び軟判定復号方法
JP2002217861A (ja) デジタル信号受信装置
EP2686994B1 (en) Signal processing method
KR100848057B1 (ko) Ｍｒｃ 다이버시티와 혼합된 적응형 연판정 결정 궤환 차동위상 복조 시스템 및 방법
CA2984059A1 (en) Apparatus and method for reducing peak to average power ratio in a signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 4

Payment date: 20141127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee