KR20060106840A - 자기 메모리를 위한 데이터 보유 표시기 - Google Patents

자기 메모리를 위한 데이터 보유 표시기 Download PDF

Info

Publication number
KR20060106840A
KR20060106840A KR1020067010067A KR20067010067A KR20060106840A KR 20060106840 A KR20060106840 A KR 20060106840A KR 1020067010067 A KR1020067010067 A KR 1020067010067A KR 20067010067 A KR20067010067 A KR 20067010067A KR 20060106840 A KR20060106840 A KR 20060106840A
Authority
KR
South Korea
Prior art keywords
magnetic
array
data retention
magnetic field
elements
Prior art date
Application number
KR1020067010067A
Other languages
English (en)
Inventor
한스 엠 비 보에브
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060106840A publication Critical patent/KR20060106840A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 적어도 하나의 데이터 보유 표시장치(50)를 구비한 자기저항 메모리 요소(10)의 어레이(20)를 제공한다. 데이터 보유 표시장치(50)는 소정의 자화방향을 각각 가지는 제 1 자기 요소(51)와 제 2 자기 요소(52)를 포함하되, 제 1 자기 요소(51)와 제 2 자기 요소(52)의 소정의 자화방향은 서로 다르다. 제 1 및 제 2 자기 요소(51, 52)는 탐지 임계값을 초과하는 외부에서 인가된 자기장의 자기장 라인들에 그들의 자화방향을 정렬시키기에 적합하다. 본 발명에 따르면, 적어도 하나의 데이터 보유 표시장치(50)의 매개변수는 외부에서 인가된 탐지될 자기장의 탐지 임계값을 설정하기 위해서 선택된다. 적어도 하나의 데이터 보유 표시장치(50)는 외부에서 인가된 자기장에 대한 어레이(20)의 자기저항 메모리 요소(10)의 노출 상태 또는 출력 표시를 가진다.

Description

자기 메모리를 위한 데이터 보유 표시기{DATA RETENTION INDICATOR FOR MAGNETIC MEMORIES}
본 발명은 자기 메모리, 즉 자기저항 랜덤 액세스 메모리(MRAM)에 관한 것으며, 특히 자기 메모리의 데이터 보유를 표시하고 결과적으로 에러가 없는 자기 메모리 성능을 표시하기 위한 방법 및 장치에 관한 것이다.
자기 또는 자기저항 랜덤 액세스 메모리(MRAM)는 플래시 메모리에 대한 석세서(successor)로서 자주 수반되는 것으로 알려져 있다. 이것은 고속 정적 램(fastest static RAM)(SRAM) 메모리들을 대체할 수 있는 잠재능력을 구비한다. 이것은 MRAM을 칩(SoC) 상의 시스템에 대한 내장형 메모리로서 매우 적합하게 한다. 비휘발성 메모리(NVM) 장치는 저장된 정보를 보유하는데 있어서 전력이 필요 없다는 것을 의미한다. 이것은 대다수 다른 타입의 메모리를 능가하는 장점이다. MRAM 메모리들은 스마트카드, 휴대폰, PDA 등과 같은 휴대용 기기들에 대해서 특별히 사용될 수 있다.
MRAM 개념은 미합중국 Honeywell Corp.사에 의해서 처음으로 개발되었는데, 자기 다층 장치에서 정보 저장으로서 자화 방향을 사용하며 정보 판독을 위해서 결과 저항 차를 사용한다. 모든 메모리 장치들과 마찬가지로, MRAM 어레이(array)에 서 각각의 셀은 "1" 이나 "0"으로 나타내는 적어도 2개의 2진 상태를 저장할 수 있다.
각기 다른 종류의 자기저항(MR) 효과가 존재하는 거대 자기저항(Great Magnetro-Resistance; GMR) 및 터널 자기저항(Tunnel Magnetro-Resistance; TMR)은 현재가장 중요하다. GMR 효과와 TMR 효과는 비휘발성 메모리들을 실현할 수 있는 가능성을 제공한다. 이 장치들은 박막들의 스택(stack)을 포함하는데, 이 박막들중 적어도 2개는 강자성체 또는 페리자성체(ferrimagnetic)이고 비자성 중간층에 의해서 분리되어 있다. GMR은 전도체 내부 층들을 구비한 구조물에 대한 자기저항이고, TMR은 유전체 내부 층들을 구비한 구조물들에 대한 자기저항이다. 만일 매우 얇은 전도체가 2개의 강자성체 또는 페리자성체 막들 사이에 위치하면, 복합 다층 구조물의 평면 저항에 대한 효과는 막들의 자화방향이 평행한 경우에 가장 작고, 막들의 자화방향이 평행하지 않은 경우에 가장 크다. 얇은 유전체 내부 층이 2개의 강자성체 또는 페리자성체 막들 사이에 위치하면, 막들 사이의 터널링 전류(tunneling current)는 막들의 자화방향이 평행한 경우에 최대가 되고(또는 그러므로 저항이 최소가 됨), 막들의 자화방향이 평행하지 않은 경우에 최소가 되는(또는 그러므로 저항이 최대가 됨)것으로 관찰된다.
자기저항은, 막들의 자화방향이 평행한 상태로부터 평행하지 않은 상태로 진행할 때 상기 구조물들의 저항 증가를 백분율로 환산하여 측정된다. TMR장치들은 GMR 구조물들보다 높은 백분율 자기저항을 제공하고, 따라서 보다 높아진 신호들 및 속도의 잠재능력을 갖게 된다. 최근의 결과에 따르면, 양호한 GMR메모리 요소들에서 10~14% 자기저항에 비하여 40%이사 향상된 자기저항의 터널링(tunneling)이 나타나고 있다.
통상적인 MRAM 장치는 도 1에 하나가 예로서 도시된 바와 같이 다수의 자기저항 메모리 요소(10), 즉 어레이에 배열된 자기 터널 접합(MTJ) 요소들을 포함한다. 자기저항 메모리 요소들(10)의 어레이는 도 2에 확대하여 도시되어 있다. 자기저항 메모리 요소들(10)은, 고정되거나 속박된(pinned) 경 자기층(11), 자유층(12) 및 유전체 장벽(13)을 구비한 층상 구조물을 포함한다. 자기 재료의 속박 층(11)은 항상 동일한 방향을 지향하는 자기 벡터를 갖는다. 자유층(12)은 정보 저장을 위해 사용된다. 자유층(12)의 자기 벡터는 자유스러우나, 자유층(12)의 자화용이 축(easy axis) 내에서 제한되는데, 이러한 제한은 메모리 요소(10)의 물리적인 치수에 의해서 결정된다. 자유층(12)의 자기 벡터는 두방향중 어느하나를 지향한다. 즉, 속박 층(11)의 자기 방향과 평행하거나 평행하지 않은 방향을 지향하는데, 이는 상기 자화용이 축과 부합한다. MRAM의 기초 원리는 자화의 방향을 기초한 이진 데이터, 즉 "0"과 "1"의 정보의 저장이다. 이것은 왜 자기 데이터가 비휘발성이고 자기장에 의해서 영향을 받을때까지 변하지 않는 가를 보여준다.
데이터를 자기저항 메모리 요소(10)에 저장 또는 기록하는 것은 자기장을 인가함으로써 달성되고, 이에 의해 자유 층(12)에서 자기 재료가 2개의 가능한 메모리 상태들중 어느 하나로 자화된다. MRAM-요소(10)의 층상 구조물의 자기 필름들 모두(11,12)가 동일한 방위(평행한)로 자화되는 경우 데이터는 2개의 이진 값들, 즉 "0"를 취하고, 다른 한편으로는 MRAM-요소(10)의 층상 구조물의 자기필름들(11,12) 모두가 역 방위(평행하지 않은)로 자화되는 경우 데이터는 다른 2진 값, 즉 "1"을 취한다. 자기 구조물에 대하여 외부에 놓인 전류 라인들(워드 라인들 14,14a,14b,14c 및 비트 라인들 15,15a,15b,15c)을 통해서 전류를 통과시킴으로써, 자기장이 형성된다. 2개의 자기장 성분들은 선택된 메모리 요소(10s)와 다른 비선택된 메모리 요소들(10)을 구별하는데 사용된다.
데이터 판독은 자기장이 인가되는 경우에 자기 메모리 요소(10)에서의 저항 변화를 감지하는 것으로서 달성된다. 방위가 평행인지 아닌지에 따라 적층 구조물(11,12,13)의 저항이 변하는 것을 이용함으로써, 상기 장치는 데이터의 이진 값들, 즉 "0" 또는 "1"을 식별할 수 있다. 전류 라인들(워드 라인들)을 통해서 자기 구조물 외부로 전류를 통과시키거나 또는 자기 구조물들 자체(비트 라인(15)과 센스 라인들(sense lines,16)을 경유하여)를 통해서 전류를 통과시킴으로써, 판독에 필요한 자기장이 조성된다. 선택된 메모리 요소(10)의 판독은, 다른 메모리 요소들(10)을 통해서 전류가 은밀히 유동하는 것을 피하기 위해, 비어(21)를 통해서 연결된 일련의 트랜지스터(17)를 통해서 수행된다.
대부분의 공통적인 MRAM 디자인은 도 1A 및 1B에 도시된 바와 같이 1T1MTJ(1 MTJ 메모리 요소(10)당 1 트랜지스터(17))이다. 다수의 메모리 요소들(10)을 포함하는 메모리 어레이(20)는 자기 터널 접합(MTJ) 메모리 요소(10)의 아래와 위에 각각 위치하는 2개의 금속 층들 내로 분리하여 패턴된 직각의 비트 라인 들(15a,15b,15c) 및 워드 라인들(14a,14b,14c)을 포함한다. 비트 라인들(15a,15b,15c)은 메모리 요소들(10)의 자화곤란 축(hard axis)에 대하여 평행하고 자화용이 축에 자기장을 형성하는 반면에, 워드 라인들(14a,14b,14c)은 자화곤란 축(hard axis)에 자기장을 형성한다. 몇몇 디자인에 있어서, 이러한 관계는 역전 가능하다. 즉, 비트 라인들(15)은 자화곤란 축(hard axis)에 자기장을 형성하고, 워드 라인들(14)은 자화용이 축에 자기장을 형성한다. 선택된 메모리 요소(10)에 대한 기록은 선택된 메모리 요소(10)에서 교차하는 각각의 비트 라인(15b)과 워드 라인(14a)을 통해서 전류 펄스들을 동시에 인가함으로써 수행된다. 결과적인 자기장의 방향은 메모리 요소(10)의 자유 층(12)의 자화용이 축에 대하여 45도 각도를 이룬다. 이 각도에서, 자유 층(12)의 스위칭 필드(switching field)는 최소가 되고, 그리하여 기록은 최소 전류에 의해서 실행될 수 있다.
MRAM 요소의 스위칭 곡선은 도 3에 도시된 바와 같이 소위 성형체(성형체) 곡선(30,31)으로 나타낼 수 있다. 성형체 곡선(30,31)은 각기 다른 시간 동안에 스위칭과 비스위칭을 명백하게 분리시킨다. 성형체 곡선(30)은 비선택 메모리 요소들(10)에 대한 10년 동안의 안정성을 설명하는 곡선이고, 성형체 곡선(31)은 선택된 메모리 요소들(10)에 대하여 10ns 펄스 기록동작 동안에 요구되는 자기장을 나타낸 곡선이다. 달리 말하자면, 만일 자기장이 성형체 곡선(30,31) 내에 인가되면, 요소들은 스위치되지 않고 각각 10ns로 10년 동안 그 상태를 유지하게 될 것이다. 반면에 이러한 성형체를 초과하는 필드는 만일 이전의 상태가 반대가 되면 대응하는 시간 프레임 동안에 요소를 스위치시킬 것이다. 그러므로, 만일 자기장 성분들 이 존재하면, 선택된 메모리 요소들(10)의 비트 상태는 비선택 메모리 요소들(10)을 변화시킴이 없이 스위치될 수 있다.
만일 전류 라인들(14,15)에 의해서 발생된 자기장의 크기가 동일하다면, 결과적인 자기장의 방향은 선택된 메모리 요소들(10)의 자유 층(12)의 자화용이 축에 대하여 45도 각도를 이룬다. 이러한 각도는 자유 층(12)의 스위칭 필드가 도 3에서 성형체 곡선(30,31)으로서 도시된 바와 같이 최소이고, 그리하여 기록은 최소 전류에 의해서 실행될 수 있다.
다른 한편으로, 선택된 비트 라인(15b)과 워드 라인(14a)에서의 전류들은 전체 자기장이 선택된 메모리 요소들(10)의 스위칭 필드 자화용이 축에 대하여 45도 각도로 충분히 초과하는 방식으로 선택되어야만 한다. 다시 말해서, 결과적인 필드 벡터(32)의 끝이 상기 방향(도 3 참조)으로 성형체 곡선(31)상 또는 그 외부에 놓인다. 다른 한편으로, 선택된 비트 라인(15b)에 의해서 조성된 필드의 크기는, 원하지 않는 과 기록(over-writing)을 방지하기 위해, 동일한 비트 라인(15b) 상에 놓이는 메모리 요소들(10)의 자화용이 축 방향(EA)으로 스위칭 필드보다 상당히 작아야만 한다. 또한, 선택된 워드 라인(14a)에 의해서 조성된 필드의 크기는 원하지 않는 과 기록을 방지하기 위해, 동일한 워드 라인(14a) 상에 놓이는 메모리 요소들(10)의 자화곤란 축 방향(HA)으로 스위칭 필드보다 상당히 작아야만 한다. 다시 말해서, 선택된 라인들중 하나에 대한 다른 요소들의 안정성을 위하여, 두 성분들은 성형체(30) 내에 놓여야만 한다.
도 3은 안정한 기록 필드 윈도(33)를 보여주는데, 즉 선택된 비트 라인(15) 을 통해서 제 1 전류를 인가하고 선택된 워드 라인(14)을 통해서 제 2 전류를 인가함으로써 얻어지는 합성 자기장 벡터(32)가 기록 필드 윈도(33) 내에 위치하면, 만일 이전의 상태가 반대인 경우 선택된 메모리 요소(10s)의 자기상태를 스위치시킬 수 있고, 선택된 워드 라인(14) 또는 비트 라인(15)중 하나를 따라서 위치된 비선택 메모리 요소(10)는 상태가 바뀌지 않는다.
메모리 요소(10)의 어레이(20)에 대하여, 통계적인 해석이 성형체 곡선(30,31)에 주어진다. 다시 말하자면, 표준편차 매개변수(σ)는 가우스형(Gaussian-like) 스위칭 필드 분배를 나타내는 성형체 곡선(30,31)으로 할당될 수 있다.
스위칭 필드 분포의 1차원적 표시가 도 4에 나타나 있다. 예를 들면, 논리 "0" 값의 분포는 그래프(40)에서 도면의 좌측에 보여지고, 논리 "1" 값의 분포는 그래프(41)에서 도면의 우측에 보여진다. 두 분포들은 표준편차 매개변수(σ)를 가지며, 이는 설명의 편의를 위해서 양 논리 값들에 대하여 동일한 것으로 가정한다. 그러나, 실제로는, 표준편차 매개변수(σ)는 양 논리 값들에 대하여 동일할 필요가 없다.
MRAM 셀들의 결점은 강한 자기장에 대한 의도된 또는 의도되지 않은 노출로 인하여 이들이 취약해진다는 것이다. 매우 높은 밀도의 MRAM 어레이들(20)은 주로 자기장에 대한 특별한 민감성을 갖는다. 왜냐하면 아주 작은 MRAM 요소들(10)은 자유 층들(12)에서 자기 벡터들의 스위칭이나 감지에 따라서 판독/기록 동작들에 대 하여 상대적으로 낮은 자기장을 요구하기 때문이다. 이러한 자기 벡터들은 쉽게 영향을 받으며, 외부 자기장들에 의해서 그들의 자기 방위가 변화하게 된다. 도 4에 도시된 점선(42)은 논리값 "0"과 "1"의 스위칭 필드 분포의 견지에서 비트 안정성을 허용할 수 있는 최대 자기장 범위를 가시화한 것이다. 다시 말해서, 만일 최대 외부 자기장이 이러한 한계를 초과하는 경우, 메모리 요소들에 저장된 데이터들중 적어도 하나가 변하게 된다.
이러한 문제의 해결책은 메모리 요소들을 외부 필드에 대하여 차폐하는 것이다. 그러나, 차폐는 한정되고, 데이터 층의 근처에서 외부 자기장을 발생시킬 수 있는 높은 자기장이 인가될 수 있다.
그러므로, 자기 메모리 어레이에서 데이터 완결성이 보장되지 않는 일정한 자기장 임계값이 초과되었는지 아닌지를 탐지하는 것이 바람직하다.
이러한 문제를 해결하기 위해서, 특정 자기장 센서가 칩상에 설계되어 집적되는데, 이때 센서는 소정의 자기장 임계값을 탐지할 수 있다. 그런데, 이러한 기능성의 추가는, 메모리 장치의 제조과정에 있어서 여분의 마스크 단계들을 수반하기 때문에 제조비용을 상승시키게 된다.
본 발명의 목적은 메모리 어레이의 제조비용을 증가시킴이 없이 자기 메모리 요소들의 어레이의 데이터 보유를 나타내기 위한 자기장 센서를 제공하는데 있다.
상기 본 발명의 목적은 본 발명에 따른 방법 및 장치에 의해서 달성된다.
본 발명은 적어도 하나의 데이터 보유 표시장치를 구비한 자기저항 메모리 요소들의 어레이를 제공한다. 적어도 하나의 데이터 보유 표시장치는 각각 소정의 자화방향을 갖는 제 1 자기 요소와 제 2 자기 요소를 포함하며, 이때 상기 제 1 자기 요소와 제 2 자기 요소의 소정의 자화방향은 서로 다르다. 제 1 자기 요소와 제 2 자기 요소는 탐지 임계값을 초과하는 외부에서 인가된 자기장의 자기장 라인들과 그들의 자화방향을 정렬하기에 적합하다. 본 발명에 따르면, 적어도 하나의 데이터 보유 표시장치의 매개변수는 외부에서 인가된 탐지될 자기장의 탐지 임계값을 설정하기 위해서 선택된다. 적어도 하나의 데이터 보유 표시장치는 상기 외부에서 인가된 자기장의 자기저항 메모리 요소들의 노출 상태나 출력 표시를 갖는다.
매개변수는 장치의 기하학, 즉 형상, 크기 및 제 1, 제 2 자기 요소들의 면비(aspect ratio) 또는 이들의 조합을 포함한다.
제 1 자기 요소와 제 2 자기 요소는 MRAM 셀들을 포함한다. MRAM 셀들은 자유 자기층을 포함하며, 본 발명에 따르면 MRAM 셀들은 그들의 자유 자기층의 소정의 역전된 자화방향을 갖는다.
적어도 하나의 데이터 보유 표시장치는 표시될 데이터 보유의 자기 메모리 요소들에 인접하게 세워진다. 다수의 데이터 보유 표시장치는 어레이에서 자기 메모리 요소에서 공간적으로 분포된다.
본 발명은 또한 본 발명에 따른 자기 메모리 요소의 어레이를 포함하는 집적회로를 제공한다. 집적회로는 적어도 하나의 데이터 보유 표시장치가 탐지된 임계값을 초과하는 외부에서 인가된 자기장에 어레이의 노출을 표시할 때 에러신호를 발생시키기 위한 제어회로를 포함한다.
본 발명은 또한 자기 메모리 요소의 어레이의 데이터 보유를 나타내기 위한 방법을 제공한다. 본 발명의 방법은 어레이가 소정의 자기장 임계 전압 이상의 외부 자기장에 노출되는 경우 자기 데이터 보유 표시장치의 소정의 자화방향을 변화시키는 단계를 포함한다.
본 발명의 이러한 특징 및 장점들은 첨부도면을 참조한 하기의 상세한 설명을 통해서 보다 명백해질 것이다. 본 발명의 상세한 설명은 단지 본 발명의 원리들을 설명하기 위한 예시로서 제시된 것이며, 본 발명의 범위를 한정함이 없이 예시적인 목적으로 주어진 것이다. 참조도면들은 하기의 첨부 도면들에 대한 언급이다.
도 1A는 MRAM 기록 원리를 설명한 것이며, 도 1B는 MRAM 판독 원리를 나타낸 것이다.
도 2는 다수의 메모리 요소들 및 수직한 비트 라인들 그리고 워드 라인들을 포함하는 공지된 1T1MTJ MRAM 디자인의 사시도이다. 자기 터널 접합들(MTJ)은 비트 라인들과 워드 라인들의 교차 영역들에 위치한다. MTJs의 바닥 전극들은 비어들(vias)을 통해서 선택 트랜지스터들에 연결되며, 메모리 요소들을 판독하는 경우에 사용된다.
도 3은 안정한 기록 필드 윈도를 제공하는 MRAM에서의 강건한 기록 동작을 위한 기준을 나타낸 성형체 곡선(astroid curve)이다.
도 4는 표준편차 매개변수(σ)를 이용하여 자기저항 메모리 요소의 어레이의 자기장 분포를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 보유 표시장치의 측면을 개략적으로 나타낸 도면이다.
도 6은 공정 변수들을 고려하여 MRAM 요소들의 스위칭 필드들을 나타낸 그래프이다.
각기 다른 도면에 있어서, 동일한 참조부호들은 동일하거나 유사한 요소들을 언급한다.
본 발명은 첨부도면들을 참조하여 특정한 실시 예들에 대하여 설명하지만, 하기의 실시 예들로서 제한받지는 않는다. 첨부 도면들은 설명을 위한 것으로서 본 발명을 제한하지는 않는다. 도면에 있어서, 발명의 요소들 몇몇은 설명을 위해 실제크기가 아닌 과장된 크기로 도시하였다. 본 명세서와 청구범위에서 사용되고 있는 "포함하는(comprising)" 이라는 어구는, 다른 요소들이나 단계들을 배제시키지 않는다. 무한하거나 유한한 물품이 사용되고 이들이 단일 명사로 언급되고 있으나, 이것은 다수의 요소들은 배척된다는 것을 의미하지는 않는다.
또한, 명세서와 청구범위에서 사용되고 있는 제 1, 제 2 등과 같은 표현은 순차적이거나 연대순을 설명하기 위하여 유사한 요소들을 구별할 목적으로 사용한 것으로서 필수적인 것은 아니다. 사용된 용어들은 적절한 상황하에서는 교체가능하 고, 여기에서 설명된 본 발명의 실시 예들은 설명한것 이외의 다른 순서들에 따라 동작될 수 있다.
또한, 명세서와 청구범위에서 사용되고 있는 상부, 하부, 위, 아래 등과 같은 표현은 설명을 목적으로 사용된 것으로서 상대적인 위치들을 설명하는데 있어서 필수적인 것은 아니다. 사용된 용어들은 적절한 상황들에서는 교체가능하며, 여기에서 설명된 본 발명의 실시 예들은 설명한것 이외의 다른 방향들에 따라 동작될 수 있다.
본 발명에 따르면, 데이터 내용을 갖는 자기 메모리 요소들의 어레이(도면에 도시되지 않음)가 제공되는데, 어레이에서는 제 1 자기 요소(51)와 제 2 자기 요소(52)를 포함하는 적어도 하나의 데이터 보유 표시장치(50)가 제공된다.
자기저항 메모리 요소(10)의 어레이(20)는 열과 행으로서 국부적으로 조직된다. 본 명세서를 통해서 사용되는 용어 "수평" 및 "수직"은 좌표계를 제공하기 위해서 사용된 것으로서, 단지 설명을 위해 사용되는 것이다. 그러나, 이들은 장치의 실제적인 물리적 방향을 언급하는데 있어서 필요하지는 않다. 또한, "열(rows)"과 "행(column)"은 서로 연결될 어레이 요소들의 세트를 설명하는데 사용된다. 연결은 열과 행들의 데카르트 어레이(Cartesian array)의 형태로 이루어지지만, 본 발명은 이것으로서 제한되지는 않는다. 해당 기술분야의 숙련된 당업자들이 이해하는 바와 같이, 행과 열은 쉽게 교환될 수 있고, 본 명세서에서 이러한 용어들은 교환가능하다. 또한, 비 데카르트(non-Cartesian) 어레이들이 구성될 수 있고, 이는 본 발명의 범위 내에 속한다. 따라서, 용어 "열"과 "행"은 폭넓게 해석되어야 한다. 이러 한 폭넓은 해석을 용이하게 하기 위하여, 술어 "열과 행으로 국부적으로 조직된(logically organized in rows and columns)"이 사용된다. 이것은 메모리 요소들의 세트들이 지형학적으로 선형 내부교차 방식으로 서로 연결된다는 것을 의미하나, 물리적 또는 지형학적 배열이 그렇게 필요한 것은 아니다. 예를 들면, 열은 원형이고 행은 이러한 원의 반경이 되며, 원과 반경은 본 발명에서는 열과 행에서 "국부적으로 조직된"으로서 기술된다. 또한, 다양한 라인들의 특정 이름, 즉 비트 라인과 워드 라인, 또는 열 라인과 행 라인은 설명을 용이하게 하고 특정 기능을 언급하기 위하여 사용되며, 단어들의 이러한 특별한 선택은 본 발명을 제한하지 않는다. 이러한 용어들은 모두 여기에서 설명하는 특정 구조물을 보다 양호하게 이해할 수 있도록 하기 위한 것이며, 발명을 제한하지는 않는다.
본 발명에 따르면, 데이터 보유 표시장치(50)는 2개의 반대로 자화되거나 바이어스된 자기 요소들(51,52)을 포함한다. 본 발명의 제 1 실시 예에 따르면, 2개의 반대로 자화되거나 바이어스된 자기 요소들(51,52)은 불균일 자기 요소들, 즉, 도 5에 도시된 바와 같이 반대로 또는 다르게 극성화된 자화 방향으로 연관된 2개의 MRAM 셀들의 조합에 의해서 형성된다. 반대의 자화방향이란 각각의 자기 요소들(51,52)이 적어도 2개의 안정한 또는 준안정 자화방향을 취하는 것을 의미하며, 2개의 자기 요소들(51,52)은 하나의 요소(51)의 자화방향이 다른 요소(52)에 대하여 반대가 되도록 배열된다. 각각의 자기 요소들(51,52)의 자화방향은 독립적으로 설정될 수 있고, 그렇지 않으면 두 자화방향들이 하나로 설정될 수 있다. 예를 들면, 연관된 MRAM 요소들(51,52)의 자유 층들(12)은 역으로 분극화된다. 즉, 만일 MRAM 요소(51)의 자유 층(12)이 한 방향으로 분극화하면, 다른 MRAM 요소(52)의 자유 층(12)은 다른 방향으로 분극화된다. 예를 들면, 제 1 MRAM 요소(51)는 속박층(11)의 평행한 자화방향을 가지며, 그것의 자유층(12)과 제 2 MRAM 요소(52)는 도 5에 도시된 바와 같이 속박층(11)과 자유층(12)의 반평행 자화방향을 갖는다. 연관된 MRAM 요소들(51,52)의 속박층(11)은 예로서 나타낸 것과 동일한 자화방향을 가지며, 반면에 자유층(12)은 각기다른 자화방향을 갖는다. 이와는 달리, 연관된 MRAM 요소들(51,52)의 속박층(11)은 반대의 자화방향(도면에 도시되지 않음)을 갖는다. 본 발명에 따르면, 연관된 MRAM 요소들의 자유층(12)은 서로에 대하여 반대의 자화방향을 갖는다. 제 1 MRAM 요소(51)와 제 2 MRAM 요소(52)의 속박층(11)이나 자유층(12)은 반대로 극성화되거나 또는 제 1 MRAM 요소(51)와 제 2 MRAM 요소(52)의 속박층(11)이나 자유층(12)은 평행한 극성을 갖는다.
본 발명에 따른 데이터 보유 표시장치(50)는 데이터 보유가 표시되는 MRAM 요소들에 인접한 MRAM 요소들의 어레이에 통합된다.
왜냐하면, MRAM 요소들의 어레이의 작은 칫수와 높은 밀도로 인하여, 외부 자기장에 노출되면 MRAM 요소들의 자화방향에 변화가 생기기 때문이다. 특히, MRAM 요소들의 셀-페어-와이즈(cell-pair-wise) 대향 자화방향들이 교란을 받고 이웃하는 MRAM 요소들의 자유층(12)의 자화 방향들의 평행한 방위가 주어진다. 이러한 평행한 방위는 존재하는 외부 자기장의 방향을 따르게 된다. 잔류자기 상태는 이웃하는 MRAM 요소들의 자유층(12)의 자화방향과 평행한 방향이 된다. 본 발명의 실시 예에 따라서 설명한 바와 같은 데이터 보유 표시장치(50)는 상기한 원리들에 기초 한다. 그러나, 본 발명은 이러한 실시 예로서 제한되지 않는다.
데이터 보유 표시장치(50)가 장치를 기동하기에 충분히 큰 외부 자기장에 노출되는 경우, 데이터 보유 표시장치(50)의 자기 요소들(51,52)의 자화방향은 외부에서 인가된 자기장의 방향으로 놓이도록 변하게 될 것이다. 자기 요소들(51,52)의 자화방향의 효과적인 변화는 증가하는 외부 자기장에 따라 점진적으로 증가한다. 본 발명의 제 1 실시 예에 따르면, 데이터 보유 표시장치(50)의 MRAM 요소들(51,52)중 하나의 자유층(12)의 자화방향은 영구적으로 변하게 되며, 만일 외부에서 인가된 자기장이 소정의 임계값을 초과하면, 특정 임계값에 대하여 데이터 보유 표시장치(50)의 특정 자화 요소들(51,52)이 제조된다. 자유층(12)의 자화벡터들은 자기장이 더 이상 존재하지 않는 경우 모든 지점이 동일방향이다. 이것을 통해서, 데이터 보유 표시장치(50)의 MRAM 요소들(51,52)은 평행한 자화방향을 갖게 된다.
MRAM 요소들(51,52)의 평행 및 반평행 구성들은 각기다른 저항을 갖는 것으로 알려져있다. MRAM 요소들(51,52)의 저항은 고정 자기층(11)에 대하여 자유층(12)의 상대적인 극성, 평행 또는 반평행 여부에 따라 낮거나 높다. 그러므로, 데이터 보유 표시장치(50)의 MRAM 요소들(51,52) 모두의 저항 차이를 측정함으로써, 그들의 상호 자화방향이 쉽게 결정될 수 있다. 도 5에 도시된 이러한 실시 예에 있어서, 상당한 저항 차이는 정상적인 상황, 즉, MRAM 요소들의 하나(51)가 평행한 구성을 가지며, 다른 MRAM 요소(52)는 반평행 구성을 갖는 상황을 나타낸다. 이것은 MRAM 요소들의 어레이가 MRAM 요소들(51,52)이 만들어지는 임계값을 초과하 는 외부자기장에 노출되지 않는다는 것을 의미한다. 데이터 보유 표시장치(50)의 MRAM 요소들(51,52) 사이에 저항차가 없다는 것은 두 MRAM 요소들(51,52)이 동등하게 극성화된 자기 방향을 가지며 그로 인하여 외부 자기장에 노출되는 것을 의미하며, 이로 인하여 데이터 보유 표시장치(50)의 MRAM 요소들(51,52)중 적어도 하나의 자유층(12)의 자화방향이 변하게 된다. 이와는 달리, 본 발명의 다른 실시 예들에 따르면, 도면에는 도시하지 않았지만, 역으로 극성화된 고정 자기층들이 이용되고, 데이터 보유 표시장치의 MRAM 셀들 사이에 저항차가 없다는 것은 정상적인 상황을 나타내고, 데이터 보유 표시장치의 MRAM 셀들 사이에 상당한 저항차가 있다는 것은 데이터 보유 표시장치를 나타낸다. 그래서, 메모리 어레이의 적어도 일부는 임계값을 초과하는 외부 자기장에 노출된다.
이러한 방식에 있어서, 데이터 보유 표시장치(50)의 자기 요소들의 극성 방향들을 결정함으로써, 자기장 메모 어레이가 자기 메모리의 데이터 보유를 보장할 수 없는 결과를 초래하는 너무 큰 외부 자기장의 영향하에 있는지 아니면 없는지를 탐지할 수 있다.
본 발명에 따른 적어도 하나의 데이터 보유 표시장치(50)가 존재하는 IC는 극성 방향, 즉, 작동중에 데이터 보유 표시장치(50)의 자기 요소들(51,52)의 저항을 규칙적으로 체크할 수 있다. 데이터 보유 표시장치(50)의 자기 요소들(51,52)의 자유층(12)에 대하여 동일한 극성 방향으로 탐지하는 경우, 즉 2개의 MRAM 요소들의 구성에 따라 MRAM 요소들(51,52)의 저항차 또는 동일한 저항을 측정함으로써, 그리하여 임계값을 초과하는 외부 자기장에 노출되는 것을 탐지하는 경우, IC는 특 정 용도에 바람직한 것에 의존하여 어레이의 모든 MRAM 요소들의 데이터를 삭제하거나 또는 그 기능을 리셋하거나 또는 그 기능을 차단할 수 있다.
본 발명의 다른 실시 예에 있어서, 본 발명에 따른 일정 수의 데이터 보유 표시장치(50)가 어레이의 MRAM 요소들 사이에 공간적으로 분포한다.
본 발명은 임계값을 초과하는 외부 자기장에 노출되는 것을 탐지하기 위한 데이터 보유 표시장치(50)를 제공한다. 데이터 보유 표시장치(50)는 내장형 또는 고립형 MRAM 어레이에 쉽게 추가될 수 있다. 특히 데이터의 완결성이 중요한 응용에서는, 즉 SoC에서 내장형 MRAM에 작동 장치의 프로그램 코드, 본 발명에 따른 데이터 보유 표시장치(50)의 사용이 중요해진다. 또한, 외부 자기장, 즉 스마트카드 상에서 자기 스트립에 대한 영구자석 또는 기록 장비에 무의식적으로 노출되는 것을 탐지하는 기능을 제공한다. 본 발명은 정상적인 사용에서는 드문 큰 자기장에 대한 의도적이지 않은 노출이 탐지될 수 있기 때문에 MRAM ICs에서 매우 양호한 자기 차폐의 실행 필요성을 줄일 수 있다.
데이터 보유가 보장될 수 없는 임계 자기장이 데이터 보유 표시장치(50)의 자기 요소들(51,52)의 기하학의 적절한 선택에 의해서 조절될 수 있다. 이상적인 경우에 있어서, 자기 요소들(51,52)의 각각의 성형체 곡선은, 2개의 매개변수들, 즉 형상 이방성, 및 속박층(11)으로부터 자유층(12)으로의 전체 결합 자기장에 의해서 주로 설정된다.
현재 통상적으로 사용되는 바와 같이 작은 자기장 터널 접합들에 있어서, 에너지 균형에서 결정 이방성 변수는, 형상, 성형체 곡선의 크기를 나타내는 이방성 필드(HK)에 의해서 설정된다. 이상적인 경우에 있어서, 성형체 곡선은 이방성 필드(HK)에서 자화용이 축과 자화곤란 축에 도달한다.
본질적으로, 형상 이방성은 최소 치수 w(폭)에 반비례하고 장치의 면비(AR)에 비례한다(AR=1/w, 1=길이). 자기 요소들(51,52)은 타원형상 또는 다이아몬드형상 요소들로 이루어진다. 이것은 모든 형상에 대하여 실행될 수 있으므로, 형상은 반드시 고려되지는 않는다. 해당 기술분야의 숙련된 당업자는 모든 형상에 대하여 이방성 필드를 계산할 수 있다.
타원형상에 대하여, 이방성 필드(HK)는 다음과 같이 계산된다.
Figure 112006036215568-PCT00001
여기에서, (t.M)은 자유 층(12)의 두께를 t라 하고 포화 자화를 M이라 설정한 것이며, (ηy-ηx)은 1/w에 대한 값 0가 1이 되고 1/w에 대한 값 1이 ∞가 되는 면 비 AR=1의 단조롭게 증가하는 함수를 설정한 것이다.
속박층(11)과 자유층(12) 사이의 결합 필드는 성형체 곡선(31)이 자화용이 축(EA)을 따라서 이동하게 한다. 이상적으로는, 이러한 이동은 존재하지 않으며, 따라서 "0"과 "1"에 대한 스위칭 필드가 원점에 대하여 대칭을 이룬다(도 4 참조). 결합 필드는 각기 다른 두 성분들, 즉 Neel 커플링과 자기 스트레이 필드(stray field) 커플링의 합이다. Neel 커플링은 기하학에 의존하지 않으므로 고정된다. 그러나, 자기 스트레이 필드 커플링은 자기 스트레이 필드 커플링 H ~ wα/1의 기하학 에 의해서 한정되는데, 이때 α는 약 0.2이다.
소정의 임계 자기장 값을 갖는 데이터 보유 표시장치(50)의 제 1 및 제 2 자기 요소들(51,52)을 디자인하기 위해서, 다음에 설명하는 방법이 사용될 것이다. 예로서, 어레이에서 MRAM 요소들의 평균 스위칭 필드에 대하여 6.σ의 임계값을 초과하는 메모리 어레이에 인가된 소정의 자기장을 탐지하는 것이 바람직하다. 가우스 분포에 대하여, 이것은 이러한 한계에서 단지 1 in 109 요소들이 스위치되는 것을 의미한다. 유효 스위칭 필드 분포에 의존하여, 이러한 필드가 계산될 수 있고, 데이터 보유 표시장치(50)에 대한 목표 임계 필드 값으로서 사용된다. 데이터 보유 표시장치(50)에 대하여, 스위칭 임계에서 정적인 분포가 고려될 수 있다.
초기에 주어진 길이 1 및 폭 w의 기하학적인 적절한 선택은 요구된 임계값에서 자기 요소들(51,52)의 형상 이방성에 의해 주로 한정되는 성형체 곡선의 매핑(mapping)에 의해서 발견될 수 있다. 동시에, MRAM 어레이에서 메모리 셀들로부터 주어진 자기 터널 접합 스택에 대하여 스트레이 필드 커플링에 의해서 Neel 커플링의 취소에 의해 성형체 곡선의 대칭에 복종하도록 시도한다. 첫번째 기준은 매우 중요하다. 후자는 보다 여지가 있으며, 데이터 보유 표시장치(50)의 성형체 곡선에 있어서 약간의 비대칭을 야기한다. 이러한 비대칭이 공정 매개변수들과 같은 다른 여지들보다 작으면, 이것은 허용된다.
단지 분류 목적을 위해서, 다음의 수치 예가 주어진다. 자기저항 요소에 있어서, 자유층(12)은 5nm의 두께를 갖는 NiFe층이고, 속박층은 CoFe층들의 각각의 두께가 3nm와 2.65nm인 IrMn/CoFe/Ru/CoFe를 포함하는 인공적인 반강자성 스택(AAF)이다. 나타낸 바와 같이, CoFe층들중 하나는 IrMn의 천연적인 반강자성층으로 속박된다. 자기저항 메모리 어레이에 있는 요소들의 크기는 200 × 100nm2 로 선택된다.
자기 다중층은 수정된 Stoner-Wohlfarth 방식을 사용하여 N 자기 층들로 기술된다. 여기에서 각각의 층은 자화 각도(θi)로 나타내고 층 두께, 포화 자화, 마그네트로-결정 이방성, 크기 및 기하학과 같은 매개변수들이 나타내어 진다. 인접한 강자성 층들 사이의 내부층 결합은 계면 에너지(Ji)로 나타낼 수 있다. 장치의 전체 에너지는 각기 다른 층들에 대한 각기 다른 에너지 변수들, 즉 자기결정 이방성(EA), 외부 Zeeman 에너지(EH), 그리고 탈자화 에너지(ES)에 각기 다른 계면들에서의 커플링 에너지를 합하는 것으로서 계산할 수 있다.
Figure 112006036215568-PCT00002
정적인 평형 계산에 있어서, 각기 다른 층들의 자화 방향들의 세트는 N차원의 최적화 문제를 해결한 후에 (국부적인) 최소값으로서 알 수 있다. 평형 배치는 N 결합된 방정식의 세트에 의해서 주어진다.
Figure 112006036215568-PCT00003
안정한 조건에서 매트릭스 M의 모든 고유값들은 양의 값을 취한다.
Figure 112006036215568-PCT00004
커플링에 대한 통상적인 값들은 다음과 같다:
Figure 112006036215568-PCT00005
계산을 통해서, 이상적인 경우에 대한 스위칭 필드는 σ=0에서 발견될 수 있거나, 그렇지 않으면 소정의 공정 변수들에서 발견될 수 없다. 이때 스위칭 필드는 공정 매개변수들을 고려하여 소위 "평균" 스위칭 필드로서 구분될 수 있다. 평균 스위칭 필드는 도 6에서 곡선(60)으로 나타난다. σ에 대한 일정한 값은 실험적인 데이터, 동일한 처리과정에 따라서 처리된 다수의 메모리 요소들 상에서의 측정치로부터 추출할 수 있다. 이러한 예에 있어서, 성형체 곡선(60) 내에서, 6.σ기준이 곡선(61)으로서 도시되어 있으며, 이는 각기 다른 기하학을 이용한 계산으로부터 알 수 있듯이 280 ×150n㎡인 장치에 대한 기대 곡선이다. 만일 기하학적으로 큰 요소들로 변하는 경우에 약간 작은 면 비가 주어지게 된다. 데이터 보유 표시장치(50) 상에서 처리 변수들의 가능한 영향을 고려하면, 하나는 300 ×160n㎡ 또는 320 ×180n㎡의 크기를 택하는 것이 적합하다. 면 비는 이러한 탐지 장치에서 대칭성을 유지하기 위하여 탐지장치의 크기에 따라 감소한다.
어레이의 자기 메모리 요소에 저장된 비트들중 하나에서 역전을 야기하는 외 부 자기장은 정렬들이 요소들(51,52)의 이러한 세트의 일부를 이루는한, 데이터 보유 표시장치(50)의 소정의 자기 탐지 요소(51,52)중 적어도 하나에서 스위칭을 야기하게 된다. 또한, 이러한 정보는 소정의 외부 동력을 인가함이 없이 이러한 요소들(51,52)의 메모리 상태를 유지함에 따라서 이러한 요소들에 의해서 기억된다.
상기에서는 비록 바람직한 실시 예들, 특정한 구성 및 재료들을 본 발명에 따른 장치들에 대하여 설명하였지만, 해당기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 소정의 자화방향을 각각 갖는 제 1 자기 요소(51)와 제 2 자기 요소(52)를 갖춘 적어도 하나의 데이터 보유 표시장치(50)를 구비한 자기저항 메모리 요소(10)의 어레이(20)로서,
    상기 제 1 자기 요소(51)와 상기 제 2 자기 요소(52)의 상기 소정의 자화방향은 서로 다르며, 상기 제 1 자기 요소(51)와 상기 제 2 자기 요소(52)는 탐지 임계값을 초과하는 외부에서 인가된 자기장의 자기장 라인들에 그들의 자화방향을 정렬시키기에 적합하고, 상기 적어도 하나의 데이터 보유 표시장치(50)의 매개변수는 외부에서 인가된 탐지될 자기장의 탐지 임계값을 설정하기 위해서 선택되며, 상기 적어도 하나의 데이터 보유 표시장치(50)는 상기 외부에서 인가된 자기장에 대한 상기 어레이(20)의 상기 자기저항 메모리 요소(10)의 노출 상태 또는 출력 표시를
    포함하는 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  2. 제 1 항에 있어서,
    상기 매개변수는 형상, 크기 및 상기 제 1 자기 요소(51)와 상기 제 2 자기 요소(52)의 면비(aspect ratio)중 어느 것 또는 이들의 조합을 포함하는 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  3. 제 1 항에 있어서,
    상기 제 1 자기 요소(51)와 상기 제 2 자기 요소(52)는 MRAM 셀로 이루어진 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  4. 제 3 항에 있어서,
    상기 MRAM 셀은 자유 자기층(12)을 가지며, 그들의 자유 자기층(12)의 소정의 역전 자화방향을 갖는 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 데이터 보유 표시장치(50)는 표시될 데이터 보유를 갖는 상기 자기 메모리 요소(10)에 인접하여 세워지는 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  6. 제 1 항에 있어서,
    상기 어레이(20)에 있는 상기 자기 메모리 요소 가운데 다수의 데이터 보유 표시장치(50)가 공간적으로 분포되는 것을 특징으로 하는 자기저항 메모리 요소의 어레이.
  7. 청구항 1에 따른 자기 메모리 요소(10)의 어레이(20)를 포함하는 집적회로.
  8. 제 7 항에 있어서,
    탐지 임계값을 초과하는 외부에서 인가된 자기장에 상기 어레이가 노출되는 것을 적어도 하나의 데이터 보유 표시장치(50)가 표시할때 에러 신호를 발생시키기 위한 제어 회로를 더 포함하는 것을 특징으로 하는 집적회로.
  9. 자기 메모리 요소(10)의 어레이(20)의 데이터 보유를 표시하기 위한 방법으로서, 상기 어레이가 소정의 자기장 임계 전압을 초과하는 외부 자기장에 노출되는 경우, 자기 데이터 보유 표시장치의 소정의 자화방향을 변화시키는 단계
    를 포함하는 것을 특징으로 하는 데이터 보유를 표시하기 위한 방법.
KR1020067010067A 2003-11-24 2004-11-09 자기 메모리를 위한 데이터 보유 표시기 KR20060106840A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104341 2003-11-24
EP03104341.7 2003-11-24

Publications (1)

Publication Number Publication Date
KR20060106840A true KR20060106840A (ko) 2006-10-12

Family

ID=34610129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010067A KR20060106840A (ko) 2003-11-24 2004-11-09 자기 메모리를 위한 데이터 보유 표시기

Country Status (7)

Country Link
US (1) US7286392B2 (ko)
EP (1) EP1690263B1 (ko)
JP (1) JP2007514256A (ko)
KR (1) KR20060106840A (ko)
CN (1) CN1886804B (ko)
TW (1) TW200539190A (ko)
WO (1) WO2005050664A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224634B2 (en) * 2002-12-18 2007-05-29 Nxp B.V. Hardware security device for magnetic memory cells
US7474569B2 (en) * 2006-05-25 2009-01-06 Honeywell International Inc. Two-element magnetic memory cell
US9159455B2 (en) * 2013-12-21 2015-10-13 Qualcomm Incorporated Data retention error detection system
US10777734B2 (en) 2018-12-19 2020-09-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory devices with magnetic field sensing and shielding
CN110323247B (zh) * 2019-07-04 2021-08-31 中国科学院微电子研究所 Mram器件及其制造方法及包括mram的电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613939A (en) * 1984-08-08 1986-09-23 Caterpillar Industrial Inc. Programmable service reminder apparatus and method
US5452163A (en) * 1993-12-23 1995-09-19 International Business Machines Corporation Multilayer magnetoresistive sensor
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
WO1999035554A2 (en) * 1997-12-30 1999-07-15 Koninklijke Philips Electronics N.V. Method and apparatus for protection of data on an integrated circuit by using memory cells to detect tampering
JP2007504455A (ja) * 2003-09-02 2007-03-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 磁気感応性材料を含む回路のための能動的遮蔽
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices

Also Published As

Publication number Publication date
WO2005050664A1 (en) 2005-06-02
US20070165450A1 (en) 2007-07-19
JP2007514256A (ja) 2007-05-31
CN1886804B (zh) 2010-05-26
CN1886804A (zh) 2006-12-27
US7286392B2 (en) 2007-10-23
EP1690263B1 (en) 2013-05-08
EP1690263A1 (en) 2006-08-16
TW200539190A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
US9858975B1 (en) Zero transistor transverse current bi-directional bitcell
KR101009891B1 (ko) 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
US7859069B2 (en) Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
US7236391B2 (en) Magnetic random access memory device
US7224634B2 (en) Hardware security device for magnetic memory cells
US7359233B2 (en) Non-homogeneous shielding of an MRAM chip with magnetic field sensor
US10096351B2 (en) Spin hall effect MRAM with self-reference read
US6574138B2 (en) Memory cell configuration and method for operating the configuration
US7382642B2 (en) Method and device for preventing erroneous programming of a magnetoresistive memory element
JP2007513446A (ja) 磁気抵抗メモリデバイスの書き込みの間の活性フィールド補償を実行するためのデバイス及び方法
EP1690263B1 (en) Data retention indicator for magnetic memories
EP1576615B1 (en) Hardware security device for magnetic memory cells
KR101145346B1 (ko) 자기 정보 처리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid