KR20060097279A - 전치왜곡기 - Google Patents

전치왜곡기 Download PDF

Info

Publication number
KR20060097279A
KR20060097279A KR1020050018373A KR20050018373A KR20060097279A KR 20060097279 A KR20060097279 A KR 20060097279A KR 1020050018373 A KR1020050018373 A KR 1020050018373A KR 20050018373 A KR20050018373 A KR 20050018373A KR 20060097279 A KR20060097279 A KR 20060097279A
Authority
KR
South Korea
Prior art keywords
inductor
predistorter
effect transistor
field effect
impedance converter
Prior art date
Application number
KR1020050018373A
Other languages
English (en)
Other versions
KR100965700B1 (ko
Inventor
강현일
김영환
이재섭
우상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050018373A priority Critical patent/KR100965700B1/ko
Priority to US11/185,107 priority patent/US7408408B2/en
Priority to EP06003826A priority patent/EP1699133B1/en
Priority to DE602006021087T priority patent/DE602006021087D1/de
Publication of KR20060097279A publication Critical patent/KR20060097279A/ko
Application granted granted Critical
Publication of KR100965700B1 publication Critical patent/KR100965700B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/28—Odour seals
    • E03C1/29—Odour seals having housing containing dividing wall, e.g. tubular
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/28—Odour seals
    • E03C1/284—Odour seals having U-shaped trap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전치왜곡기에 관한 것으로, 보다 상세하게는 다중 모드와 다중 밴드(주파수 밴드)가 지원 가능한 시스템에서 전력증폭기의 비선형 특성을 선형화하는 전치왜곡기에 관한 것이다.
이를 위하여, 본 발명에 따른 전치왜곡기는, 소스가 접지와 연결되고, 가변의 게이트 바이어스를 사용하는 전계 효과 트랜지스터; 상기 전계 효과 트랜지스터의 드레인과 연결되어 임피던스 변환을 수행하는 임피던스 변환부; 상기 임피던스 변환부와 상기 전계 효과 트랜지스터에 제공되는 전압 사이에 연결되어 있는 제 1 인덕터; 전력 입력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 1 캐패시터; 및 전력 출력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 2 캐패시터를 구비하여, 전력증폭기의 전단에 구비되고 상기 전력증폭기의 비선형 특성을 선형화하는 것을 특징으로 한다.
전력증폭기, 전치왜곡기, 다중 모드, 다중 밴드

Description

전치왜곡기{Pre-distorter}
도 1은 전치왜곡기의 기본 원리를 설명하기 위한 도면.
도 2는 종래의 병렬 다이오드 전치왜곡기의 회로도.
도 3은 종래의 병렬 다이오드의 입력 전력에 따른 바이어스 포인트의 변화를 나타내는 도면.
도 4는 다중 모드 다중 밴드에 적합한 전치왜곡기의 이득 특성을 나타내는 도면.
도 5는 다중 모드 다중 밴드에 적합한 전치왜곡기의 위상 특성을 나타내는 도면.
도 6은 본 발명의 제 1 실시 예에 따른 전치왜곡기의 회로도.
도 7은 본 발명을 설명하는데 참조하기 위한 스미스 차트.
도 8은 본 발명의 제 2 실시 예에 따른 전치왜곡기의 회로도.
도 9는 본 발명의 제 3 실시 예에 따른 전치왜곡기의 회로도.
도 10은 본 발명의 제 4 실시 예에 따른 전치왜곡기의 회로도.
본 발명은 전치왜곡기에 관한 것으로, 보다 상세하게는 다중 모드와 다중 밴드(주파수 밴드)가 지원 가능한 시스템에서 전력증폭기(Power Amplifier)의 비선형 특성을 선형화하는 전치왜곡기에 관한 것이다.
무선 통신의 발전으로 RF(Radio Frequency) 시스템은 다중 모드와 다중 밴드를 지향하며 작은 사이즈(Size)와 고효율 및 고선형 특성을 요구하고 있다. 그러나 무선 통신의 송신단의 전력증폭기는 전력 소모가 클 뿐만 아니라 비선형 특성을 가지고 있어 전체 시스템의 특성을 열화시킨다.
이에 전력증폭기의 선형화에 대한 연구가 계속되고 있으며, 그 중 무선 통신을 하는 이동 단말기에 쓰일 수 있을 만큼 소형화하여 구현될 수 있는 대표적인 방식이 전치왜곡(Pre-distortion) 방식이다.
도 1은 전치왜곡기의 기본 원리를 설명하기 위한 도면이다. 도 1에 도시된 바와 같이 전력증폭기의 AM-AM 왜곡 특성은 입력 전력 Pin에 따라 이득(Gain)이 떨어지고, AM-PM 왜곡 특성은 입력 전력 Pin에 따라 위상(Phase)이 올라가서나 떨어진다. 따라서 전치왜곡기가 전력증폭기와 반대되는 특성을 갖게 함으로써 전체적으로 선형의 성능을 얻을 수 있다.
도 2는 종래의 병렬 다이오드 전치왜곡기의 회로도이다. 종래의 병렬 다이오드 전치왜곡기는 도 2에 도시된 바와 같이 접지에 캐소드(Cathode)가 연결된 다이오드 D2와, 다이오드 D2의 애노드(Anode)와 바이어스 전압 Vcc 사이에 연결되는 바 이어스 피드 저항(Bias Feed Resistance) R2와, 입력 단자 IN과 다이오드 D2의 애노드와 연결되어 있는 캐패시터(Capacitor) C21과, 출력 단자 OUT과 다이오드 D2의 애노드와 연결되어 있는 캐패시터 C22로 구성된다.
상기와 같은 구성의 전치왜곡기에서는 다이오드 D2에 걸리는 Vd가 입력 전력의 증가에 따라 작아지게 되어 다이오드 D2의 저항이 증가한다. 즉, 입력되는 전력이 증가할수록 다이오드 D2의 컨덕턴스(Conductance)가 감소하게 되어 도 3과 같이 바이어스 포인트(Bias Point)가 변하게 된다. 도 3에서 L은 입력되는 전력이 클 경우의 바이어스 포인트이고, S는 입력되는 전력이 작을 경우의 바이어스 포인트이다.
그리고 전치왜곡기는 위상 변화(Deviation) 값을 조절하기 위해 다이오드 D2와 병렬이 되도록 캐패시터 C21과 C22를 달아 서셉턴스(Susceptance)의 값을 조절한다.
한편, 전치왜곡기의 이득과 위상은 입력 전력에 따른 컨덕턴스 G와 서셉턴스 B의 값을 알면 수학식 1 내지 수학식 3에 의해 구할 수 있다.
Figure 112005011781232-PAT00001
Figure 112005011781232-PAT00002
Figure 112005011781232-PAT00003
수학식 2는 전치왜곡기의 이득 값이고, 수학식 3은 전치왜곡기의 위상 값이다.
이러한 수학식 1 내지 수학식 3에 의하면, 컨덕턴스 G가 감소하면, S21의 크기 즉 이득은 입력 전력의 증가에 따라 커지고, S21의 위상은 입력 전력의 증가에 따라 떨어지는 특성을 보여주고 있다.
그러나 다중 모드와 다중 밴드에 적합한 전치왜곡기를 구현하기 위해서는 도 4 및 도 5와 같은 특성을 갖는 전치왜곡기가 요구된다. 즉, 이득의 변화(41), 이득이 전력에 따라 변하기 시작하는 터닝 포인트(Turning Point)(42, 43)의 자유로운 변화, 이득의 자유로운 방향 전환(44, 45), 위상의 변화(46), 위상이 전력에 따라 변하기 시작하는 터닝 포인트(47, 48)의 자유로운 변화, 및 위상의 자유로운 방향 전환(49, 50) 등이 가능한 전치왜곡기가 요구된다.
그러나 도 2와 같은 종래의 전치왜곡기는 터닝 포인트 조절을 위하여 Vcc 조절이나 버퍼 증폭기(Buffer Amplifier) 또는 감쇠기(Attenuator)를 사용해야 하므로, 전류 소모를 늘리는 단점이 있고 다중 모드와 다중 밴드에 사용되고 있는 여러 전력증폭기에 부합되는 이득과 위상 특성을 찾는데 어려움이 있다.
이에 본 발명은 다중 모드와 다중 밴드가 지원 가능한 시스템에서 전력증폭기의 비선형 특성을 선형화하는 전치왜곡기를 제공하고자 한다.
본 발명은 전력증폭기의 다양한 비선형 특성에 따라 이를 선형화 하도록 조절 가능한 전치왜곡기를 제공하고자 한다.
본 발명은 임피던스 변환(Impedance Transform)을 통해 위상을 변화시키고, 전계 효과 트랜지스터에 의한 바이어스를 이용하여 이득과 위상이 전력에 따라 변하기 시작하는 터닝 포인트를 조절하는, 전치왜곡기를 제공하고자 한다.
이를 위하여, 본 발명에 따른 전치왜곡기는, 소스(Source)가 접지와 연결되고, 가변의 게이트 바이어스(Variable Gate bias)를 사용하는 전계 효과 트랜지스터; 상기 전계 효과 트랜지스터의 드레인(Drain)과 연결되어 임피던스 변환을 수행하는 임피던스 변환부; 상기 임피던스 변환부와 상기 전계 효과 트랜지스터에 제공되는 전압 사이에 연결되어 있는 제 1 인덕터(Inductor); 전력 입력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 1 캐패시터; 및 전력 출력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 2 캐패시터를 구비하여, 전력증폭기의 전단에 구비되고 상기 전력증폭기의 비선형 특성을 선형화하는 것을 특징으로 한다.
여기서 상기 임피던스 변환부는, 캐소드가 접지와 연결되고 애노드가 상기 전계 효과 트랜지스터의 드레인과 연결된 버랙터(Varactor)와; 상기 제 1 인덕터와 상기 버랙터 사이에 연결된 제 2 인덕터를 구비하는 것을 특징으로 한다.
또는, 상기 임피던스 변환부는, 상기 전계 효과 트랜지스터의 드레인과 연결된 제 1 마이크로스트립 선로(Microstrip Line)와; 상기 제 1 인덕터와 상기 제 1 마이크로스트립 선로 사이에 연결된 가변의(Variable) 제 3 인덕터를 구비하는 것을 특징으로 한다.
또는, 상기 임피던스 변환부는, 상기 전계 효과 트랜지스터의 드레인과 연결되고, 가변 임피던스의 특성을 갖는 제 2 마이크로스트립 선로와; 상기 제 1 인덕터와 상기 제 2 마이크로스트립 선로 사이에 연결된 제 4 인덕터를 구비하는 것을 특징으로 한다.
또는, 상기 임피던스 변환부는, 상기 전계 효과 트랜지스터의 드레인과 연결되고, 길이를 가변할 수 있는 제 3 마이크로스트립 선로와; 상기 제 1 인덕터와 상기 제 3 마이크로스트립 선로 사이에 연결된 제 5 인덕터를 구비하는 것을 특징으로 한다.
한편, 상기 전치왜곡기는 상기 임피던스 변환부와 상기 제 1 인덕터 사이에 연결되어 있는 스위치를 더 구비하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예를 첨부도면을 참조하여 상세히 설명한다.
도 6은 본 발명의 제 1 실시 예에 따른 전치왜곡기의 회로도이다.
본 발명의 제 1 실시 예에 따르면, 전치왜곡기는 가변의 게이트 바이어스를 사용하는 전계 효과 트랜지스터 FET, 전계 효과 트랜지스터 FET의 드레인과 연결되어 임피던스 변환을 수행하는 임피던스 변환부(500), 임피던스 변환부(500)와 전압 V 사이에 연결되어 있는 제 1 인덕터 L1, 임피던스 변환부(500)와 제 1 인덕터 L1 사이에 연결되어 다중 모드를 제어하는 스위치 SW, 전력 입력 단자 IN과 스위치 SW 사이에 연결되어 있는 제 1 캐패시터 C51, 및 전력 출력 단자 OUT과 스위치 SW 사이에 연결되어 있는 제 2 캐패시터 C52를 구비한다. 임피던스 변환부(500)는 캐소드가 접지와 연결되고 애노드가 전계 효과 트랜지스터 FET의 드레인과 연결된 버랙터 V1과, 스위치 SW와 버랙터 V1 사이에 연결된 제 2 인덕터 L2를 구비한다.
상기와 같은 구성의 전치왜곡기는 다중 밴드를 지원하는 것이 특징이다. 전치왜곡기가 다중 밴드를 지원한다는 것은, 전치왜곡기의 컨덕턴스 G와 서셉턴스 B가 스미스 차트(Smith Chart) 전체를 커버(Cover)한다는 것을 의미한다. 본 발명에서는 이러한 컨덕턴스 G와 서셉턴스 B값의 조절을 전계 효과 트랜지스터 FET에서 수행한다.
전계 효과 트랜지스터 FET는 입력 전력에 따라 임피던스가 변화한다. 그리고 가변의 게이트 바이어스를 조절하여 이득과 위상의 터닝 포인트를 변화시킨다.
전계 효과 트랜지스터 FET의 동작에 대하여 도 7을 참조하여 보다 상세하게 설명하면 다음과 같다.
전계 효과 트랜지스터 FET는 도 7의 61과 같이 전력에 따른 컨덕턴스 G와 서셉턴스 B의 변화를 보여준다. 여기서 서셉턴스 B 값은 거의 변화가 없으면서 컨덕턴스 G값이 입력 전력에 따라 증가하는 것을 알 수 있다.
이러한 입력 전력에 따라 증가하는 컨덕턴스 G의 특성에 대해, 임피던스 변환부(500)는, 도 7의 62와 같이 버랙터 V1의 캐패시터 값을 조절하여 서셉턴스 B값 을 약간 키우고, 제 2 인덕터 L2를 이용하여 도 7의 63 내지 65의 위치 또는 여러 다른 위치에도 분포할 수 있도록 임피던스를 변환한다. 즉, 도 6에서 버랙터 V1의 캐패시터 값에 의해 다중 밴드가 조절되는 것이다.
상기와 같이 본 발명은 전계 효과 트랜지스터 FET의 바이어스 조절과 임피던스 변환부(500)의 임피던스 값 조절을 이용하여, 전력증폭기의 특성에 따라 이를 선형화할 수 있는 이득 및 위상의 조절이 가능하다.
전압 V는 전계 효과 트랜지스터 FET에 바이어스 전압을 제공하고, 제 1 인덕터 L1은 전계 효과 트랜지스터 FET에 바이어스를 걸기 위한 초크(Choke)로 사용된다. 제 1 캐패시터 C51과 제 2 캐패시터 C52는 각각 입력과 출력의 DC 블록(Block) 캐패시터 역할을 수행한다.
한편, 임피던스 변환부(500)는 도 8 내지 도 10와 같이 다양하게 구현될 수 있다. 도 8 내지 도 10에서 도 6과 동일한 구성요소에 대해서는 도 6과 동일한 도면부호를 사용하고 그에 대한 설명은 생략한다.
도 8은 가변 인덕터 L3과 마이크로스트립 선로 ML1으로 임피던스 변환부(500)를 구현한 전치왜곡기의 회로도이다. 도 7에서는 가변 인덕터 L3에 의해 다중 밴드가 조절된다.
도 9는 인덕터 L4와 가변 임피던스의 특성을 갖는 마이크로스트립 선로 ML2로 임피던스 변환부(500)를 구현한 전치왜곡기의 회로도이다. 도 9에서는 가변 임피던스의 특성을 갖는 마이크로스트립 선로 ML2에 의해 다중 밴드가 조절된다.
도 10은 인덕터 L5와 길이를 가변할 수 있는 마이크로스트립 선로 ML3으로 임피던스 변환부(500)를 구현한 전치왜곡기의 회로도이다. 도 10에서는 길이를 가변할 수 있는 마이크로스트립 선로 ML3에 의해 다중 밴드가 조절된다.
한편 도 6과 도 8 내지 도 10에서 Y3는 수학식 4와 같이 나타낼 수 있다.
Figure 112005011781232-PAT00004
여기서
Figure 112005011781232-PAT00005
라 가정하면, 수학식 4는 수학식 5와 같이 나타내진다.
Figure 112005011781232-PAT00006
수학식 5에 따르면, 전체적인 Y3 값이 임피던스 변환부(200)에 구비된 인덕터(도면당 각각 L2 또는 L3 또는 L4 또는 L5)의 값과 K 값에 의해 좌우됨을 알 수 있다. 여기서 K는 마이크로스트립 선로의 위상과 어드미턴스(Admittance)에 의해 변하는 것임을 알 수 있다.
그러면, 도 6과 도 8 내지 도 10의 전치왜곡기에 대한 S21은 수학식 6과 같으므로, 도 6과 도 8 내지 도 10의 전치왜곡기에서 이득과 위상을 구하는 식은 각각 수학식 7과 수학식 8과 같다.
Figure 112005011781232-PAT00007
Figure 112005011781232-PAT00008
Figure 112005011781232-PAT00009
상술한 바와 같은 도 6의 전치왜곡기를, 예를 들어 GSM과 CDMA 800MHz 및 CDMA 1800MHz의 세가지 방식을 모두 수행하는 시스템에 적용될 경우 그 동작을 설명하면 다음과 같다.
GSM 방식의 경우에는 전치왜곡기가 필요 없으므로 이 경우에는 스위치 SW를 오프(Off)하고, CDMA 800MHz와 CDMA 1800MHz 방식의 경우에는 전력증폭기의 비선형 특성을 보상해야 하므로 이 경우에는 스위치 SW를 온(On)한다.
그러나 실제로 CDMA 800MHz와 CDMA 1800MHz 방식은 AM-AM, AM-PM 특성이 다를 가능성이 크다. 따라서 위상의 변화 값과 방향을 제어하기 위해 버랙터 V1을 조절한다. 예를 들어 CDMA 800MHz 방식의 경우에는 버랙터 V1의 캐패시터가 3pF이 되게 하고, CDMA 1800MHz 방식의 경우에는 버랙터 V1의 캐패시터가 0.25pF이 되게 한다. 또한 전계 효과 트랜지스터 FET의 게이트 바이어스를 조절하여 터닝 포인트의 제어함으로써, 전치왜곡기의 이득과 위상이 전력에 따라 변화하기 시작하는 포인트를 조절한다.
본 발명은 상술한 바와 같이 버랙터 또는 가변 마이크로스트립 선로를 이용하여, 다중 밴드와 다중 모드가 지원 가능한 시스템의 전력증폭기를 선형화할 수 있다.
또한 어떠한 주어진 주파수 밴드 내에서도 전력증폭기의 온도 및 부하(Load)와 같은 외부 환경 요인에 따라 변하는 AM-AM, AM-PM 특성도 본 발명에 따른 전치왜곡기로 선형화가 가능하다.
그리고 본 발명에 따른 전치왜곡기는 전류 소모가 거의 없으므로 종래의 능동(Active) 전치왜곡기보다 전체 시스템 효율을 감소시키지 않는 효과가 있다.

Claims (6)

  1. 전력증폭기의 전단에 구비되어 상기 전력증폭기의 비선형 특성을 선형화하는 전치왜곡기에 있어서,
    소스가 접지와 연결되고, 가변의 게이트 바이어스를 사용하는 전계 효과 트랜지스터;
    상기 전계 효과 트랜지스터의 드레인과 연결되어 임피던스 변환을 수행하는 임피던스 변환부;
    상기 임피던스 변환부와 상기 전계 효과 트랜지스터에 제공되는 전압 사이에 연결되어 있는 제 1 인덕터;
    전력 입력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 1 캐패시터; 및
    전력 출력 단자와 상기 임피던스 변환부 사이에 연결되어 있는 제 2 캐패시터를 구비하는 것을 특징으로 하는 전치왜곡기.
  2. 제 1항에 있어서,
    상기 임피던스 변환부는,
    캐소드가 접지와 연결되고 애노드가 상기 전계 효과 트랜지스터의 드레인과 연결된 버랙터와;
    상기 제 1 인덕터와 상기 버랙터 사이에 연결된 제 2 인덕터를 구비하는 것을 특징으로 하는 전치왜곡기.
  3. 제 1항에 있어서,
    상기 임피던스 변환부는,
    상기 전계 효과 트랜지스터의 드레인과 연결된 제 1 마이크로스트립 선로와;
    상기 제 1 인덕터와 상기 제 1 마이크로스트립 선로 사이에 연결된 가변의 제 3 인덕터를 구비하는 것을 특징으로 하는 전치왜곡기.
  4. 제 1항에 있어서,
    상기 임피던스 변환부는,
    상기 전계 효과 트랜지스터의 드레인과 연결되고, 가변 임피던스의 특성을 갖는 제 2 마이크로스트립 선로와;
    상기 제 1 인덕터와 상기 제 2 마이크로스트립 선로 사이에 연결된 제 4 인덕터를 구비하는 것을 특징으로 하는 전치왜곡기.
  5. 제 1항에 있어서,
    상기 임피던스 변환부는,
    상기 전계 효과 트랜지스터의 드레인과 연결되고, 길이를 가변할 수 있는 제 3 마이크로스트립 선로와;
    상기 제 1 인덕터와 상기 제 3 마이크로스트립 선로 사이에 연결된 제 5 인덕터를 구비하는 것을 특징으로 하는 전치왜곡기.
  6. 제 2항 내지 제 5항 중 어느 한 항에 있어서,
    상기 임피던스 변환부와 상기 제 1 인덕터 사이에 연결되어 있는 스위치를 더 구비하는 것을 특징으로 하는 전치왜곡기.
KR1020050018373A 2005-03-04 2005-03-04 전치왜곡기 KR100965700B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050018373A KR100965700B1 (ko) 2005-03-04 2005-03-04 전치왜곡기
US11/185,107 US7408408B2 (en) 2005-03-04 2005-07-20 Predistorter for power amplifier
EP06003826A EP1699133B1 (en) 2005-03-04 2006-02-24 Predistorter for power amplifier
DE602006021087T DE602006021087D1 (de) 2005-03-04 2006-02-24 Vorverzerrer für einen Leistungsverstärker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050018373A KR100965700B1 (ko) 2005-03-04 2005-03-04 전치왜곡기

Publications (2)

Publication Number Publication Date
KR20060097279A true KR20060097279A (ko) 2006-09-14
KR100965700B1 KR100965700B1 (ko) 2010-06-24

Family

ID=36593473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018373A KR100965700B1 (ko) 2005-03-04 2005-03-04 전치왜곡기

Country Status (4)

Country Link
US (1) US7408408B2 (ko)
EP (1) EP1699133B1 (ko)
KR (1) KR100965700B1 (ko)
DE (1) DE602006021087D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649478B1 (ko) * 2005-10-24 2006-11-27 세원텔레텍 주식회사 기지국용 이중대역 전치왜곡 선형화 증폭장치
KR101670336B1 (ko) * 2015-10-07 2016-10-28 금오공과대학교 산학협력단 고주파 영상 초음파 시스템을 위한 파워 앰프 선형자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI342111B (en) * 2007-06-06 2011-05-11 Realtek Semiconductor Corp Amplifying circuit and associated linearity improving method
CN101442294B (zh) * 2007-11-23 2011-11-09 瑞昱半导体股份有限公司 放大电路及其改良线性度的方法
US20090153431A1 (en) * 2007-12-12 2009-06-18 Agile Rf, Inc. Continuously Tunable Impedance Matching Network Using BST Capacitor
US9048802B2 (en) 2009-08-17 2015-06-02 Skyworks Solutions, Inc. Radio frequency power amplifier with linearizing predistorter
US8233851B2 (en) * 2010-02-03 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method and apparatus for providing impedance matching for high-frequency signal transmitter
CN102771047B (zh) * 2010-02-25 2014-12-03 夏普株式会社 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统
US20120242405A1 (en) * 2011-03-25 2012-09-27 Younkyu Chung Frequency-Desensitizer for Broadband Predistortion Linearizers
JP2016213603A (ja) * 2015-05-01 2016-12-15 富士通株式会社 無線通信装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952260A (en) 1974-12-16 1976-04-20 Delta-Benco-Cascade Limited Distortion correction circuit
FR2371817B1 (fr) 1976-11-19 1980-09-05 Thomson Csf Dispositif correcteur de distorsion des etages d'amplification transistorises a large bande et amplificateur comportant de tels dispositifs
US5162748A (en) * 1991-11-29 1992-11-10 General Electric Company Switchable FET distortion generator
US5798854A (en) 1994-05-19 1998-08-25 Ortel Corporation In-line predistorter for linearization of electronic and optical signals
JP3545125B2 (ja) 1996-03-08 2004-07-21 富士通株式会社 歪み補償回路
KR100250628B1 (ko) 1996-10-30 2000-04-01 윤덕용 초고주파용 전계효과 트랜지스터 회로의 게이트단자 파형 왜곡 제어회로
CA2202457A1 (en) * 1997-04-11 1998-10-11 Telecommunications Research Laboratories Microwave phase shifter including a reflective phase shift stage and a frequency multiplication stage
US6404823B1 (en) * 1998-07-01 2002-06-11 Conexant Systems, Inc. Envelope feedforward technique with power control for efficient linear RF power amplification
JP3405401B2 (ja) 1999-06-15 2003-05-12 日本電気株式会社 前置補償型線形化器および線形化増幅器
JP2000357927A (ja) 1999-06-17 2000-12-26 Nec Corp リニアライザ
JP2001223539A (ja) 2000-02-08 2001-08-17 Nec Corp アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器
WO2002015391A1 (en) * 2000-08-11 2002-02-21 The National University Of Singapore Programmable radio frequency predistortion linearizer and method thereof
JP2002368546A (ja) 2001-06-06 2002-12-20 Nec Corp 前置歪み補償器とそれを使用する線形増幅器
KR100471386B1 (ko) * 2002-06-05 2005-02-21 주식회사 웨이브아이씨스 전기적 튜닝이 가능한 전치왜곡기
KR100457785B1 (ko) * 2002-06-05 2004-11-18 주식회사 웨이브아이씨스 전기적 튜닝이 가능한 전치왜곡기
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649478B1 (ko) * 2005-10-24 2006-11-27 세원텔레텍 주식회사 기지국용 이중대역 전치왜곡 선형화 증폭장치
KR101670336B1 (ko) * 2015-10-07 2016-10-28 금오공과대학교 산학협력단 고주파 영상 초음파 시스템을 위한 파워 앰프 선형자

Also Published As

Publication number Publication date
US20060197595A1 (en) 2006-09-07
KR100965700B1 (ko) 2010-06-24
DE602006021087D1 (de) 2011-05-19
EP1699133B1 (en) 2011-04-06
US7408408B2 (en) 2008-08-05
EP1699133A1 (en) 2006-09-06

Similar Documents

Publication Publication Date Title
KR100965700B1 (ko) 전치왜곡기
JP3954114B2 (ja) 高線形性動作モードと高効率性動作モードを有する増幅回路
Fu et al. Improving power amplifier efficiency and linearity using a dynamically controlled tunable matching network
US7893770B2 (en) Power amplification device
KR100832160B1 (ko) 결합된 아웃페이징 전력 증폭기의 출력 임피던스를 매칭시키는 방법과 장치, 통신 디바이스, 무선 통신 디바이스 및 무선 통신 시스템
JP2001168647A5 (ko)
TW200509547A (en) High frequency power amplification module and wireless communication device
US10523161B2 (en) Power amplification module
JP5217182B2 (ja) 高周波増幅回路
US10511264B2 (en) Adaptive impedance power amplifier
JP2024063040A (ja) 可変電力増幅器バイアスインピーダンス
Mohamed et al. Doherty power amplifier with enhanced efficiency at extended operating average power levels
Mariappan et al. A 1.7-to-2.7 GHz 35–38% PAE multiband CMOS power amplifier employing a digitally-assisted analog pre-distorter (DAAPD) reconfigurable linearization technique
Woo et al. A wideband envelope-tracking CMOS linear transmitter without digital predistortion
Motoyama et al. Stacked FET structure for multi-band mobile terminal power amplifier module
WO2003012981B1 (en) Active element bias circuit for rf power transistor input
US8335481B2 (en) Load modulation arrangement
KR100457785B1 (ko) 전기적 튜닝이 가능한 전치왜곡기
KR100471386B1 (ko) 전기적 튜닝이 가능한 전치왜곡기
Hamidi et al. Fully integrated CMOS tunable power amplifier using reconfigurable input/interstage/output matching networks
Sugiura et al. A 26-GHz-band high efficiency stacked-FET power amplifier IC with adaptively controlled load and bias circuits in 40-nm SOI CMOS
JP2004289492A (ja) ドハーティ増幅器
KR100370545B1 (ko) 고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치
CN217985011U (zh) 功率放大电路
Mohammed et al. A 15.5 W Si-LDMOS Balanced Power Amplifier with 53% Ultimate PAE for High Speed LTE

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee