KR20060093225A - 질화갈륨 박막으로부터 기판을 분리하는 방법 - Google Patents

질화갈륨 박막으로부터 기판을 분리하는 방법 Download PDF

Info

Publication number
KR20060093225A
KR20060093225A KR1020050014253A KR20050014253A KR20060093225A KR 20060093225 A KR20060093225 A KR 20060093225A KR 1020050014253 A KR1020050014253 A KR 1020050014253A KR 20050014253 A KR20050014253 A KR 20050014253A KR 20060093225 A KR20060093225 A KR 20060093225A
Authority
KR
South Korea
Prior art keywords
gallium nitride
thin film
substrate
light emitting
emitting device
Prior art date
Application number
KR1020050014253A
Other languages
English (en)
Other versions
KR101047762B1 (ko
Inventor
이현재
하준석
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050014253A priority Critical patent/KR101047762B1/ko
Publication of KR20060093225A publication Critical patent/KR20060093225A/ko
Application granted granted Critical
Publication of KR101047762B1 publication Critical patent/KR101047762B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨 박막으로부터 기판을 분리하는 방법에 관한 것으로, 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 만들어진 본딩용 페이스트를 발광소자용 질화갈륨 적층 박막에 코팅하고, 지지기판을 올려 놓은 다음, 열처리 공정을 수행하여 지지기판을 발광소자용 질화갈륨 적층 박막에 본딩함으로써, 공정을 단순화시킬 수 있고 대량생산을 할 수 있는 효과가 있다.
질화갈륨, 기판, 이탈, 페이스트, 합금, 플럭스

Description

질화갈륨 박막으로부터 기판을 분리하는 방법 { Method for lifting off substrate from GaN thin film }
도 1a 내지 1e는 종래 기술에 따른 발광소자용 질화갈륨 적층 박막과 사파이어 기판을 분리하는 방법을 설명하기 위한 단면도
도 2는 종래 기술에 따른 발광소자용 질화갈륨 적층 박막과 사파이어 기판을 분리하는 다른 방법을 설명하기 위한 단면도
도 3a 내지 3c는 종래 기술에 따른 질화갈륨층과 사파이어 기판을 분리하는 다른 방법을 설명하기 위한 단면도
도 4는 본 발명에 따른 질화갈륨 박막으로부터 기판을 분리하는 방법을 설명하기 위한 흐름도
도 5a 내지 5c는 본 발명에 따라 질화갈륨 박막 상부에 본딩용 페이스트가 코팅된 상태를 도시한 단면도
도 6a 내지 6c는 본 발명에 따라 다른 질화갈륨 박막 상부에 본딩용 페이스트가 코팅된 상태를 도시한 단면도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 121 : 발광 소자용 질화갈륨 박막 패턴
123 : 선택 식각용 물질 125 : 본딩용 페이스트
130 : 지지 기판
본 발명은 질화갈륨 박막으로부터 기판을 분리하는 방법에 관한 것으로, 보다 상세하게는 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 만들어진 본딩용 페이스트를 발광소자용 질화갈륨 적층 박막에 코팅하고, 지지기판을 올려 놓은 다음, 열처리 공정을 수행하여 지지기판을 발광소자용 질화갈륨 적층 박막에 본딩함으로써, 공정을 단순화시킬 수 있고 대량생산을 할 수 있는 질화갈륨 박막으로부터 기판을 분리하는 방법에 관한 것이다.
일반적으로, 질화갈륨(GaN)을 성장시키기 위해서 가장 좋은 것은 질화갈륨기판이다.
그러나, 질화갈륨기판은 질화갈륨의 성장이 어려움으로 인해 가격이 매우 비싸다.
그러므로, 대부분의 질화갈륨은 사파이어(Al2O3), 실리콘 카바이드(SiC), 갈륨비소(GaAs) 기판 등과 같은 이종기판에서 성장시킨다.
이런, 이종기판들 중에 현재 가장 폭넓게 사용되고 있는 기판은 사파이어 기판이다.
그러나, 사파이어(Al2O3) 기판은 질화갈륨을 이용한 소자 제작에 있어 사파이어 자체의 비전도성과 낮은 열전도도로 인해 소자 제작 및 소자 구동에 있어 많은 문제를 야기시키게 된다.
즉, 질화갈륨은 900 ~ 1000℃의 고온에서 성장되기 때문에, 열팽창 계수에 의한 스트레스가 발생된다.
이러한, 스트레스의 원인으로 기판의 휘어짐 현상이 발생된다.
한편, 최근, 소자 제작한 후, LLO(Laser Lift-Off) 방법 등을 이용하여 사파이어 기판을 제거하는 방법에 대한 연구가 활발히 진행되고 있는데, 사파이어 기판을 제거하기 위해서는 우선 소자가 적층된 막을 우수한 전도성과 열전도도를 갖는 실리콘(Si), 갈륨비소(GaAs) 등의 기판이나 금속판에 접합하게 된다.
도 1a 내지 1e는 종래 기술에 따른 발광소자용 질화갈륨 적층 박막과 사파이어 기판을 분리하는 방법을 설명하기 위한 단면도로서, 먼저, 도 1a에 도시된 바와 같이, 사파이어 기판(10) 상부에 발광소자용 질화갈륨 적층 박막(20)을 형성하고, 도 1b와 같이, 상기 발광소자용 질화갈륨 적층 박막(20)의 일부를 선택적으로 식각하여 발광소자용 질화갈륨 박막 패턴(21)을 형성한다.
여기서, 발광소자용 질화갈륨 적층 박막(20)은 복수개의 발광소자가 형성된 질화갈륨 적층 박막을 의미하고, 선택적으로 식각하는 것은 각각의 낱개의 발광소 자로 격리(Isolation)시키는 것이다.
이러한, 선택적으로 식각하는 공정은 후술되는 사파이어 이탈공정에서 스트레스를 줄이고, 크랙(Crack)의 전이를 줄이기 위해 사용된다.
이 때, 상기 발광소자용 질화갈륨 박막 패턴(21) 내에는 개구(21a)가 형성되어 있다.
그 다음, 상기 발광소자용 질화갈륨 박막 패턴(21) 상부에 P전극(22)을 형성하고, 상기 개구(21a)에 선택적 식각용 물질(23)을 채워 넣는다.(도 1c)
여기서, 상기 선택적 식각용 물질(23)은 질화갈륨 박막 패턴(21)으로부터 선택적으로 식각될 수 있는 물질로, 에폭시, 포토레지스트, 폴리이미드와 같은 물질 또는 Cu, Al, Au, Pt와 In과 같은 금속이다.
연이어, 상기 P전극(22) 상부에 지지기판(25)을 접합용 물질(24)로 본딩한다.(도 1d)
이 때, 도 2에 도시된 바와 같이, 상기 P전극(22)과 상기 선택적 식각용 물질(23) 상부에 지지기판(25)을 본딩할 접합용 물질(24)을 본딩하고 상기 지지기판(25)을 접합시킬 수도 있다.
마지막으로, 상기 사파이어 기판(10)을 이탈시킨다.(도 1f)
이 제거공정은 통상적인 레이저 리프트 오프(Laser lift off)공정을 수행한다.
도 3a 내지 3c는 종래 기술에 따른 질화갈륨층과 사파이어 기판을 분리하는 다른 방법을 설명하기 위한 단면도로서, 먼저, 사파이어 기판(10) 상부에 발광소자 용 질화갈륨 적층 박막(20)을 형성한다.(도 3a)
그 후, 상기 발광소자용 질화갈륨 적층 박막(20) 상부에 P-전극용 및 접합용 물질(30)을 증착하고, 상기 P-전극용 및 접합용 물질(30) 상부에 두꺼운 금속막(31)을 증착한다.(도 3b)
마지막으로, 상기 사파이어 기판(10)을 상기 발광소자용 질화갈륨 적층 박막(20)부터 이탈시킨다.(도 3c)
전술된 공정과 같이, 질화갈륨 박막과 사파이어 기판을 분리공정을 수행하는데, 질화갈륨과 사파이어의 열팽창 계수 차이에 의하여 기판의 휘어짐은 이 분리공정에 치명적인 요소가 된다.
즉, 휘어짐 현상이 그 대표적인 예라고 할 수 있는데, 접합과정에서 이러한 휘어짐 현상은 더욱더 가중되게 되며 이렇게 가중된 스트레스로 인해 분리된 질화갈륨 박막은 크랙(Crack) 등과 같은 많은 결함이 생성되는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 만들어진 본딩용 페이스트로 발광소자용 질화갈륨 적층 박막에 코팅하고, 지지기판을 올려 놓은 다음, 열처리 공정을 수행하여 지지기판을 발광소자용 질화갈륨 적층 박막에 본딩함으로써, 공정을 단순화시킬 수 있고 대량생산을 할 수 있는 질화갈륨 박막으로부터 기판을 분리하는 방법을 제공하는 데 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 본딩용 페이스트를 만드는 단계와;
기판 상부에 형성된 발광소자용 질화갈륨 적층 박막 상부에 상기 본딩용 페이스트를 코팅하는 단계와;
상기 코팅된 본딩용 페이스트 상부에 지지기판을 올려놓고, 열처리를 수행하여 발광소자용 질화갈륨 적층 박막과 지지기판을 본딩하는 단계와;
상기 기판을 상기 발광소자용 질화갈륨 적층 박막으로부터 이탈시키는 단계를 포함하여 이루어진 질화갈륨 박막으로부터 기판을 분리하는 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4는 본 발명에 따른 질화갈륨 박막으로부터 기판을 분리하는 방법을 설명하기 위한 흐름도로서, 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 본딩용 페이스트를 만든다.(S10단계)
상기 합금 입자는 Sn, In, Ag, Cu, Au, Bi와 Zn 중 하나 이상이 포함된 합금입자이다.
그 후, 기판 상부에 형성된 발광소자용 질화갈륨 적층 박막 상부에 상기 본딩용 페이스트를 코팅한다.(S20단계)
여기서, 상기 코팅하는 방법은, 스크린 프린팅(Screen printing) 또는 스핀 코팅(Spin coating) 방법이다.
연이어, 상기 코팅된 본딩용 페이스트 상부에 지지기판을 올려놓고, 열처리를 수행하여 발광소자용 질화갈륨 적층 박막과 지지기판을 본딩한다.(S30단계)
상기 열처리 공정의 온도는 100 ~ 350℃에서 수행되는 것이 바람직하며, 사파이어 기판과 같은 이종기판에서 성장된 질화갈륨에 내재된 스트레스를 금속의 연성과 저온 열처리 방식을 통해 최소화시킬 수 있는 것이다.
마지막으로, 상기 기판을 상기 발광소자용 질화갈륨 적층 박막으로부터 이탈시킨다.(S40단계)
여기서, 상기 기판은 사파이어 기판이 바람직하다.
도 5a 내지 5c는 본 발명에 따라 질화갈륨 박막 상부에 본딩용 페이스트가 코팅된 상태를 도시한 단면도로서, 먼저, 기판(100) 상부에 발광소자용 질화갈륨 적층 박막을 형성하고, 상기 발광소자용 질화갈륨 적층 박막의 일부를 선택적으로 식각하여 발광소자용 질화갈륨 박막 패턴(121)을 형성한다.
그 후, 도 5a에 도시된 바와 같이, 상기 발광소자용 질화갈륨 박막이 식각되어 제거된 영역에 선택적 식각용 물질(123)을 채워 넣고, 상기 발광소자용 질화갈륨 박막 패턴(121) 및 상기 선택적 식각용 물질로 이루어진 막 상부에 본딩용 페이스트(125)를 코팅한다.
여기서, 선택적 식각용 물질로 이루어진 막은 SiO2, TiO2, SiN, Al2O3, Ta2O3 등과 물질로 구성되는 HR(High Reflection)막, 에폭시막과 포토레지스트막 중 어느 하나로 형성할 수 있다.
한편, 도 6a 내지 6c는 본 발명에 따라 다른 질화갈륨 박막 상부에 본딩용 페이스트가 코팅된 상태를 도시한 단면도로서, 도 6a와 같이, 기판(100) 상부에 발광소자용 질화갈륨 적층 박막(120)을 형성하고, 이 발광소자용 질화갈륨 적층 박막 상부에 본딩용 페이스트(125)를 코팅하는 것이다.
상기 도 5a와 도 6a 후에, 본딩용 페이스트(125) 상부에 지지기판(130)을 올려놓고, 열처리 공정을 수행하면, 상기 발광소자용 질화갈륨 적층 박막과 지지기판은 본딩된다.(도 5b 및 도 6b)
즉, 본 발명은 간단한 코팅방법 및 열처리 공정을 수행하여 지지기판을 발광소자용 질화갈륨 적층 박막에 본딩함으로써, 공정이 단순화되고 대량생산을 할 수 있는 것이다.
또한, 열처리 공정으로 상기 본딩용 페이스트에 의해 본딩된 발광 소자용 질화갈륨 적층 박막은 그 접합 밀도가 치밀하여, 기판의 이탈시키는 수율을 향상시킬 수 있다.
그 후, 상기 발광소자용 질화갈륨 적층 박막이 성장된 기판을 이탈시킨다.(도 5c 및 도 6c)
여기서, 상기 기판이 사파이어 기판인 경우, 레이저 리프트 오프 공정으로 제거한다.
이상 상술한 바와 같이, 본 발명은 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 만들어진 본딩용 페이스트로 발광소자용 질화갈륨 적층 박막에 코팅하고, 지지기판을 올려 놓은 다음, 열처리 공정을 수행하여 지지기판을 발광소자용 질화갈륨 적층 박막에 본딩함으로써, 공정을 단순화시킬 수 있고 대량생산을 할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 합금(Alloy) 입자와 플럭스(Flux)를 혼합하여 본딩용 페이스트를 만드는 단계와;
    기판 상부에 형성된 발광소자용 질화갈륨 적층 박막 상부에 상기 본딩용 페이스트를 코팅하는 단계와;
    상기 코팅된 본딩용 페이스트 상부에 지지기판을 올려놓고, 열처리를 수행하여 발광소자용 질화갈륨 적층 박막과 지지기판을 본딩하는 단계와;
    상기 기판을 상기 발광소자용 질화갈륨 적층 박막으로부터 이탈시키는 단계를 포함하여 이루어진 질화갈륨 박막으로부터 기판을 분리하는 방법.
  2. 제 1 항에 있어서,
    상기 합금 입자는,
    Sn, In, Ag, Cu, Au, Bi와 Zn 중 하나 이상이 포함된 합금입자인 것을 특징으로 하는 질화갈륨 박막으로부터 기판을 분리하는 방법.
  3. 제 1 항에 있어서,
    상기 코팅하는 방법은,
    스크린 프린팅(Screen printing) 또는 스핀 코팅(Spin coating) 방법인 것을 특징으로 하는 질화갈륨 박막으로부터 기판을 분리하는 방법.
  4. 제 1 항에 있어서,
    상기 열처리 공정의 온도는,
    100 ~ 350℃인 것을 특징으로 하는 질화갈륨 박막으로부터 기판을 분리하는 방법.
  5. 제 1 항에 있어서,
    상기 기판 상부에 형성된 발광소자용 질화갈륨 적층 박막은,
    상기 기판 상부에 발광소자용 질화갈륨 적층 박막을 형성하고, 상기 발광소자용 질화갈륨 적층 박막의 일부를 선택적으로 식각하여 발광소자용 질화갈륨 박막 패턴을 형성하고, 상기 발광소자용 질화갈륨 박막이 식각되어 제거된 영역에 선택적 식각용 물질을 채워 넣어 형성하는 것이고;
    상기 본딩용 페이스트는 발광소자용 질화갈륨 박막 패턴 및 상기 선택적 식각용 물질로 이루어진 막 상부에 본딩용 페이스트에 코팅하는 것을 특징으로 하는 질화갈륨 박막으로부터 기판을 분리하는 방법.
  6. 제 5 항에 있어서,
    상기 선택적 식각용 물질로 이루어진 막은,
    HR(High Reflection)막, 에폭시막과 포토레지스트막 중 어느 하나로 형성하는 것을 특징으로 하는 질화갈륨 박막으로부터 기판을 분리하는 방법.
KR1020050014253A 2005-02-21 2005-02-21 질화갈륨 박막으로부터 기판을 분리하는 방법 KR101047762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014253A KR101047762B1 (ko) 2005-02-21 2005-02-21 질화갈륨 박막으로부터 기판을 분리하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014253A KR101047762B1 (ko) 2005-02-21 2005-02-21 질화갈륨 박막으로부터 기판을 분리하는 방법

Publications (2)

Publication Number Publication Date
KR20060093225A true KR20060093225A (ko) 2006-08-24
KR101047762B1 KR101047762B1 (ko) 2011-07-07

Family

ID=37601422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014253A KR101047762B1 (ko) 2005-02-21 2005-02-21 질화갈륨 박막으로부터 기판을 분리하는 방법

Country Status (1)

Country Link
KR (1) KR101047762B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765453B1 (ko) * 2007-03-20 2007-10-09 (주)에피플러스 발광 다이오드의 형성방법
KR100916366B1 (ko) * 2006-12-08 2009-09-11 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
WO2009148253A3 (ko) * 2008-06-02 2010-03-18 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438974B2 (ja) * 2000-10-05 2010-03-24 千住金属工業株式会社 ソルダペ−スト
JP4242599B2 (ja) * 2002-04-08 2009-03-25 パナソニック株式会社 窒化物半導体装置の製造方法及び窒化物半導体基板の製造方法
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916366B1 (ko) * 2006-12-08 2009-09-11 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR100765453B1 (ko) * 2007-03-20 2007-10-09 (주)에피플러스 발광 다이오드의 형성방법
WO2009148253A3 (ko) * 2008-06-02 2010-03-18 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
US8877530B2 (en) 2008-06-02 2014-11-04 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US9224910B2 (en) 2008-06-02 2015-12-29 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates

Also Published As

Publication number Publication date
KR101047762B1 (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
JP4565391B2 (ja) 発光素子及びその製造方法
KR100606551B1 (ko) 발광소자 제조방법
TWI569408B (zh) 微型元件穩定結構
TWI311380B (en) Method for manufacturing vertical structure light emitting diode
JP5273423B2 (ja) 窒化物半導体発光素子の製造方法
JP2007073986A (ja) GaNベースの半導体デバイスを製造する方法
JP2010056458A (ja) 発光素子の製造方法
CN108475626A (zh) 工程化衬底上的芯片级封装固态器件的剥离工艺
US11152216B2 (en) Method for manufacturing semiconductor device
KR101047762B1 (ko) 질화갈륨 박막으로부터 기판을 분리하는 방법
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
KR100691186B1 (ko) 수직구조 발광 다이오드의 제조 방법
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
JP5486578B2 (ja) 半導体製造方法
WO2023197480A1 (zh) 色转换结构制作方法、色转换结构、晶粒制作方法及晶粒
KR100682271B1 (ko) 수직형 발광소자 제조방법
JP4997502B2 (ja) 半導体素子の製造方法
KR100609119B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
CN115332400A (zh) 基于临时键合技术的Micro-LED芯片结构的制备方法
KR100600371B1 (ko) 발광 소자의 제조 방법
TWI702733B (zh) 發光元件的安裝方法
US20050186764A1 (en) Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
KR100631416B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
WO2024034480A1 (ja) マイクロled用接合型ウェーハの製造方法
TW202414515A (zh) 微型led用接合型晶圓的製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 8

R401 Registration of restoration