KR20060089475A - 반도체 패키지 검사장치 및 이를 이용한 검사방법 - Google Patents

반도체 패키지 검사장치 및 이를 이용한 검사방법 Download PDF

Info

Publication number
KR20060089475A
KR20060089475A KR1020050010731A KR20050010731A KR20060089475A KR 20060089475 A KR20060089475 A KR 20060089475A KR 1020050010731 A KR1020050010731 A KR 1020050010731A KR 20050010731 A KR20050010731 A KR 20050010731A KR 20060089475 A KR20060089475 A KR 20060089475A
Authority
KR
South Korea
Prior art keywords
socket
semiconductor package
guide tool
head assembly
package
Prior art date
Application number
KR1020050010731A
Other languages
English (en)
Other versions
KR100640634B1 (ko
Inventor
이현근
방정호
심현섭
이재일
윤금진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050010731A priority Critical patent/KR100640634B1/ko
Priority to US11/347,569 priority patent/US20060187647A1/en
Publication of KR20060089475A publication Critical patent/KR20060089475A/ko
Application granted granted Critical
Publication of KR100640634B1 publication Critical patent/KR100640634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

커버가 없는 소켓을 사용할 수 있는 반도체 패키지 검사 장치 및 이를 이용한 검사방법에 관해 개시한다. 이를 위해 본 발명은 소켓의 커버가 하는 기능을 소켓에 반도체 패키지를 로딩(loading)하고 언로딩(unloading)하는데 사용되는 검사장치인 헤드 어셈블리의 가이드 툴(guise tool)에 포함시켜 반도체 패키지를 검사한다.
번인 보오드, 소켓, 헤드 어셈블리, 병렬검사, 소켓 커버.

Description

반도체 패키지 검사장치 및 이를 이용한 검사방법{Testing kit of semiconductor package and method for testing semiconductor package using the same}
도 1은 일반적인 번인 보오드(burn-in board) 및 이에 탑재된 소켓을 설명하기 위한 단면도이다.
도 2는 종래 기술에 의한 소켓(socket)의 측면도이다.
도 3은 종래 기술에 의한 소켓의 평면도이다.
도 4 및 도 5는 종래 기술에 의한 소켓에서 소켓 래치(latch)가 동작하는 방식을 설명하기 위한 단면도이다.
도 6은 본 발명의 바람직한 실시예에 의한 소켓의 측면도이다.
도 7은 본 발명의 바람직한 실시예에 의한 소켓의 평면도이다.
도 8은 본 발명의 바람직한 실시예에 의한 헤드 어셈블리의 사시도이다.
도 9는 도8의 평면도이다.
도 10은 도8의 정면도이다.
도 11은 도 8의 단위 헤드 어셈블리의 사시도이다.
도 12는 도 8에 장착된 가이드 툴(tool)의 평면도이다.
도 13은 도 12의 사시도이다.
도 14는 12의 A 방향과 C 방향의 측면도이다.
도 15는 도 8에 장착된 가이드 툴(guide tool)의 밑면도이다.
도 16은 도 15의 사시도이다.
도 17은 헤드 어셈블리(head assembly)의 패키지 가이더(package guider)에 의해 반도체 패키가 낙하되면서 정렬되는 것을 도시한 단면도이다.
본 발명은 반도체 패키지의 검사장치 및 이를 이용한 검사방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 검사에 사용되는 헤드 어셈블리 및 소켓과 이를 이용한 검사방법에 관한 것이다.
최근 반도체 패키지의 형태가 더욱 얇아지고, 크기가 더욱 축소되면서 그에 맞추어 반도체 패키지의 외부연결단자도 기존의 리드를 사용하는 QFP(Quad Flat Package) 등에서 솔더볼을 사용하는 BGA 패키지와, 솔더 랜드(solder land)를 사용하는 LGA(Land Grid Array) 패키지로 변해가고 있다.
일반적으로 반도체 소자는 그 기능이 정상적인 비정상적인지를 제조공정에서 수 차례 검사하게 되는데, 이것을 컴퓨터에 각종 계측장비를 장착한 테스터(tester)를 사용하여 진행하게 된다. 이러한 테스터를 사용한 반도체 소자의 전기적 검사로는, 웨이퍼 상태에서 진행되는 전기적 다이 분류 검사(EDS: Electrical Die Sorting), 반도체 패키지 형태로 조립이 완료된 상태에서 수행되는 최종검사 (Final test) 및 웨이퍼 상태의 반도체 칩 및 조립이 완료된 상태의 반도체 패키지에 대한 신뢰도 검사 등이 있다.
또한 상기 최종검사는, 상온 최종 검사(room temperature electrical final test), 상온보다 낮은 온도에서 실시하는 저온 최종 검사(cold temperature electrical final test) 및 상온보다 높은 온도에서 실시하는 고온 최종검사(hot temperature electrical final test) 등이 있다. 그리고 상기 신뢰도 검사는 수많은 종류의 신뢰도 검사가 있으나, 소켓을 사용한 대표적인 신뢰도 검사로는 번인 검사(burn-in)가 있다. 상기 번인 검사는 반도체 소자의 초기 불량품을 스크린(screen)하기 위하여 고온 및 높은 전압과 같은 혹독한 조건을 반도체 소자에 가하여 제품 출하 전에 초기 불량의 가능성이 있는 반도체 소자를 사전에 제거하는 검사이다.
또한, 테스터를 이용한 반도체 소자의 전기적 검사는, 테스터에서 반도체 소자를 검사하는 방식에 따라 직렬 검사(Serial test)와 병렬 검사(parallel test)로 분류한다. 상기 직렬 검사는 반도체 패키지를 하나씩 검사하는 방법이고, 병렬 검사는 동시에 많은 수의 반도체 칩 혹은 반도체 패키지를 일괄적으로 검사하는 방식이다.
통상적으로 상기 번인 검사 및 병렬 검사는 하나의 인터페이스 보오드(interface board)에 32 내지 256개의 소켓을 내장하고 있어, 많은 개수 반도체 칩 혹은 반도체 패키지를 동시에 일괄적으로 검사할 수 있다. 상기 인터페이스 보오드는 반도체 소자와 테스터를 전기적으로 연결하는데 사용되는 보오드를 말한다.
도 1은 일반적인 번인 보오드 및 이에 탑재된 소켓을 설명하기 위한 단면도이고, 도 2는 종래 기술에 의한 소켓의 측면도이고, 도 3은 종래 기술에 의한 소켓의 평면도이다.
도 1 내지 도 3을 참조하면, 일반적으로 번인 보오드(201)에 소켓(200)이 탑재되는 방식은 인터페이스 보오드(20) 위에 지지재(12)를 세워 보조 보오드(10)를 설치한 후 소켓(200)이 설치된다. 상기 소켓(200)은 크게 소켓 본체(214)와 커버(202), 소켓 콘택기판(208)과 소켓 핀(210) 및 반도체 패키지를 고정시키는데 사용되는 래치(204)가 각각 있다.
이때 소켓(200)의 커버(202)의 역할은 래치(204)를 눌러 도4와 같이 반도체 패키지가 외부에서 로딩(loading)되게 하거나, 래치(204)의 누름을 해제하여 로딩된 반도체 패키지가 소켓 콘택기판(208) 위에서 고정되게 하는 역할을 수행한다.
또한 도면에 도시되지 않았지만, 도3의 평면도에서 커버 하부에 있는 슬라이드 구동부를 눌러 소켓핀(210)의 개폐를 가능하게 하여 반도체 패키지의 솔더볼이 소켓 콘택기판(208)에 있는 소켓핀(210)과 접속되게 하는 역할을 수행한다.
그러나, MBT(Monitoring Burn-in Test, 이하 'MBT') 설비에서 번인검사를 진행할 때에 랙(rack)이라 불리는 챔버(chamber)에는 도 1에 도시된 번인보오드(201)가 수십 개 슬롯(slot)에 끼워져 들어간다. 이때 슬롯에 끼워진 번인 보오드와 번인 보오드 사이의 간격이 상하 방향에서 매우 협소하여 위에 있는 번인 보오드(201)의 지지대(22)와 아래에 있는 번인 보오드(201)의 소켓(200)의 커버(202)가 서로 충돌하여 파손될 위험이 있다. 또한 슬롯에 끼워져 들어간 번인 보오드(201) 사이의 간격이 매우 좁아 랙(rack) 내부에 온도를 고온으로 올릴 때 공기의 흐름이 원활하지 못한 문제점이 있다.
상술한 소켓을 사용하여 반도체 패키지를 검사하는 선행기술이 미국 특허 공개번호 2004-0112142-A1호(공개일: 2004' Jun. 17)에 "Test kit for semiconductor package and method for testing semiconductor package using the same"란 제목으로 삼성전자에 의해 출원된 바 있다.
도 4 및 도 5는 종래 기술에 의한 소켓에서 소켓 래치가 동작하는 방식을 설명하기 위한 단면도이다.
도 4 및 도 5를 참조하면, 도 4는 반도체 패키지(40)가 소켓(200)에 로딩되는 도면이고, 도 5는 반도체 패키지가 소켓(200)에 탑재되어 래치(204)에 의해 고정된 형태를 설명하는 도면이다. 일반적으로 LGA(Land Grid Array. 이하 'LGA') 패키지용 소켓의 경우, 외부연결단자가 랜드(land)이기 때문에 소켓핀(210) 스스로 접속이 불가능하다 따라서 소켓(200) 내부에 있는 래치(204)의 누르는 힘에 의해 외부연결단자인 랜드의 접속이 가능하다.
이 경우 LGA 패키지의 크기가 커지면, 접속을 확실히 하기 위해 래치(204)의 길이도 길어져야 하는데 이는 커버(202)의 높이를 높이는 결과를 초래한다. 그러나 상술한 바와 같이 랙(rack)에서 번인 보오드 사이의 상하 간격이 협소하여 소켓(200)에 있는 커버(202)가 빈번히 손상되는 문제로 인하여 래치(204)의 길이를 늘리는 것이 실제적으로 어렵다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 소켓에서 커버를 제거하고 커버가 수행하던 역할을 반도체 패키지를 로딩하고 정렬하는 기능을 수행하던 헤드 어셈블리에서 수행하도록 하는 반도체 패키지 검사장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 검사장치를 이용한 반도체 패키지 검사방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 반도체 패키지 검사장치는, ① 반도체 패키지를 로딩/언로딩(loading/unloading)할 수 있는 픽 앤 플레이스 툴(pick and place tool)과, ② 상기 픽 앤 플레이스 툴 외곽에서 낙하하는 상기 반도체 패키지를 정렬시키는 기능을 수행하는 패키지 가이더(package guider)와, 상기 패키지 가이더 외곽에 설치되어 소켓과 맞닿아 상기 패키지 가이더가 정확하게 동작하도록 선 정렬(pre-alignment)을 수행하고, 소켓의 래치를 개폐하고, 소켓 핀들을 개폐할 수 있는 돌출부를 구비하는 가이드 툴(guide tool)을 포함하는 헤드 어셈블리(head assembly) 및 ③ 상기 헤드 어셈블리 아래에서 상기 픽 앤 플레이스 툴 및 헤드 어셈블리에 의해 로딩된 반도체 패키지를 테스터와 연결하는 기능을 수행하는 소켓을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 소켓은 소켓 커버가 없으며 상기 가이드 툴의 돌출부와 대응하는 구조인 것이 적합하다.
이를 위하여 상기 헤드 어셈블리의 가이드 툴은, 사각형태의 가이드 툴 본체 와, 상기 가이드 툴 본체의 바닥에 형성되고 마주보는 두 변에 형성되어 소켓에 있는 래치 구동부를 눌러주는 역할을 수행하는 래치 프레스(latch press)와, 상기 가이드 툴 본체의 바닥의 다른 영역에 형성되어 소켓에 있는 슬라이드 구동부를 눌러 소켓 핀의 개폐를 가능하게 하는 슬라이드 포스트(slide post)로 이루어지며, 상기 래치 프레스와 슬라이드 포스트가 가이드 툴의 돌출부에 해당된다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 소켓은 LGA용 소켓인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 패키지 검사방법은, 커버가 없는 복수개의 소켓들이 장착된 인터페이스 보오드와, 패키지 가이더와 가이드 툴이 설치된 헤드 어셈블리를 준비한다. 상기 인터페이스 보오드에 있는 소켓으로 반도체 패키지를 로딩하기 위해 헤드 어셈블리가 아래로 이동한다. 상기 헤드 어셈블리의 가이드 툴에 있는 슬라이드 포스트가 상기 소켓에 삽입되어 선 정렬된다. 상기 헤드 어셈블리의 가이드 툴에 있는 래치 프레스가 상기 소켓의 래치를 누른다. 상기 헤드 어셈블리가 소켓에 결합된 상태에서 헤드 어셈블리의 패키지 가이더를 통해 픽 앤 플레이스 툴에 의해 운반된 반도체 패키지가 소켓에 놓여 로딩(loading)된다. 상기 헤드 어셈블리가 상기 소켓에서 분리되면서 반도체 패키지가 소켓의 래치에 의해 고정되면서 반도체 패키지가 소켓에 접속된다. 마지막으로 상기 소켓에 접속된 반도체 패키지에 대한 전기적 검사를 진행한다.
본 발명의 바람직한 실시예에 의하면, 상기 소켓은 상기 헤드 어셈블리의 가이드 툴에 있는 슬라이드 포스트가 삽입될 수 있는 슬라이드 구동부가 표면에 형성 되어 있는 것이 적합하다.
본 발명에 따르면, MBT 번인 보오드 혹은 병렬검사에 사용되는 인터페이스 보오드에 있는 소켓에서 커버를 제거하고 그 기능을 헤드 어셈블리에서 대신 수행하게 함으로써 소켓의 높이를 20~50%까지 줄여 보다 쉽게 반도체 패키지를 병렬 검사할 수 있으며, 소켓의 개발비용 및 단가를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 6은 본 발명의 바람직한 실시예에 의한 소켓의 측면도이고, 도 7은 본 발명의 바람직한 실시예에 의한 소켓의 평면도이다.
도 6 및 도 7을 참조하면, 본 발명에서 사용되는 소켓(1200)은 커버가 제거된 것이 특징이다. 기존에 있던 래치(1204), 소켓 콘택기판(1208), 지지대(1202), 소켓핀(1210)의 구조는 동일하다. 그러나 평면에서 보았을 때, 래치 구동부(1218)와, 슬라이드 구동부(1220)가 외부로 노출되는 특징이 있다. 기존에는 래치 구동부(1218)와 슬라이드 구동부(1220)가 커버에 의해 덮여졌으나, 본 발명에서는 외부로 드러나게 되어 있다.
상기 래치 구동부(1218)는 외부에서 누르는 힘을 받으면, 래치가 열리는 기능이 있고, 3곳의 슬라이드 구동부(1220)는 외부에서 누르는 힘을 받으면 소켓핀 (1210)이 열려 반도체 패키지의 외부연결단자(솔더볼 혹은 솔더 랜드)가 소켓핀(1210)과 연결되게 하는 기능이 있다.
종래 기술에서는 이러한 래치 구동부(1218)의 작동 및 슬라이드 구동부(1220)의 작동이 커버에 의하여 이루어졌지만, 본 발명에서는 래치 구동부(1218)의 작동 및 슬라이드 구동부(1220)의 작동이 반도체 패키지를 로딩하는데 사용되는 헤드 어셈블리(도8의 100)에 있는 가이드 툴(도13의 300)의 돌출부의 누름으로 이루어진다. 이를 위하여 상기 래치 구동부(1218) 및 슬라이드 구동부(1220)의 위치는 헤드 어셈블리의 가이드 툴에 있는 래치 프레스(도13의 304) 및 슬라이드 포스트(slide post, 306)와 서로 대응되는 위치에 설치된다.
상기 소켓(1200)은 MBT 검사의 번인 보오드나 반도체 패키지 최종검사 공정에서 사용되는 병렬용 인터페이스 보오드에 탑재되는 소켓인 것이 적합하나, 그 외에 용도로도 변형되어 적용될 수 있다. 또한 MBT 검사의 번인 보오드인 경우, LGA 패키지용 소켓에서 커버를 제거할 경우, 랙(rack)에서 번인 보오드를 슬롯(slot)에 한 장씩 끼울 때, 상하 번인 보오드 사이의 간격이 협소하여 소켓이 손상을 받는 문제를 해결하여 보다 쉽게 번인 검사를 수행할 수 있는 장점이 있다.
도 8은 본 발명의 바람직한 실시예에 의한 헤드 어셈블리의 사시도이고, 도 9는 도8의 평면도이고, 도 10은 도8의 정면도이다.
도 8 내지 도 10을 참조하면, 본 발명에 의한 헤드 어셈블리 및 소켓은 복수개의 반도체 패키지를 동시에 검사하는 MBT 번인 검사 및 최종 검사(final test) 공정의 병렬검사에 관한 것이다. 그러므로 반도체 패키지를 로딩하거나 언로딩하 는 것도 하나씩 하지 않고 복수 개를 동시에 로딩하거나 언로딩하는 방식에 적합한 헤드 어셈블리(100)가 사용된다. 이러한 헤드 어셈블리(100)는 반도체 패키지를 로딩하거나 언로딩하는데 사용되는 픽 앤 플레이스 툴(pick and place tool, 도17 110)이 동작하는 픽 앤 플레이스 툴 동작부(106)가 있다. 또한 4개의 헤드 어셈블리(100)에는 각각 패키지 가이더(102)와, 소켓 가이더(104)가 설치되어 있다. 상기 패키지 가이더(102)는 픽 앤 플레이스 툴에 의해 반도체 패키지가 낙하할 때, 반도체 패키지가 소켓핀과의 정확한 접속이 되도록 반도체 패키지를 정렬한다. 이에 대해서는 도 17을 참조하여 다시 한번 설명한다.
본 발명에 의한 헤드 어셈블리(100)의 특징은 기존의 소켓에 있는 커버가 수행하던 기능을 소켓 가이더(104) 하부에 설치된 가이더 툴(도13의 300)이 대신하는 것이다. 이를 위해 헤드 어셈블리(100)의 최하부에 있는 가이드 툴에는 슬라이드 포스트(306)와 래치 프레스(304)가 각각 있다.
도 11은 도 8의 단위 헤드 어셈블리의 사시도이다.
도 11을 참조하면, 단위 헤드 어셈블리(101)의 소켓 가이더(104) 하부에는 가이드 툴(300)이 부착되어 있다. 상기 가이드 툴(300)에 있는 슬라이드 포스트(306)는 헤드 어셈블리(101)가 반도체 패키지를 로딩하기 위해 소켓이 있는 아래 방향으로 이동할 때, 제일 먼저 소켓에 있는 슬라이드 구동부(도7의 1220)에 삽입되어 선 정렬(pre-alignment)하는 역할을 수행하게 된다. 그 후, 래치 프레스(304)가 소켓에 있는 래치 구동부(도7의 1218)를 누르게 된다.
도 12는 도 8에 장착된 가이드 툴의 평면도이고, 도 13은 도 12의 사시도이 고, 도 14a 및 도14b는 도12의 A 방향과 C 방향의 측면도이고, 도 15는 도 8에 장착된 가이드 툴의 밑면도이고, 도 16은 도 15의 사시도이다.
도 12 내지 도 15를 참조하면, 본 발명에 의한 가이드 툴(300)은 기존에 소켓에 설치된 커버가 수행하던 기능을 대신 수행하는 구조로서, 위면(도12 U)이 헤드 어셈블리의 소켓 가이더(도11 104) 하부에 부착되고, 아래면(도15의 B)은 외부로 노출되어 소켓과 접촉하게 된다.
본 발명에 의한 가이드 툴(300)은 크게 가이드 툴 본체(302)와, 상기 가이드 툴 본체(302)의 바닥(B)에 형성되고, 마주보는 두 변에 형성되어 소켓의 래치 구동부를 눌러주는 역할을 수행하는 래치 프레스(latch press, 304)와, 상기 가이드 툴 본체 바닥(도15의 B)의 다른 영역에 형성되어 소켓에 있는 슬라이드 구동부를 눌러 소켓핀의 개폐를 가능하게 하는 3개의 슬라이드 포스트(306)로 이루어진다. 상기 가이드 툴(300)에 있는 각 구성요소의 위치 및 형태는 소켓의 커버 역할을 대신한다는 기본 개념을 전제로 많은 변형이 가능하다.
도 17은 헤드 어셈블리의 패키지 가이더에 의해 반도체 패키가 낙하되면서 정렬되는 것을 도시한 단면도이다.
도 17을 참조하면, 일반적으로 픽 앤 플레이스 툴(110)은 하부에 진공흡착부(112)가 있어서 반도체 패키지(400)를 진공의 힘으로 흡착하여 이동시킨다. 그리고 헤드 어셈블리의 픽 앤 플레이스 툴 동작부(도11의 106)에서 진공을 해제하면, 반도체 패키지(400)는 소켓(도7의 1200)의 소켓 콘택기판(도7의 1208) 위에 놓이게 된다. 이때 패키지 가이더(102)에는 경사부(107)가 있기 때문에 픽 앤 플레이스 툴(110)의 낙하 위치가 다소 오차가 있더라도, 상기 패키지 가이더의 경사부(107)를 통과한 반도체 패키지(400)가 정상 위치로 소켓 콘택기판 위에 놓여 반도체 패키지의 솔더볼(402)이 소켓의 소켓핀에 정확하게 접속할 수 있게 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, MBT 번인 보오드 혹은 병렬검사에 사용되는 인터페이스 보오드에 있는 소켓에서 커버를 제거하고 그 기능을 헤드 어셈블리에서 대신 수행하게 함으로써, 첫째 소켓의 높이를 20~50%까지 줄여 보다 쉽게 반도체 패키지를 병렬 검사할 수 있다. 둘째, 소켓의 개발비용 및 단가를 줄여 가격 경쟁력을 높이고 생산성을 높일 수 있다.

Claims (20)

  1. 반도체 패키지를 로딩/언로딩(loading/unloading)할 수 있는 픽 앤 플레이스 툴(pick and place tool);
    상기 픽 앤 플레이스 툴 외곽에서 낙하하는 상기 반도체 패키지를 정렬시키는 기능을 수행하는 패키지 가이더(package guider)와,
    상기 패키지 가이더 외곽에 설치되어 소켓과 맞닿아 상기 패키지 가이더가 정확하게 동작하도록 선 정렬(pre-alignment)을 수행하고, 소켓의 래치를 개폐하고, 소켓 핀들을 개폐할 수 있는 돌출부를 구비하는 가이드 툴(guide tool)을 포함 하는 헤드 어셈블리(head assembly); 및
    상기 헤드 어셈블리 아래에서 상기 픽 앤 플레이스 툴 및 헤드 어셈블리에 의해 로딩된 반도체 패키지를 테스터와 연결하는 기능을 수행하는 소켓을 구비하는 것을 특징으로 하는 반도체 패키지 검사 장치.
  2. 제1항에 있어서,
    상기 소켓은 소켓 커버가 없으며 상기 가이드 툴의 돌출부와 대응하는 구조인 것을 특징으로 하는 반도체 패키지 검사장치.
  3. 제1항에 있어서,
    상기 가이드 툴은,
    사각형태의 가이드 툴 본체;
    상기 가이드 툴 본체의 바닥에 형성되고 마주보는 두 변에 형성되어 소켓에 있는 래치 구동부를 눌러주는 역할을 수행하는 래치 프레스(latch press); 및
    상기 가이드 툴 본체의 바닥의 다른 영역에 형성되어 소켓에 있는 슬라이드 구동부를 눌러 소켓 핀의 개폐를 가능하게 하는 슬라이드 포스트(slide post)를 구비하는 것을 특징으로 하는 반도체 패키지 검사장치.
  4. 제3항에 있어서,
    상기 가이드 툴의 돌출부는 상기 래치 프레스 및 슬라이드 포스트인 것을 특 징으로 하는 반도체 패키지 검사장치.
  5. 제1항에 있어서,
    상기 소켓은 번인 검사에 사용되는 인터페이스 보오드에 탑재된 소켓인 것을 특징으로 하는 반도체 패키지 검사장치.
  6. 제5항에 있어서,
    상기 번인 검사는 MBT인 것을 특징으로 하는 반도체 패키지 검사장치.
  7. 제1항에 있어서,
    상기 소켓은 반도체 패키지의 병렬검사를 위한 인터페이스 보오드에 탑재된 소켓인 것을 특징으로 하는 반도체 패키지 검사장치.
  8. 제1항에 있어서,
    상기 소켓은 LGA용 소켓인 것을 특징으로 하는 반도체 패키지 검사장치.
  9. 제1항에 있어서,
    상기 픽 앤 플레이스 툴은 진공을 이용하여 반도체 패키지 몸체를 흡착하여 로딩/언로딩하는 것을 특징으로 하는 반도체 패키지 검사장치.
  10. 제1항에 있어서,
    상기 헤드 어셈블리는 상기 가이드 툴이 아래 방향에서 부착될 수 있는 구조물인 소켓 가이더를 더 구비하는 것을 특징으로 하는 반도체 패키지 검사장치.
  11. 커버가 없는 복수개의 소켓들이 장착된 인터페이스 보오드와, 패키지 가이더와 가이드 툴이 설치된 헤드 어셈블리를 준비하는 단계;
    상기 인터페이스 보오드에 있는 소켓으로 반도체 패키지를 로딩하기 위해 헤드 어셈블리가 아래로 이동하는 단계;
    상기 헤드 어셈블리의 가이드 툴에 있는 슬라이드 포스트가 상기 소켓에 삽입되어 선 정렬하는 단계;
    상기 헤드 어셈블리의 가이드 툴에 있는 래치 프레스가 상기 소켓의 래치 구동부를 누르는 단계;
    상기 헤드 어셈블리가 소켓에 결합된 상태에서 헤드 어셈블리의 패키지 가이더를 통해 픽 앤 플레이스 툴에 의해 운반된 반도체 패키지가 소켓에 놓이는 단계;
    상기 헤드 어셈블리가 상기 소켓에서 분리되면서 반도체 패키지가 소켓의 래치에 의해 고정되면서 반도체 패키지가 소켓에 접속되는 단계; 및
    상기 소켓에 접속된 반도체 패키지에 대한 전기적 검사를 진행하는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 검사방법.
  12. 제11항에 있어서,
    상기 소켓은 LGA용 소켓인 것을 특징으로 하는 반도체 패키지 검사방법.
  13. 제11항에 있어서,
    상기 소켓은 상기 헤드 어셈블리의 가이드 툴에 있는 슬라이드 포스트가 삽입될 수 있는 슬라이드 구동부가 표면에 형성되어 있는 것을 특징으로 하는 반도체 패키지 검사방법.
  14. 제11항에 있어서,
    상기 인터페이스 보오드는 반도체 패키지의 최종검사에 사용되는 병렬검사용 보오드인 것을 특징으로 하는 반도체 패키지 검사방법.
  15. 제11항에 있어서,
    상기 인터페이스 보오드는 번인 검사에 사용되는 번인 보오드인 것을 특징으로 하는 반도체 패키지 검사방법.
  16. 제15항에 있어서,
    상기 번인 검사는 MBT인 것을 특징으로 하는 반도체 패키지 검사방법.
  17. 제11항에 있어서,
    상기 헤드 어셈블리는,
    중앙에 설치되어 떨어지는 반도체 패키지를 정렬시키는 패키지 가이더;
    상기 패키지 가이더 외곽에서 설치되어 소켓과의 선 정렬을 수행하고 소켓의 래치 및 소켓 핀의 개폐를 수행하는 가이드 툴; 및
    상기 패키지 가이더 외곽에 설치되어 상기 가이드 툴이 하부에 부착될 수 있는 구조를 갖는 소켓 가이더를 구비하는 것을 특징으로 하는 반도체 패키지 검사방법.
  18. 제11항에 있어서,
    상기 가이드 툴은
    사각형상의 가이드 툴 본체;
    상기 가이드 툴 본체에서 마주보는 두 변의 바닥에 설치된 래치 프레스; 및
    상기 가이드 툴 본체 바닥의 다른 영역에 설치된 슬라이드 포스트를 구비하는 것을 특징으로 하는 반도체 패키지 검사방법.
  19. 제11항에 있어서,
    상기 픽 앤 플레이스 툴은 진공을 이용하여 반도체 패키지의 몸체를 흡착하여 운반하는 것을 특징으로 하는 반도체 패키지 검사방법
  20. 제11항에 있어서,
    상기 소켓의 래치가 상기 반도체 패키지를 고정시키는 방법은 위에서 반도체 패키지를 눌러서 고정시키는 것을 특징으로 하는 반도체 패키지 검사방법.
KR1020050010731A 2005-02-04 2005-02-04 반도체 패키지 검사장치 및 이를 이용한 검사방법 KR100640634B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050010731A KR100640634B1 (ko) 2005-02-04 2005-02-04 반도체 패키지 검사장치 및 이를 이용한 검사방법
US11/347,569 US20060187647A1 (en) 2005-02-04 2006-02-06 Test kit semiconductor package and method of testing semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010731A KR100640634B1 (ko) 2005-02-04 2005-02-04 반도체 패키지 검사장치 및 이를 이용한 검사방법

Publications (2)

Publication Number Publication Date
KR20060089475A true KR20060089475A (ko) 2006-08-09
KR100640634B1 KR100640634B1 (ko) 2006-10-31

Family

ID=36912464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010731A KR100640634B1 (ko) 2005-02-04 2005-02-04 반도체 패키지 검사장치 및 이를 이용한 검사방법

Country Status (2)

Country Link
US (1) US20060187647A1 (ko)
KR (1) KR100640634B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843273B1 (ko) * 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
KR101016022B1 (ko) * 2009-02-02 2011-02-23 주식회사 오킨스전자 반도체 패키지 검사장치
KR101369263B1 (ko) * 2013-02-12 2014-03-05 (주)에이젯 반도체 테스트용 수동/자동 겸용 소켓커버와, 이를 이용한 반도체 자동 핸들러 장치
KR102096905B1 (ko) * 2018-12-26 2020-04-06 선테스트코리아 주식회사 번인보드 자동 검사장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920968B1 (ko) * 2007-11-23 2009-10-09 (주)테크윙 테스트핸들러용 픽앤플레이스모듈
CN101920247B (zh) * 2009-06-11 2013-06-12 泰克元有限公司 测试分选机用拾放模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099254B2 (ja) * 1994-02-28 2000-10-16 安藤電気株式会社 浮動機構つき吸着ハンドおよび搬送接触機構
US5557212A (en) * 1994-11-18 1996-09-17 Isaac; George L. Semiconductor test socket and contacts
US6279225B1 (en) * 1996-06-05 2001-08-28 Schlumberger Technologies, Inc. Apparatus for handling packaged IC's
TW369692B (en) * 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
KR100296759B1 (ko) * 1999-04-29 2001-07-12 정문술 번인 테스터용 소팅 핸들러의 포킹 및 언포킹 픽커
JP2001083207A (ja) * 1999-09-03 2001-03-30 Internatl Business Mach Corp <Ibm> テストソケット、チェンジキット及びテスト装置
KR100351052B1 (ko) * 2000-03-30 2002-09-05 삼성전자 주식회사 패키지 가이더가 있는 반도체 패키지 가공용 로더 및 그사용방법
KR100486412B1 (ko) * 2000-10-18 2005-05-03 (주)테크윙 테스트 핸들러의 테스트 트레이 인서트
US6889841B2 (en) * 2001-07-03 2005-05-10 Johnstech International Corporation Interface apparatus for reception and delivery of an integrated circuit package from one location to another
KR100395925B1 (ko) * 2001-08-01 2003-08-27 삼성전자주식회사 테스트 핸들러의 반도체 디바이스 로딩장치
US6623290B2 (en) * 2001-12-18 2003-09-23 Intel Corporation Coverless ZIF socket for mounting an integrated circuit package on a circuit board
KR100510501B1 (ko) * 2002-12-05 2005-08-26 삼성전자주식회사 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US6998862B2 (en) * 2003-04-28 2006-02-14 Micron Technology, Inc. Test socket for semiconductor components having serviceable nest
US6945788B2 (en) * 2003-07-31 2005-09-20 Tyco Electronics Corporation Metal contact LGA socket
US7061101B2 (en) * 2004-03-11 2006-06-13 Mirae Corporation Carrier module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843273B1 (ko) * 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
KR101016022B1 (ko) * 2009-02-02 2011-02-23 주식회사 오킨스전자 반도체 패키지 검사장치
KR101369263B1 (ko) * 2013-02-12 2014-03-05 (주)에이젯 반도체 테스트용 수동/자동 겸용 소켓커버와, 이를 이용한 반도체 자동 핸들러 장치
KR102096905B1 (ko) * 2018-12-26 2020-04-06 선테스트코리아 주식회사 번인보드 자동 검사장치

Also Published As

Publication number Publication date
US20060187647A1 (en) 2006-08-24
KR100640634B1 (ko) 2006-10-31

Similar Documents

Publication Publication Date Title
KR0175268B1 (ko) 수평 하향식 접속 방식의 베어 칩 테스트 장치
US8143909B2 (en) Universal test socket and semiconductor package testing apparatus using the same
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US6166553A (en) Prober-tester electrical interface for semiconductor test
KR100351052B1 (ko) 패키지 가이더가 있는 반도체 패키지 가공용 로더 및 그사용방법
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
CN107533102B (zh) 元件处理器
KR20100017827A (ko) 전자부품 시험장치
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
KR20070116250A (ko) 어댑터, 그 어댑터를 구비한 인터페이스 장치 및 전자부품시험장치
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
TW201839416A (zh) 半導體裝置檢查用插座
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
TWI387769B (zh) 用於檢測微型ｓｄ裝置之方法
WO2014109493A1 (ko) 메모리 패키지 테스트용 소켓보드 고정지그
KR102351472B1 (ko) 디바이스 진공척의 블랭킹방법
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR100305683B1 (ko) 번인테스터용번인보드
KR100739475B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
US11408913B2 (en) Method for testing semiconductor devices
KR100592367B1 (ko) 번인보드와 확장보드의 결합 구조
KR100278766B1 (ko) 마이크로비지에이(μBGA)타입소자용캐리어모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee