KR20060087929A - Liquid crystal display device and method of fabricating the same - Google Patents
Liquid crystal display device and method of fabricating the same Download PDFInfo
- Publication number
- KR20060087929A KR20060087929A KR1020050008814A KR20050008814A KR20060087929A KR 20060087929 A KR20060087929 A KR 20060087929A KR 1020050008814 A KR1020050008814 A KR 1020050008814A KR 20050008814 A KR20050008814 A KR 20050008814A KR 20060087929 A KR20060087929 A KR 20060087929A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- pixel
- line
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
본 발명의 액정표시장치 및 그 제조방법은 하부 어레이 기판 내에 히터라인을 형성하고 여기에 전류를 흘려 열을 발생시키도록 함으로써 저온의 환경에서도 원활하게 구동시키기 위한 것으로, 화소부와 화소 외곽부로 구분되는 어레이 기판; 상기 어레이 기판의 화소부에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인; 상기 어레이 기판의 화소 외곽부에 연결되어 상기 게이트라인과 데이터라인에 외부신호를 인가하는 가요성 인쇄회로기판; 상기 어레이 기판과 합착되어 액정표시패널을 구성하는 컬러필터 기판; 및 상기 각각의 데이터라인 상부에 형성되어 상기 액정표시패널에 열을 전달하는 제 1 히터라인을 포함한다.The liquid crystal display of the present invention and a method of manufacturing the same are for smoothly driving even in a low temperature environment by forming a heater line in a lower array substrate and allowing current to flow therethrough, which is divided into a pixel portion and a pixel outer portion. Array substrates; A plurality of gate lines and data lines arranged vertically and horizontally in a pixel portion of the array substrate to define a plurality of pixel regions; A flexible printed circuit board connected to an outer periphery of the array substrate to apply an external signal to the gate line and the data line; A color filter substrate bonded to the array substrate to form a liquid crystal display panel; And a first heater line formed on each of the data lines to transfer heat to the liquid crystal display panel.
Description
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically illustrating a structure of a general liquid crystal display device.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 나타내는 평면도.2 is a plan view schematically illustrating an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention.
도 3은 도 2에 도시된 어레이 기판의 일부를 나타내는 평면도.3 is a plan view showing a portion of the array substrate shown in FIG.
도 4a 내지 도 4g는 도 3에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도.4A to 4G are cross-sectional views sequentially illustrating a manufacturing process along line III-III ′ of the array substrate illustrated in FIG. 3.
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 다른 제조공정을 순차적으로 나타내는 단면도.5A to 5C are cross-sectional views sequentially showing another manufacturing process of the array substrate shown in FIG. 3.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 나타내는 평면도.6 is a plan view schematically illustrating an array substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.
** 도면의 주요 부분에 대한 부호 설명 **** Explanation of symbols on the main parts of the drawing **
110,210 : 어레이 기판 190,290 : 가요성 인쇄회로기판110,210: array substrate 190,290: flexible printed circuit board
191A,191B,291A,291B : 전류 공급라인 192A,192B,292A,292B : 전극부191A, 191B, 291A, 291B:
195,295A,295B : 히터라인195,295A, 295B: Heater Line
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 저온의 환경에서도 구동이 가능한 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same that can be driven in a low temperature environment.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.In general, a liquid crystal display device displays a desired image by individually supplying data signals according to image information to liquid crystal cells arranged in a matrix form to adjust a light transmittance of the liquid crystal cells. to be.
이하, 도 1을 참조하여 액정표시장치에 대해서 상세히 설명한다.Hereinafter, a liquid crystal display will be described in detail with reference to FIG. 1.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a structure of a general liquid crystal display device.
도면에 도시된 바와 같이, 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판(5)과 제 2 기판인 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(40)으로 구성된 다.As shown in the figure, the liquid crystal display device is largely a
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G), 청(Blue; B)의 서브컬러필터(7)로 구성되는 컬러필터(C)와 상기 서브컬러필터(7) 사이를 구분하고 상기 액정층(40)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(40)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The
상기 어레이 기판(10)에는 종횡으로 배열되어 화소영역(P)을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 이때, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(T)가 형성되어 있으며, 상기 각 화소영역(P)에는 화소전극(18)이 형성되어 있다.The
상기 화소영역(P)은 컬러필터 기판(5)의 하나의 서브컬러필터(7)에 대응하는 서브화소(sub pixel)로 컬러화상은 상기 적, 녹, 청의 세 종류의 서브컬러필터(7)를 조합하여 얻어진다. 즉, 적, 녹, 청의 세 개의 서브화소가 모여서 한 개의 화소를 이루며, 박막 트랜지스터(T)는 상기 적, 녹 청의 서브화소에 각각 연결되어 있다.The pixel region P is a sub pixel corresponding to one
이와 같이 구성된 액정표시장치는 소정온도 이하, 예를 들어 -40~0℃ 정도의 환경에서 액정표시패널이 외부에 노출되는 경우 상기 액정표시패널 내의 액정이 냉각되며 기포가 발생하게 된다. 그 결과 액정의 유전이방성 및 그 특성이 변하게 되어 정상적인 화상표현이 이루어지지 않게 되는 문제가 발생하게 된다.In the liquid crystal display device configured as described above, when the liquid crystal display panel is exposed to the outside at a predetermined temperature or less, for example, about -40 to 0 ° C., the liquid crystal in the liquid crystal display panel is cooled and bubbles are generated. As a result, the dielectric anisotropy and its characteristics of the liquid crystal are changed, resulting in a problem that normal image expression is not achieved.
본 발명은 상기한 문제를 해결하기 위한 것으로, 저온의 환경에서도 정상적인 화상표현이 가능한 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which are capable of normal image expression even in a low temperature environment.
또한, 본 발명의 다른 목적은 상기와 같이 저온의 환경에서도 구동이 가능하게 하는 히터라인을 어레이 기판 내에 형성함으로써 경량화 및 박형화와 함께 제조공정을 단순화할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can reduce the weight and thickness, and simplify the manufacturing process by forming a heater line in the array substrate that can be driven in a low temperature environment as described above. have.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 화소부와 화소 외곽부로 구분되는 어레이 기판; 상기 어레이 기판의 화소부에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인; 상기 어레이 기판의 화소 외곽부에 연결되어 상기 게이트라인과 데이터라인에 외부신호를 인가하는 가요성 인쇄회로기판; 상기 어레이 기판과 합착되어 액정표시패널을 구성하는 컬러필터 기판; 및 상기 각각의 데이터라인 상부에 형성되어 상기 액정표시패널에 열을 전달하는 제 1 히터라인을 포함한다.In order to achieve the above object, the liquid crystal display device of the present invention comprises an array substrate divided into a pixel portion and a pixel outer portion; A plurality of gate lines and data lines arranged vertically and horizontally in a pixel portion of the array substrate to define a plurality of pixel regions; A flexible printed circuit board connected to an outer periphery of the array substrate to apply an external signal to the gate line and the data line; A color filter substrate bonded to the array substrate to form a liquid crystal display panel; And a first heater line formed on each of the data lines to transfer heat to the liquid crystal display panel.
또한, 본 발명의 액정표시장치의 제조방법은 화소부와 화소 외곽부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 게이트전극을 포함하는 복수개의 게이트라인, 소오스전극을 포함하는 복수개의 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성되는 화소전극, 상기 화소전극에 전기적으로 연결되는 드레인전극 및 상기 소오스전극과 드레인전극 사이에 전도채널을 형성하는 채널층으로 구성되는 스위칭소자를 형성하는 단계; 상기 각각의 데이터라인 상부에 제 1 히터라인을 형성하는 단계; 상기 제 1 기판의 화소 외곽부에 가요성 인쇄회로기판을 연결하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.In addition, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a first substrate and a second substrate divided into a pixel portion and the pixel outer portion; A plurality of gate lines including a gate electrode, a plurality of data lines including a source electrode, a pixel electrode formed at an intersection region of the gate line and the data line, and electrically connected to the pixel electrode of the first substrate; Forming a switching element comprising a drain electrode and a channel layer forming a conductive channel between the source electrode and the drain electrode; Forming a first heater line on each of the data lines; Coupling a flexible printed circuit board to an outer periphery of the pixel of the first substrate; And bonding the first substrate and the second substrate to each other.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 자세히 설명한다.Hereinafter, exemplary embodiments of a liquid crystal display and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
일반적으로 액정표시패널은 박막 트랜지스터 어레이 기판과 컬러필터 기판이 서로 대향하여 일정한 간격으로 합착되고, 이 두 기판 사이의 일정한 셀갭에 액정을 충진하여 제작된다.In general, a liquid crystal display panel is manufactured by bonding a thin film transistor array substrate and a color filter substrate to each other at regular intervals, and filling a liquid crystal in a predetermined cell gap between the two substrates.
상기 어레이 기판 상에는 횡방향으로 평행하게 배열되는 데이터라인들과 종방향으로 평행하게 배열되며, 상기 데이터라인들과 교차하는 게이트라인들이 형성되고, 그 데이터라인들과 게이트라인들이 교차하는 화소영역에 화소가 정의된다.On the array substrate, gate lines are formed in parallel with the data lines arranged in parallel in the horizontal direction, and intersect the data lines, and a pixel is formed in the pixel area where the data lines and the gate lines intersect. Is defined.
이때, 상기 화소에는 상기 게이트라인들 및 데이터라인들과 전기적으로 연결되는 스위칭소자가 구비되는데, 게이트구동회로(Gate Driver Integrated Circuit)로부터 상기 게이트라인들을 통해 공급되는 주사신호가 매 게이트라인 단위로 인가되면, 해당 게이트라인에 대응하는 스위칭소자가 턴-온 상태가 되고, 이때 데이터구동회로(Data Driver Integrated Circuit)로부터 상기 데이터라인들을 통해 공급되는 비디오 신호가 화소에 인가된다.In this case, the pixel includes a switching device electrically connected to the gate lines and the data lines, and a scan signal supplied through the gate lines from a gate driver integrated circuit is applied every gate line. When the switching element corresponding to the gate line is turned on, a video signal supplied through the data lines from the data driver integrated circuit is applied to the pixel.
그리고, 상기 게이트/데이터구동회로는 인쇄회로기판(Printed Circuit Board; PCB)으로부터 신호를 입력받는데, 이 인쇄회로기판은 외부신호를 입력받아 액정표시패널의 동작에 적합한 신호로 변환하여, 상기 게이트/데이터구동회로에 공급한다.The gate / data driving circuit receives a signal from a printed circuit board (PCB). The printed circuit board receives an external signal and converts the signal into a signal suitable for the operation of the liquid crystal display panel. Supply to the data drive circuit.
이와 같은 일련의 과정들이 가능하기 위해서는 인쇄회로기판, 게이트/데이터 구동회로 및 액정표시패널은 서로 전기적으로 연결되어야 하는데, 이러한 연결 방법으로 COG(Chip-on-Glass)방식이 있다.In order to enable such a series of processes, a printed circuit board, a gate / data driving circuit, and a liquid crystal display panel should be electrically connected to each other. There is a chip-on-glass method (COG).
상기 COG방식은 게이트/데이터구동회로가 액정표시패널의 기판 위에 직접 실장되는 기술로써, 액정표시패널을 박형화할 수 있는 장점이 있다.The COG method is a technology in which a gate / data driving circuit is directly mounted on a substrate of a liquid crystal display panel, and has an advantage of thinning the liquid crystal display panel.
상기 COG방식의 액정표시패널에 대해 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, the COG type liquid crystal display panel will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 나타내는 평면도로써, COG방식의 액정표시장치의 어레이 기판을 나타내고 있다.FIG. 2 is a plan view schematically illustrating an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention, and illustrates an array substrate of a liquid crystal display of a COG type.
도면에 도시된 바와 같이, 어레이 기판(110) 위에는 종횡으로 데이터라인(미도시)들과 게이트라인(미도시)들이 각각 평행하게 배열되며, 상기 데이터라인들 상부에는 상기 데이터라인들과 동일한 방향으로 히터라인(195)들이 배열되어 있다.As shown in the figure, data lines (not shown) and gate lines (not shown) are arranged parallel to each other on the
이때, 상기 어레이 기판(110)과 컬러필터 기판(미도시)이 서로 대향하여 합착될 때, 상기 어레이 기판(110)의 일부가 컬러필터 기판과 대응하지 않고 외부에 노출되는데, 이하 이 영역을 패드영역(165)이라 하겠다.At this time, when the
상기 어레이 기판(110)의 패드영역(165)에 게이트라인과 연결된 게이트구동 회로(미도시) 및 데이터라인과 연결된 데이터구동회로(미도시)가 실장되어 있다.A gate driver circuit (not shown) connected to the gate line and a data driver circuit (not shown) connected to the data line are mounted in the
또한, 상기 어레이 기판(110)에서 구동회로가 실장될 패드영역(165)에 입력패드(미도시) 및 출력패드(미도시)가 형성되어, 상기 구동회로의 입/출력단자와 각각 대응하여 전기적으로 연결된다.In addition, an input pad (not shown) and an output pad (not shown) are formed in the
상기 패드영역(125)의 입력패드는 어레이 기판(110)과 연결되는 가요성 인쇄회로기판(Flexible Printed Circuit; FPC)(190)로부터 신호를 받아 상기 구동회로에 공급하기 위한 것이고, 출력패드는 상기 구동회로의 출력을 게이트라인 및 데이터라인에 공급하기 위한 것이다.The input pad of the
상기 가요성 인쇄회로기판(190)의 더미(dummy)부에는 상기 히터라인(195)에 전류를 공급하기 위한 전류 공급라인(191A, 191B)이 형성되어 있으며, 이때 상기 각 전류 공급라인(191A, 191B)은 화소부(160) 외곽의 상, 하 전극부(192A, 192B)에 전기적으로 연결되어 있다. 이때, 상기 상, 하 전극부(192A, 192B)는 히터라인(195)들에 전기적으로 연결되어 상기 히터라인(195)들에 전류를 공급하게 된다.In the dummy part of the flexible printed
전술한 바와 같이 소정온도 이하, 예를 들면 -40~0℃ 정도의 환경에서 액정표시패널이 외부에 노출되는 경우 상기 액정표시패널 내의 액정이 냉각되어 기포가 발생하게 된다. 이 기포에 의하여 액정의 유전이방성 성질이 제한을 받아 정상적인 화상표현이 이루어지지 않게 된다. 이를 방지하기 위해 본 실시예의 액정표시패널은 온도가 영하(0?? 이하)의 환경에 노출되면 센서(미도시)의 감지에 의해 전원부에서 발생된 전류가 가요성 인쇄회로기판(190)의 전류 공급라인(191A, 191B) 및 상, 하 전극부(192A, 192B)를 통해 히터라인(195)들에 공급되게 된다. 이러한 전류에 의하여 히터라인(195)들은 저항을 발생시키고, 이 저항에 의해 생성된 열이 액정표시패널에 공급됨으로써 액정이 냉각되지 않게 된다. 여기서, 상기 히터라인(195)의 물질로는 몰리브덴, 크롬, 알루미늄, 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 등의 도전성 물질이 이용될 수 있고, 그 두께는 300~2000Å정도로 할 수 있다.As described above, when the liquid crystal display panel is exposed to the outside at a predetermined temperature or less, for example, about −40 ° C. to 0 ° C., the liquid crystal in the liquid crystal display panel is cooled to generate bubbles. This bubble limits the dielectric anisotropy of the liquid crystal and prevents normal image expression. In order to prevent this, in the liquid crystal display panel of the present embodiment, when the temperature is exposed to an environment of below zero (0 ° or less), the current generated from the power supply unit by the detection of a sensor (not shown) is the current of the flexible printed
이와 같이 본 실시예의 액정표시장치는 가요성 인쇄회로기판(190)의 더미부에 전류 공급라인(191A, 191B)을 형성하고 어레이 기판(110)의 화소부(160) 내에 히터라인(195)들을 형성한 후 상기 히터라인(195)들에 전류를 공급함으로써 저온의 환경에서도 액정표시장치를 구동할 수 있게 된다.As described above, the liquid crystal display according to the present exemplary embodiment forms
또한, 상기와 같이 상기 히터라인(195)들에 전류를 공급하는 전류 공급라인(191A, 191B)은 가요성 인쇄회로기판(190)의 더미부에 형성하기만 하면 되므로 히터 전류를 공급하기 위한 별도의 가요성 인쇄회로기판을 부착할 필요가 없는 이점도 있다.In addition, as described above, the
한편, 상기 히터라인(195)들은 전술한 바와 같이 데이터라인 상부에 형성될 수 있는데, 이를 구체적으로 설명하면 다음과 같다.Meanwhile, the
도 3은 도 2에 도시된 어레이 기판의 일부를 나타내는 평면도이다.3 is a plan view illustrating a portion of the array substrate illustrated in FIG. 2.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 (m, n)번째 화소만을 나타내었다.At this time, in the actual liquid crystal display device, N gate lines and M data lines cross each other, and there are M × N pixels. However, only the (m, n) -th pixel is shown in the figure for simplicity.
도면에 도시된 바와 같이, 어레이 기판은(110)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 n번째 게이트라인(116n), 화상신호가 인가되는 m번째 데 이터라인(117m), 상기 게이트라인(116n)과 데이터라인(117m)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극(118)을 포함한다.As shown in the drawing, the
상기 박막 트랜지스터는 상기 게이트라인(116n)에 연결된 게이트전극(121), 상기 데이터라인(117m)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시), 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123)간에 전도채널(conductive channel)을 형성하는 반도체층(미도시)을 포함한다. 이때, 상기 드레인전극(123) 위에는 콘택홀(140)이 형성된 제 2 절연막(미도시)이 있어, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 한다.The thin film transistor includes a
이때, 상기 데이터라인(117m, 117m+1) 상부에는 히터라인(195)들이 상기 데이터라인(117m, 117m+1)과 동일한 방향으로 형성되어 화소부 외곽의 전류 공급라인(미도시)으로부터 전류를 공급받아 열을 발생시키는 역할을 하게 된다.In this case,
상기 히터라인(195)들은 화소전극(118)을 형성할 때 상기 화소전극용 투명한 도전물질을 이용하여 형성할 수 있으며, 몰리브덴과 알루미늄과 같은 저저항 도전물질로 형성할 수도 있다.The
또한, 상기 화소전극(118)의 일부는 n-1번째 게이트라인, 즉 전단 게이트라인(116n-1)쪽으로 연장되어 스토리지전극(118')을 형성하며, 상기 스토리지전극 (118')은 상기 전단 게이트라인(116n-1)의 일부와 오버랩되어 스토리지 커패시터를 형성하게 된다.In addition, a portion of the
이러한 스토리지 커패시터는 화소전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 하는 역할을 한다.The storage capacitor serves to maintain the pixel voltage charged in the
이하, 도면을 참조하여 본 발명의 어레이 기판의 제조공정에 대하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the manufacturing process of the array substrate of this invention is demonstrated in detail with reference to drawings.
도 4a 내지 도 4g는 도 3에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.4A to 4G are cross-sectional views sequentially illustrating a manufacturing process along line III-III ′ of the array substrate illustrated in FIG. 3.
이때, 본 실시예는 4번의 마스크공정, 즉 4번의 포토리소그래피(photolithography)공정을 이용하여 어레이 기판을 형성하는 4마스크공정을 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 마스크공정의 수에 관계없이 적용될 수 있다.In this case, the present embodiment has been described using four mask processes, that is, four mask processes for forming an array substrate using four photolithography processes, but the present invention is not limited thereto. It can be applied regardless.
도 4a에 도시된 바와 같이, 유리와 같이 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)과 게이트라인(미도시)을 형성한다.As shown in FIG. 4A, a
이때, 상기 게이트전극(121)과 게이트라인은 도전물질을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.In this case, the
그리고, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(130) 및 도전막(150)을 형성한다.As shown in FIG. 4B, the first insulating
이후, 도 4c에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성 물질로 이루어진 감광막(180)을 형성하고, 슬릿영역을 포함하는 회절마스크(170)를 통해 상기 감광막(180)에 광을 조사한다.Thereafter, as shown in FIG. 4C, a
이때, 상기 회절마스크(170)에는 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 마스크(170)를 투과한 빛만이 감광막(180)에 조사되게 된다.In this case, the
본 실시예에 사용한 회절마스크(170)는 제 2 투과영역(II)이 슬릿구조를 가지며, 상기 제 2 투과영역(II)을 통해 조사되는 노광량은 빛을 모두 투과시키는 제 1 투과영역(I)에 조사된 노광량보다 적게 된다. 따라서, 감광막(180)을 도포한 후 상기 감광막(180)에 부분적으로 슬릿영역(II)이 마련된 마스크(170)를 사용하여 노광, 현상하게 되면 상기 슬릿영역(II)에 남아있는 감광막의 두께와 제 1 투과영역(I) 또는 차단영역(III)에 남아있는 감광막의 두께가 다르게 되게 된다.In the
이때, 상기 감광막(180)으로 포지티브 타입의 포토레지스트를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 차단영역(III)에 남아있는 감광막의 두께보다 적게 되며, 네거티브 타입의 포토레지를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 제 1 투과영역(I)에 남아있는 감광막의 두께보다 적게 되게된다.In this case, when the positive type photoresist is used as the
이때, 본 실시예에서는 포지티브 타입의 포토레지스트를 사용하였으나, 본 발명이 이에 한정되는 것은 아니며, 네거티브 타입의 포토레지스트를 사용할 수도 있다.In this case, although a positive type photoresist is used in the present embodiment, the present invention is not limited thereto, and a negative type photoresist may be used.
이어서, 상기 회절마스크(170)를 통해 노광된 감광막(180)을 현상하고 나면(제 2 마스크공정), 도 4d에 도시된 바와 같이, 상기 차단영역(III) 및 제 2 투과영역(II)을 통해 모든 광이 차단되거나 광이 일부가 차단된 영역에는 소정 두께의 감광막패턴(180A, 180B)이 남아있게 되고, 광이 모두 조사된 제 1 투과영역(I)영역에는 감광막이 제거되어 도전막(150) 표면이 노출되게 된다.Subsequently, after the
이때, 상기 차단영역(III)을 통해 형성된 제 1 감광막패턴(180A)은 제 2 투과영역(II)에 형성된 제 2 감광막패턴(180B)보다 두껍게 형성되게 된다.In this case, the
즉, 도면의 소오스/드레인전극영역(즉, 후술할 식각공정을 통해 소오스전극과 드레인전극이 형성될 영역) 상부에는 제 1 두께의 제 1 감광막패턴(180A)이 남아있게 되며, 상기 소오스전극영역과 드레인전극영역 사이에는 제 2 두께의 제 2 감광막패턴(180B)이 남아있게 된다.That is, the first
이후, 상기와 같이 형성된 감광막패턴(180A, 180B)을 마스크로 하여, 그 하부의 도전막(150)과 n+ 비정질 실리콘 박막(130) 및 비정질 실리콘 박막(120)을 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다. 이때, 상기 액티브패턴(124) 상부에는 n+ 비정질 실리콘 박막으로 이루어진 n+ 비정질 실리콘 박막패턴(130')과 도전막으로 이루어진 도전막패턴(150')이 형성되어 있게 된다.Thereafter, the
이어서, 애슁공정을 진행하여 상기 제 2 투과영역(II)의 제 2 감광막패턴(180B)을 완전히 제거하게 되면, 도 4e에 도시된 바와 같이, 상기 차단영역의 제 1 감광막패턴(180A)은 상기 제 2 투과영역(II)의 제 2 감광막패턴(180B) 두께만큼 제거된 제 3 두께의 제 3 감광막패턴(180A')으로 남아있게 된다.Subsequently, when the ashing process is performed to completely remove the second
이후, 상기 남아있는 감광막패턴(180A')을 마스크로 하여, 그 하부의 도전막 패턴(150')과 n+ 비정질 실리콘 박막패턴(130')을 선택적으로 제거하게 되면, 상기 액티브패턴(124) 상부에 소오스전극(122)과 드레인전극(123)이 형성되게 된다.Subsequently, when the remaining
이때, 상기 n+ 비정질 실리콘 박막패턴(130')도 동일한 형태로 패터닝되어 상기 소오스/드레인전극(122, 123)과 액티브패턴(124)의 소정영역 사이를 접속시키는 오믹-콘택층(ohmic contact later)(125)을 형성하게 된다.In this case, the n + amorphous silicon
상기 n+ 비정질 실리콘 박막패턴(130')의 식각시 그 하부의 액티브패턴(124)을 구성하는 비정질 실리콘 박막의 표면 일부가 제거되게 되는데, 이는 비정질 실리콘 박막 트랜지스터를 백-채널 에치 타입으로 형성하기 때문이다.When the n + amorphous silicon thin film pattern 130 'is etched, a portion of the surface of the amorphous silicon thin film constituting the
이와 같이 액티브패턴(124)과 소오스/드레인전극(122, 123)은 회절노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 되어 마스크공정수를 감소시킬 수 있게 된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123)을 각각 개별적인 마스크공정, 즉 두 번의 마스크공정을 통해 형성할 수도 있다.As such, the
이때, 상기 소오스전극(122)의 일부는 데이터라인(117m)을 구성하여 상기 게이트라인과 교차하여 화소영역을 정의하게 된다.In this case, a portion of the
다음으로, 도 4f에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 형성한다. 그리고, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상 기 제 2 절연막(115B)을 선택적으로 패터닝함으로써, 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.Next, as shown in FIG. 4F, a second
그리고, 도 4g에 도시된 바와 같이, 상기 기판(110) 전면에 투명한 도전물질을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하는 동시에 상기 데이터라인(117m) 상부에 히터라인(195)을 형성한다.As shown in FIG. 4G, the transparent conductive material is deposited on the entire surface of the
상기 화소전극(118)과 히터라인(195)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.The
이와 같이 본 실시예의 히터라인(195)은 화소전극(118)을 형성할 때 상기 화소전극용 투명한 도전물질을 이용하여 형성함으로써 제조공정이 단순화되는 이점이 있으며, 상기 히터라인(195)을 화소전극(118)과는 다른 도전물질로 형성할 수도 있으며, 이를 다음의 다른 제조공정을 통해 상세히 설명한다.As described above, the
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 다른 제조공정을 순차적으로 나타내는 단면도로써, 전술한 제 3 마스크공정까지는 동일한 제조공정을 진행한다.5A through 5C are cross-sectional views sequentially illustrating another manufacturing process of the array substrate illustrated in FIG. 3, and the same manufacturing process is performed up to the third mask process described above.
즉, 도 5a에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 형성한다. 그리고, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 절연막(115B)을 선택적으로 패터닝함으로써, 상기 드레인전극(123)의 일부를 노출시 키는 콘택홀(140)을 형성한다.That is, as shown in FIG. 5A, a second
이후, 도 5b에 도시된 바와 같이, 상기 기판(110) 전면에 투명한 도전물질을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.Subsequently, as shown in FIG. 5B, a transparent conductive material is deposited on the entire surface of the
그리고, 도 5c에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 절연막(115C)을 형성한 후, 도전물질로 상기 데이터라인(117m) 상부에 히터라인(195)을 형성한다.5C, after the third
이때, 상기 히터라인(195)은 몰리브덴, 알루미늄, 크롬 등의 저저항 도전물질을 기판(110) 전면에 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 패터닝하여 형성하게 된다.In this case, the
이때, 본 실시예는 4번의 마스크공정(또는, 5번의 마스크공정)을 이용하여 어레이 기판을 제작한 4마스크공정을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용된다.At this time, the present embodiment has been described using an example of the four mask process of fabricating the array substrate using the four mask process (or five mask process), the present invention is not limited to this, the present invention is a mask process Regardless of the number of apply.
또한, 상기 실시예에서는 채널층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 구비한 액정표시장치에도 적용된다.In addition, in the above embodiment, an amorphous silicon thin film transistor using an amorphous silicon thin film as the channel layer is described as an example. However, the present invention is not limited thereto, and the present invention is not limited to the polycrystalline silicon thin film transistor using the polycrystalline silicon thin film as the channel layer. The present invention also applies to a liquid crystal display device having a.
또한, 발명은 액정표시장치의 모드, 즉 트위스티드 네마틱(Twisted Nematic; TN) 모드, 횡전계(In Plane Switching; IPS) 모드 및 수직배향(Vertical Alignment; VA) 모드 등 모드에 관계없이 적용 가능하다.In addition, the invention can be applied regardless of the mode of the liquid crystal display device, that is, a twisted nematic (TN) mode, an in-plane switching (IPS) mode, and a vertical alignment (VA) mode. .
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.
한편, 상기 제 1 실시예의 액정표시장치는 히터라인이 데이터라인 상부에 형성된 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 히터라인은 게이트라인의 하부 또는 상부에 형성할 수도 있다.On the other hand, the liquid crystal display of the first embodiment has been described a case in which the heater line is formed on the data line, for example, but the present invention is not limited thereto, and the heater line may be formed below or above the gate line. have.
또한, 본 발명의 히터라인은 데이터라인 상부와 게이트라인의 하부에 모두 형성할 수도 있으며, 이때에는 상기 히터라인에 전류를 공급하는 전극부는 화소부 외곽의 좌, 우측에 형성하게 되는데, 이를 다음의 제 2 실시예를 통해 상세히 설명한다.In addition, the heater line of the present invention may be formed both above the data line and below the gate line, and in this case, the electrode parts for supplying current to the heater line are formed at the left and right sides of the outer periphery of the pixel part. It demonstrates in detail through 2nd Example.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 나타내는 평면도이다.6 is a plan view schematically illustrating an array substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.
도면에 도시된 바와 같이, 어레이 기판(210) 위에는 종횡으로 데이터라인(미도시)들과 게이트라인(미도시)들이 각각 평행하게 배열되며, 상기 데이터라인들 상부에는 상기 데이터라인들과 동일한 방향으로 제 1 히터라인(295A)들이 배열되고 상기 게이트라인들 하부에는 상기 게이트라인들과 동일한 방향으로 제 2 히터라인(295B)어 배열되어 있다.As shown in the figure, data lines (not shown) and gate lines (not shown) are arranged parallel to each other on the
이때, 상기 어레이 기판(210)에는 가요성 인쇄회로기판(290)가 연결되며, 상 기 가요성 인쇄회로기판(290)의 더미부에는 상기 히터라인(295A, 295B)에 전류를 공급하기 위한 전류 공급라인(291A, 291B)이 형성되어 있으며, 이때 상기 각 전류 공급라인(291A, 291B)은 화소부(260) 외곽의 좌, 우 전극부(292A, 292B)에 전기적으로 연결되어 있다. 이때, 상기 좌, 우 전극부(292A, 292B)는 히터라인(295A, 295B)들에 전기적으로 연결되어 상기 히터라인(295A, 295B)들에 전류를 공급하게 된다.In this case, a flexible printed
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
상술한 바와 같이, 본 발명의 액정표시장치 및 그 제조방법은 액정표시패널 내에 히터라인을 형성하여 열을 방출하도록 함으로써 액정표시장치를 저온에서도 정상적으로 구동할 수 있게 된다.As described above, the liquid crystal display device and the method of manufacturing the same of the present invention can form a heater line in the liquid crystal display panel to emit heat so that the liquid crystal display device can be normally driven even at a low temperature.
또한, 상기의 히터라인은 어레이 기판 내에 상기 어레이 기판의 제조공정을 이용하여 형성함으로써 액정표시장치의 박형화 및 제조공정이 단순화되는 효과를 제공한다.In addition, the heater line is formed in the array substrate by using the manufacturing process of the array substrate, thereby providing an effect of thinning and manufacturing process of the liquid crystal display device.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008814A KR101109992B1 (en) | 2005-01-31 | 2005-01-31 | Liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008814A KR101109992B1 (en) | 2005-01-31 | 2005-01-31 | Liquid crystal display device and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060087929A true KR20060087929A (en) | 2006-08-03 |
KR101109992B1 KR101109992B1 (en) | 2012-02-15 |
Family
ID=37176581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050008814A KR101109992B1 (en) | 2005-01-31 | 2005-01-31 | Liquid crystal display device and method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101109992B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001201730A (en) * | 2000-01-21 | 2001-07-27 | Hosiden Corp | Double layer type super twisted nematic system liquid crystal display device |
-
2005
- 2005-01-31 KR KR1020050008814A patent/KR101109992B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101109992B1 (en) | 2012-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2782153B1 (en) | Display device, thin film transistor, array substrate and manufacturing method thereof | |
KR100978263B1 (en) | Liquid crystal display device and method of fabricating the same | |
US8294863B2 (en) | Liquid crystal display device and method of producing the same | |
KR101320494B1 (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
US7872717B2 (en) | Liquid crystal display device having multiple alignment areas and method of manufacturing the same | |
WO2013011678A1 (en) | Active-matrix substrate and display panel provided with same | |
KR101408252B1 (en) | Liquid crystal display device and method for fabricating the same | |
US7436462B2 (en) | Liquid crystal display panel | |
KR101631620B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
US7397519B2 (en) | Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers | |
KR101201707B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101333594B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR100963032B1 (en) | A lcd using of heating common electrode and the fabrication method | |
KR101109992B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR102175279B1 (en) | Liquid crystal display device | |
KR101697587B1 (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
US20200050036A1 (en) | Display device | |
KR101818453B1 (en) | Liquid crystal display device and method for fabricating the same | |
KR20090053609A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
KR101186513B1 (en) | Liquid crystal display device and method of fabricating the same | |
US7920246B2 (en) | LCD device including semiconductor of nano material and method for fabricating the same | |
KR101141535B1 (en) | Forming method electrode pattern and method of fabricating liquid crystal display device using the same | |
KR101432571B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101358221B1 (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
KR101206286B1 (en) | Method of fabricating liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 9 |