KR101818453B1 - Liquid crystal display device and method for fabricating the same - Google Patents
Liquid crystal display device and method for fabricating the same Download PDFInfo
- Publication number
- KR101818453B1 KR101818453B1 KR1020110031495A KR20110031495A KR101818453B1 KR 101818453 B1 KR101818453 B1 KR 101818453B1 KR 1020110031495 A KR1020110031495 A KR 1020110031495A KR 20110031495 A KR20110031495 A KR 20110031495A KR 101818453 B1 KR101818453 B1 KR 101818453B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- gate
- contact hole
- layer
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 하나의 콘택홀을 통해 제 1, 제 2 도전층이 접속된 점핑부를 갖는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는, 기판; 상기 기판 상에 형성된 제 1 도전층; 상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼; 상기 에치 스토퍼 상에 형성된 제 2 도전층; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함한다.The present invention relates to a liquid crystal display device having a jumper portion to which first and second conductive layers are connected through one contact hole and a method of manufacturing the same, wherein the liquid crystal display device of the present invention comprises: a substrate; A first conductive layer formed on the substrate; A first insulating layer formed on the entire surface of the substrate including the first conductive layer; An etch stopper formed on the first insulating film so as to overlap with a partial region of the first conductive layer; A second conductive layer formed on the etch stopper; A second insulating layer formed on the entire surface of the first insulating layer including the second conductive layer; The first insulating layer and the first conductive layer are selectively removed to expose a portion of the substrate and the second insulating layer and the second conductive layer are selectively removed so that the side surfaces of the second conductive layer and the etch- A contact hole exposing the stopper; And a bridge conductive layer formed on the entire surface of the second insulating layer including the contact hole to connect the first and second conductive layers.
Description
본 발명은 액정 표시 장치에 관한 것으로, 특히 복수개의 도전층과 절연층이 적층된 구조의 기판에 있어서, 저항 특성을 향상시키며 소형화가 가능한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.(PDP), Electro Luminescent Display (ELD), Vacuum Fluorescent (VFD), and the like have been developed in recent years in response to the demand for display devices. Display) have been studied, and some of them have already been used as display devices in various devices.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, liquid crystal display devices are mostly used in place of CRT (Cathode Ray Tube) for the purpose of portable image display devices because of their excellent image quality, light weight, thinness and low power consumption, But also various kinds of monitors such as a television and a computer monitor receiving and displaying a broadcast signal in addition to the use of the same mobile type.
이러한 액정 표시 장치는 컬러 필터가 형성된 컬러 필터 어레이 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다.Such a liquid crystal display device includes a color filter array substrate on which color filters are formed, a thin film transistor array substrate on which thin film transistors are formed, and a liquid crystal layer formed between the color filter array substrate and the thin film transistor array substrate.
컬러 필터 어레이 기판은 컬러 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스가 형성된다. 그리고, 박막 트랜지스터 어레이 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 형성된다. 또한 박막 트랜지스터 어레이 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터, 박막 트랜지스터를 제어하는 게이트 라인 및 박막 트랜지스터에 데이터 신호를 공급하는 데이터 라인이 형성된다.The color filter array substrate is formed with a color filter for color implementation and a black matrix for light leakage prevention. A plurality of pixel electrodes to which data signals are individually supplied are formed on the thin film transistor array substrate. Further, a thin film transistor for driving a plurality of pixel electrodes individually, a gate line for controlling the thin film transistor, and a data line for supplying a data signal to the thin film transistor are formed on the thin film transistor array substrate.
이때, 박막 트랜지스터 어레이 기판은 다수의 도전층과 절연층이 적층된 구조를 갖는다. 예를 들면 박막 트랜지스터 어레이 기판은 게이트 라인과 게이트 전극 등을 형성하는 제 1 도전층, 데이터 라인, 소스 전극 및 드레인 전극 등을 형성하는 제 2 도전층, 화소 전극 등을 형성하는 제 3 도전층이 각 절연층을 사이에 두고 적층된 구조를 갖는다. 그리고, 박막 트랜지스터 어레이 기판에는 제 1 도전층과 제 2 도전층을 제 3 도전층을 이용하여 접속시키는 점핑(Jumping)부가 복수 개 존재한다.At this time, the thin film transistor array substrate has a structure in which a plurality of conductive layers and an insulating layer are laminated. For example, the thin film transistor array substrate includes a first conductive layer forming a gate line and a gate electrode, a second conductive layer forming a data line, a source electrode and a drain electrode, and a third conductive layer forming a pixel electrode, And has a structure in which the insulating layers are stacked with each other interposed therebetween. The thin film transistor array substrate has a plurality of jumping portions for connecting the first conductive layer and the second conductive layer by using the third conductive layer.
구체적으로, 액정 표시 장치는 적은 수의 도전층을 이용하여 여러가지 신호를 형성하는데, 동일한 층에 제 1, 제 2 도전층을 교차 형성하는 것이 불가능하다. 따라서, 액정 표시 장치는 제 1, 제 2 도전층 상에 형성된 절연막 또는 보호막에 콘택홀을 형성하고, 콘택홀을 따라 형성된 제 3 의 도전층을 이용하여 제 1, 제 2 도전층을 접속시키는 점핑부를 형성한다.Specifically, the liquid crystal display device forms various signals by using a small number of conductive layers, but it is impossible to cross-form the first and second conductive layers in the same layer. Therefore, in the liquid crystal display device, the contact hole is formed in the insulating film or the protective film formed on the first and second conductive layers, and the jumping for connecting the first and second conductive layers using the third conductive layer formed along the contact hole .
도 1은 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부를 나타낸 평면도이다.1 is a plan view showing a general jumper formed on a thin film transistor array substrate.
도 1과 같이, 점핑부는 적어도 2개의 절연막(미도시)을 관통하여 제 1 도전층(10)을 노출시키는 제 1 콘택홀(11)과, 적어도 1개의 절연막(미도시)을 관통하여 제 2 도전층(12)을 노출시키는 제 2 콘택홀(13)을 경유하여 제 1, 제 2 도전층(10, 12)을 접속시키는 브릿지 도전층(14)을 포함한다.1, the jumping portion includes a
그런데, 상기와 같이 점핑부가 2개의 제 1, 제 2 콘택홀(11, 13)을 가지면 제 1, 제 2 콘택홀(11, 13) 사이에 일반적으로 약 10㎛의 공차 보상 영역이 필요하다. 이로 인해 점핑부의 면적이 커지는 문제점이 발생한다.If the jumping portion has two first and
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 콘택홀을 갖는 점핑(Jumping)부를 형성하여 저항 특성을 향상시키고 소형화가 가능한 액정 표시 장치 및 이의 제조 방법을 제공하는데, 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a liquid crystal display device capable of improving resistance characteristics and miniaturization by forming a jumping portion having one contact hole, There is a purpose.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 기판; 상기 기판 상에 형성된 제 1 도전층; 상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼; 상기 에치 스토퍼 상에 형성된 제 2 도전층; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising: a substrate; A first conductive layer formed on the substrate; A first insulating layer formed on the entire surface of the substrate including the first conductive layer; An etch stopper formed on the first insulating film so as to overlap with a partial region of the first conductive layer; A second conductive layer formed on the etch stopper; A second insulating layer formed on the entire surface of the first insulating layer including the second conductive layer; The first insulating layer and the first conductive layer are selectively removed to expose a portion of the substrate and the second insulating layer and the second conductive layer are selectively removed so that the side surfaces of the second conductive layer and the etch- A contact hole exposing the stopper; And a bridge conductive layer formed on the entire surface of the second insulating layer including the contact hole to connect the first and second conductive layers.
상기 콘택홀은 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시킨다.The contact hole exposes the etch stopper in a region overlapping the first conductive layer.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층이다.The first conductive layer is a gate conductive layer, and the second conductive layer is a source and drain conductive layer.
상기 브릿지 도전층은 공통 전극이다.The bridge conductive layer is a common electrode.
상기 에치 스토퍼와 브릿지 도전층은 투명 도전 물질로 형성된다.The etch stopper and the bridge conductive layer are formed of a transparent conductive material.
또한, 동일 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은, 기판 상에 제 1 도전층을 형성하는 단계; 상기 제 1 도전층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 에치 스토퍼를 형성하는 단계; 상기 에치 스토퍼 상에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 제 2 절연막을 형성하는 단계; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device including: forming a first conductive layer on a substrate; Forming a first insulating layer on the entire surface of the substrate including the first conductive layer; Forming an etch stopper on the first insulating layer to overlap an area of the first conductive layer; Forming a second conductive layer on the etch stopper; Forming a second insulating layer on the entire surface of the first insulating layer including the second conductive layer; The first insulating layer and the first conductive layer are selectively removed to expose a portion of the substrate and the second insulating layer and the second conductive layer are selectively removed so that the side surfaces of the second conductive layer and the etch- Forming a contact hole exposing the stopper; And forming a bridge conductive layer for connecting the first and second conductive layers to the entire surface of the second insulating layer including the contact hole.
상기 콘택홀을 형성하는 단계는, 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시킨다.The forming of the contact hole exposes the etch stopper in a region overlapping the first conductive layer.
상기 콘택홀을 형성하는 단계는, 상기 에치 스토퍼와 오버랩 되는 영역의 상기 제 1 도전층은 제거되지 않는다.The step of forming the contact hole does not remove the first conductive layer in the region overlapping with the etch stopper.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층이다.The first conductive layer is a gate conductive layer, and the second conductive layer is a source and drain conductive layer.
상기 브릿지 도전층은 공통 전극이다.The bridge conductive layer is a common electrode.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention and its manufacturing method as described above have the following effects.
첫째, 화소 전극과 오버랩 되는 영역의 게이트 도전층이 제거되지 않아 브릿지 도전층과 게이트 도전층의 접촉 면적이 증가하여 접촉 특성이 향상되고 콘택 저항이 감소한다.First, since the gate conductive layer in the region overlapping the pixel electrode is not removed, the contact area between the bridge conductive layer and the gate conductive layer is increased to improve the contact characteristics and decrease the contact resistance.
둘째, 하나의 콘택홀을 통해 소스, 드레인 도전층과 게이트 도전층이 접속함으로써 점핑부의 크기가 커지는 것을 방지하여 액정 표시 장치의 소형화가 가능하다.Second, since the source and drain conductive layers and the gate conductive layer are connected to each other through one contact hole, it is possible to prevent the size of the jumping portion from increasing, thereby miniaturizing the liquid crystal display device.
도 1은 일반적인 점핑부를 나타낸 평면도.
도 2는 본 발명의 액정 표시 장치를 나타낸 평면도.
도 3a는 본 발명의 점핑부를 나타낸 평면도.
도 3b는 도 3a의 Ⅰ-Ⅰ'에 따른 단면도.
도 4a 내지 도 4f는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도.
도 5는 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부와 본 발명의 점핑부의 저항을 비교한 표.1 is a plan view showing a general jumping part;
2 is a plan view showing a liquid crystal display device of the present invention.
FIG. 3A is a plan view showing the jumping portion of the present invention. FIG.
FIG. 3B is a cross-sectional view taken along line I-I 'of FIG. 3A; FIG.
4A to 4F are process sectional views showing a method of manufacturing a liquid crystal display device of the present invention.
5 is a table comparing the resistance of the jumping portion of the present invention with the general jumping portion formed on the thin film transistor array substrate.
이하, 첨부된 도면들은 본 발명에 따른 액정 표시 장치 및 이의 제조 방법을 구체적으로 설명하면 다음과 같다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and constitute a part of the specification, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
도 2는 본 발명의 액정 표시 장치를 나타낸 평면도이다. 그리고, 도 3a는 본 발명의 점핑부를 나타낸 평면도이며 도 3b는 도 3a의 Ⅰ-Ⅰ'에 따른 단면도이다.2 is a plan view showing a liquid crystal display device of the present invention. 3A is a plan view showing a jumping portion of the present invention, and FIG. 3B is a sectional view taken along line I-I 'of FIG. 3A.
도 2와 같이, 본 발명의 액정 표시 장치는 화상 표시부(3), 화상 표시부(3)의 복수 개의 게이트 라인(GL1 내지 GLm)을 순차적으로 구동하기 위한 게이트 구동 IC(Integrated Circuit)(2) 및 화상 표시부(3)의 복수 개의 데이터 라인(DL1 내지 DLn)에 데이터를 공급하기 위한 데이터 구동IC(1)을 포함한다. 그리고, 도시하지는 않았으나 게이트 구동 IC(2)와 데이터 구동 IC(1)는 화상 표시부(3)의 일측 모서리에 일괄적으로 배치될 수 있다.2, the liquid crystal display device of the present invention includes a gate drive IC (Integrated Circuit) 2 for sequentially driving a plurality of gate lines GL1 to GLm of an
구체적으로, 화상 표시부(3)에는 복수 개의 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)이 수직 교차하여 매트릭스 형태로 화소 영역이 정의되며, 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)의 교차 영역에 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된다.Specifically, a pixel region is defined in a matrix form in which a plurality of gate lines GL1 to GLm and data lines DL1 to DLn intersect each other, and gate lines GL1 to GLm and a data line A thin film transistor (TFT) is formed in an intersection region of the data lines DL1 to DLn.
박막 트랜지스터는 게이트 라인(GL1 내지 GLm)의 스캔신호에 응답하여 데이터 라인(DL1 내지 DLn)의 데이터 신호를 화소 전극에 공급한다. 그리고, 데이터 신호가 공급된 화소 전극과 공통 전압이 공급된 공통 전극 사이에 프린지 전계(Fringe Field Switching; FFS)가 형성되어 화소 단위로 액정을 제어함으로써 화상을 표시한다.The thin film transistor supplies the data signals of the data lines DL1 to DLn to the pixel electrodes in response to the scan signals of the gate lines GL1 to GLm. Then, a fringe field switching (FFS) is formed between the pixel electrode to which the data signal is supplied and the common electrode to which the common voltage is supplied, thereby displaying an image by controlling the liquid crystal in pixel units.
상기와 같은 프린지 전계 모드 액정 표시 장치는 액정 분자를 정밀하게 제어할 수 있으므로 상, 하, 좌, 우 180°광시야각을 구현하며 대각선 방향에서도 색상변이가 없고 높은 명암비를 얻을 수 있다. 또한, 데이터 라인 위에 공통 전극을 덮는 구조로 블랙 매트릭스의 선폭을 감소시켜 개구율을 향상시킬 수 있다.Since the fringe field-mode liquid crystal display device can precisely control the liquid crystal molecules, the liquid crystal display device realizes a 180 ° wide viewing angle in up, down, left, and right directions and has high color contrast without divergence in the diagonal direction. Further, the line width of the black matrix can be reduced by the structure in which the common electrode is covered on the data lines, thereby improving the aperture ratio.
게이트 구동 IC(2)는 복수 개의 게이트 라인(GL1 내지 GLm)을 구동하기 위해 쉬프트 레지스터를 포함한 다수의 스테이지(Stage)로 구성되어 게이트 스타트 펄스에 응답하여 복수 개의 게이트 라인을 순차 구동한다. 그리고, 데이터 구동 IC(1)는 쉬프트 레지스터와 래치를 포함하며, 데이터 쉬프트 클럭에 응답하여 데이터 비트를 쉬프트시키며 데이터 출력 인에이블 신호에 응답하여 1라인 분의 데이터를 복수 개의 데이터 라인(DL1 내지 DLn)에 동시에 공급한다.The gate driving IC 2 includes a plurality of stages including shift registers for driving the plurality of gate lines GL1 to GLm, and sequentially drives a plurality of gate lines in response to a gate start pulse. The
상기와 같이, 본 발명의 액정 표시 장치는 다수의 박막 트랜지스터로 구성되는 게이트 구동 IC(2)를 아모퍼스 실리콘을 이용한 박막 트랜지스터 어레이 기판에 내장한다. 게이트 구동 IC(2)는 박막 트랜지스터 어레이 기판의 화상 표시부와 함께 다수의 마스크 공정으로 형성되므로 적어도 3개의 도전층이 각 절연막을 사이에 두고 적층된 구조를 갖게 된다. 그리고 게이트 구동 IC(2)에는 서로 다른 도전층이 브릿지 도전층을 통해 접속되는 점핑부가 다수 존재한다.As described above, the liquid crystal display device of the present invention incorporates the
본 발명의 점핑부는 다수 개의 박막 트랜지스터로부터 돌출된 제 1 도전층인 게이트 도전층(110)과 제 2 도전층인 소스, 드레인 도전층(140)을 접속시키는 제 3 도전층인 브릿지 도전층(160)을 포함한다. 이 때, 점핑부는 다수 개의 박막 트랜지스터와 접속된 것으로 한정되지 않으며, 박막 트랜지스터 어레이 기판 상에서 제 1 도전층과 제 2 도전층이 제 3 도전층을 통해 접속되는 모든 구조에 적용될 수 있다.The jumping portion of the present invention includes a bridge
구체적으로, 본 발명의 점핑부는, 도 3a 및 도 3b와 같이, 기판(100), 기판(100) 상에 형성된 게이트 도전층(110), 게이트 도전층(110)을 포함한 기판(100) 전면에 형성된 게이트 절연막(120), 게이트 도전층(110)의 일부 영역과 오버랩 되도록 게이트 절연막(120) 상에 형성된 화소 전극(130), 화소 전극(130) 상에 형성된 소스, 드레인 도전층(140), 소스, 드레인 도전층(140)을 포함한 게이트 절연막(120) 전면에 형성된 보호막(150), 게이트 절연막(120), 보호막(150) 및 게이트 도전층(110)을 선택적으로 제거하여 기판(100)의 일부를 노출시키며 동시에, 보호막(150)과 소스, 드레인 도전층(140)을 선택적으로 제거하여 소스, 드레인 도전층(140)의 측면과 화소 전극(130)을 노출시키는 콘택홀(150h) 및 콘택홀(150h)을 포함한 보호막(150) 전면에 형성되어 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키는 브릿지 도전층(160)을 포함한다.3A and 3B, the jumping portion of the present invention includes a
이 때, 게이트 도전층(110)은 게이트 라인(도 2의 GL1 내지 GLm)과 동일층에 형성되어 박막 트랜지스터(미도시)로부터 돌출 형성되며, 박막 트랜지스터는 게이트 전극, 게이트 절연막(120)을 사이에 두고 게이트 전극과 중첩된 액티브층 및 액티브층 상에 형성되며 소정 간격 이격된 소스, 드레인 전극을 포함한다.In this case, the gate
화소 전극(130)은 박막 트랜지스터의 드레인 전극과 접속하며, 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO), 틴 옥사이드(Tin Oxide; TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide; ITZO) 등과 같은 투명 도전 물질로 형성되어, 콘택홀(150h)을 형성할 때 에천트(Etchant)에 의해 식각되지 않고 에치 스토퍼(Etch Stopper) 역할을 한다. 그리고, 브릿지 도전층(160)은 공통 전극이며, 브릿지 도전층(160) 역시 화소 전극(130)과 같이 투명 도전 물질로 형성되는 것이 바람직하다.The
상술한 바와 같이 일반적인 점핑부는 게이트 도전층을 노출시키는 제 1 콘택홀과 소스, 드레인 도전층을 노출시키는 제 2 콘택홀을 통해 게이트 도전층과 소스, 드레인 도전층을 접속시키므로, 2개의 콘택홀로 인해 점핑부의 면적이 커진다.As described above, since the common jumping portion connects the gate conductive layer and the source and drain conductive layers through the first contact hole exposing the gate conductive layer and the second contact hole exposing the source and drain conductive layers, The area of the jumping portion becomes larger.
이를 방지하기 위해, 본 발명의 점핑부는, 기판(100)과 화소 전극(130)의 일부를 동시에 노출시키는 콘택홀(150h)을 통해 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키며, 화소 전극(130)은 게이트 도전층(110)과 오버랩 되는 영역이 노출된다. 특히, 점핑부는 화소 전극(130)과 게이트 도전층(110)이 게이트 절연막(120)을 사이에 두고 일부 영역 오버랩 된다. 따라서 콘택홀(150h)을 형성할 때 화소 전극(130)과 오버랩 되는 영역의 게이트 도전층(110)은 식각 되지 않고 남아있으므로, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 증가한다.The jumping portion of the present invention has a gate
예를 들어, 게이트 도전층(110)의 일부 영역에 화소 전극(130)이 오버랩 되지 않으면, 콘택홀(150h)을 형성할 때 게이트 도전층(110)의 가장자리가 제거되어 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 줄어들게 되고 이로 인해, 접촉 특성이 저하된다.For example, when the
따라서, 본 발명은 게이트 도전층(110)의 일부 영역에 오버랩 되도록 화소 전극(130)을 형성하여, 콘택홀(150h)을 형성할 때 화소 전극(130)과 오버랩 되는 영역의 게이트 도전층(110)이 제거되는 것을 방지할 수 있다. 이로 인해, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 넓어져 접촉 특성이 향상되고 콘택 저항이 감소한다. 또한, 하나의 콘택홀(150h)을 통해 소스, 드레인 도전층(140)과 게이트 도전층(110)이 접속함으로써 점핑부의 크기가 커지는 것을 방지할 수 있다.The
이하, 본 발명의 액정 표시 장치의 제조 방법을 구체적으로 설명하면 다음과 같다.Hereinafter, a method of manufacturing the liquid crystal display device of the present invention will be described in detail.
도 4a 내지 도 4f는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도이다.4A to 4F are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.
한편, 점핑부는 박막 트랜지스터 형성 공정과 동시에 수행되지만, 도시된 도 4a 내지 도 4f에는 박막 트랜지스터의 형성방법은 생략하고, 점핑부의 형성방법에 대해서만 개시하기로 한다.Meanwhile, although the jumping portion is performed at the same time as the thin film transistor forming process, the forming method of the thin film transistor is omitted in FIGS. 4A to 4F and only the forming method of the jumping portion will be described.
도 4a와 같이, 본 발명의 액정 표시 장치의 제조 방법은, 기판(100) 상에 제 1 도전층을 증착한 후 포토리소그래피(Photolithography)공정으로 제 1 도전층을 패터닝하여 게이트 도전층(110)을 형성하고, 게이트 도전층(110)을 포함한 기판(100) 전면에 게이트 절연막(120)을 형성한다.4A, a method of manufacturing a liquid crystal display of the present invention includes depositing a first conductive layer on a
도 4b와 같이, 게이트 도전층(110) 상에 제 2 도전층을 증착한 후 이를 패터닝하여 화소 전극(130)을 형성한다. 이 때, 화소 전극(130)은 게이트 도전층(110)의 일부 영역과 오버랩 되도록 형성하며, 이는 콘택홀을 형성할 때 게이트 도전층(130)의 가장자리가 식각되는 것을 방지하여 브릿지 전극과 게이트 도전층(110)의 접촉 특성을 향상시켜 접촉 저항을 감소시키기 위함이다.4B, a second conductive layer is deposited on the gate
이어, 도 4c와 같이, 화소 전극(130) 상에 제 3 도전층을 증착하고 이를 패터닝하여 소스, 드레인 도전층(140)을 형성하고, 도 4d와 같이, 소스, 드레인 도전층(140)을 포함한 게이트 절연막(120) 전면에 보호막(150)을 형성한다.4C, a source and drain
도 4e와 같이, 보호막(150), 게이트 절연막(120) 및 게이트 도전층(110)을 선택적으로 제거하여 기판(100)의 일부를 노출시키며, 보호막(150)과 소스, 드레인 도전층(140)을 선택적으로 제거하여 게이트 도전층(110)에 오버랩되는 영역의 화소 전극(130)을 노출시키는 콘택홀(150h)을 형성한다. 이 때, 화소 전극(130)이 에치 스토퍼(Etch Stopper) 역할을 하므로, 화소 전극(130)과 오버랩되는 게이트 도전층(110)의 일부 영역은 제거되지 않는다.4E, the
이어, 도 4f와 같이, 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키기 위해 콘택홀(150h)을 포함한 보호막(150) 전면에 제 4 도전층을 증착하고 이를 패터닝하여 브릿지 도전층(160)을 형성한다.4F, a fourth conductive layer is deposited on the entire surface of the
즉, 본 발명은 화소 전극(130)과 게이트 도전층(110)의 일부 영역이 오버랩 되도록 형성하여 화소 전극(130)과 대응되는 게이트 도전층(110)의 가장자리가 식각되지 않는다.That is, the edge of the gate
따라서, 콘택홀(150h)의 측면에는 게이트 도전층(110)의 모든 측면이 노출되고, 콘택홀(150h)의 저면에는 화소 전극(130)과 기판(100)의 일부가 노출되어 화소 전극(130)과 오버랩 되는 게이트 도전층(110)의 가장자리도 브릿지 도전층(160)과 접속하므로, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 특성이 향상되고 콘택 저항이 감소한다. 또한, 하나의 콘택홀을 통해 소스, 드레인 도전층(140)과 게이트 도전층(110)이 접속함으로써 점핑부의 크기가 커지는 것을 방지할 수 있다.Accordingly, all the side surfaces of the gate
본 발명의 점핑부는 신호이 교차하는 모든 구조에 적용할 수 있으며, 대표적으로 점핑부는 데이터 라인과 데이터 패드를 접속시키는 구조, 게이트 라인과 게이트 패드를 접속시키는 구조, GIP(Gate In Panel) 구조 등에 적용된다.The jumping unit of the present invention can be applied to all structures where signals cross each other. Typically, the jumping unit is applied to a structure for connecting a data line and a data pad, a structure for connecting a gate line and a gate pad, a GIP (Gate In Panel) structure, .
따라서, 제 1, 제 2 도전층을 제 3 도전층으로 형성된 연결 배선을 이용하여 접속시킬 때, 하나의 콘택홀을 갖는 본 발명의 점핑부를 액정 표시 장치에 적용하면 액정 표시 장치를 소형화할 수 있다.Therefore, when the first and second conductive layers are connected to each other by using the connection wiring formed of the third conductive layer, the liquid crystal display device can be miniaturized by applying the jumping portion of the present invention having one contact hole to the liquid crystal display device .
특히, 박막 트랜지스터 어레이 기판 내에 게이트 구동 IC를 직접 실장시키는 GIP(Gate In Panel) 구조는 패널 내부에 존재하는 점핑부(200)의 면적이 줄어들어 액정 표시 장치를 소형화할 수 있다. 본 발명의 점핑부를 적용한 데이터 구동 IC는 데이터 라인과 데이터 패드를 하나의 콘택홀을 통해 전기적으로 접속시켜 게이트 구동 IC를 소형화할 수 있으며, 게이트 구동 IC 역시 소형화하기 때도 유리하다.Particularly, in the GIP (Gate In Panel) structure in which the gate driving IC is directly mounted in the thin film transistor array substrate, the area of the jumping portion 200 existing inside the panel is reduced, thereby miniaturizing the liquid crystal display device. The data driving IC applying the jumping portion of the present invention can miniaturize the gate driving IC by electrically connecting the data line and the data pad through one contact hole and also advantageously downsizing the gate driving IC.
도 5는 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부와 본 발명의 점핑부의 저항을 비교한 표이다. 여기서, 일반적인 점핑부는 도 1과 같이 제 1 제 2 콘택홀을 구비한 점핑부이다.FIG. 5 is a table comparing resistances of a general jumping portion formed on a thin film transistor array substrate and a jumping portion of the present invention. Here, a general jumping portion is a jumping portion having a first second contact hole as shown in FIG.
도 5를 참조하면, 일반적인 점핑부는 평균 콘택 저항이 117.63인데 반해, 본 발명과 같이 하나의 콘택홀을 갖는 점핑부의 평균 콘택 저항은 99.63이다. 즉, 본 발명의 점핑부는 일반적인 점핑부에 비해 약 10% 이상 콘택 저항이 감소하였으며, 콘택 저항의 편차 역시 일반적인 점핑부에 의해 감소하였다.Referring to FIG. 5, the average contact resistance of the general jumping portion is 117.63, whereas the average contact resistance of the jumping portion having one contact hole is 99.63 as in the present invention. That is, the contact resistance of the jumping portion of the present invention is reduced by about 10% or more, and the variation of the contact resistance is also reduced by the general jumping portion.
즉, 본 발명은 점핑부의 접촉 특성이 향상되고 콘택 저항이 감소할 뿐만 아니라, 점핑부의 크기가 커지는 것을 방지하여 액정 표시 장치의 소형화가 가능하다.That is, according to the present invention, not only the contact property of the jumping portion is improved, but also the contact resistance is reduced, and the size of the jumping portion is prevented from becoming large, thereby making it possible to miniaturize the liquid crystal display device.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.
100: 기판 110: 게이트 도전층
120: 게이트 절연막 130: 화소 전극
140: 소스, 드레인 도전층 150: 보호막
150h: 콘택홀 160: 브릿지 도전층100: substrate 110: gate conductive layer
120: gate insulating film 130: pixel electrode
140: source and drain conductive layer 150:
150h: Contact hole 160: Bridge conductive layer
Claims (10)
상기 기판 상에 형성된 제 1 도전층;
상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막;
상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼;
상기 에치 스토퍼 상에 형성된 제 2 도전층;
상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막;
상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및
상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함하는 것을 특징으로 하는 액정 표시 장치.Board;
A first conductive layer formed on the substrate;
A first insulating layer formed on the entire surface of the substrate including the first conductive layer;
An etch stopper formed on the first insulating film so as to overlap with a partial region of the first conductive layer;
A second conductive layer formed on the etch stopper;
A second insulating layer formed on the entire surface of the first insulating layer including the second conductive layer;
The first insulating layer and the first conductive layer are selectively removed to expose a portion of the substrate and the second insulating layer and the second conductive layer are selectively removed so that the side surfaces of the second conductive layer, A contact hole exposing the stopper; And
And a bridge conductive layer formed on the entire surface of the second insulating film including the contact hole to connect the first and second conductive layers.
상기 콘택홀은 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시키는 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
And the contact hole exposes the etch stopper in a region overlapping with the first conductive layer.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층인 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
Wherein the first conductive layer is a gate conductive layer and the second conductive layer is a source and a drain conductive layer.
상기 브릿지 도전층은 공통 전극인 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
And the bridge conductive layer is a common electrode.
상기 에치 스토퍼와 브릿지 도전층은 투명 도전 물질로 형성된 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
Wherein the etch stopper and the bridge conductive layer are formed of a transparent conductive material.
상기 제 1 도전층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계;
상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 에치 스토퍼를 형성하는 단계;
상기 에치 스토퍼 상에 제 2 도전층을 형성하는 단계;
상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 제 2 절연막을 형성하는 단계;
상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀을 형성하는 단계; 및
상기 콘택홀을 포함한 상기 제 2 절연막 전면에 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.Forming a first conductive layer on the substrate;
Forming a first insulating layer on the entire surface of the substrate including the first conductive layer;
Forming an etch stopper on the first insulating layer to overlap an area of the first conductive layer;
Forming a second conductive layer on the etch stopper;
Forming a second insulating layer on the entire surface of the first insulating layer including the second conductive layer;
The first insulating layer and the first conductive layer are selectively removed to expose a portion of the substrate and the second insulating layer and the second conductive layer are selectively removed so that the side surfaces of the second conductive layer and the etch- Forming a contact hole exposing the stopper; And
And forming a bridge conductive layer for connecting the first and second conductive layers to the entire surface of the second insulating film including the contact hole.
상기 콘택홀을 형성하는 단계는, 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시키는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The method according to claim 6,
Wherein the step of forming the contact hole exposes the etch stopper in a region overlapping with the first conductive layer.
상기 콘택홀을 형성하는 단계는, 상기 에치 스토퍼와 오버랩 되는 영역의 상기 제 1 도전층은 제거되지 않는 것을 특징으로 하는 액정 표시 장치의 제조 방법.8. The method of claim 7,
Wherein the step of forming the contact hole does not remove the first conductive layer in a region overlapping with the etch stopper.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층인 것을 특징으로 하는 액정 표시 장치의 제조 방법.The method according to claim 6,
Wherein the first conductive layer is a gate conductive layer and the second conductive layer is a source and a drain conductive layer.
상기 브릿지 도전층은 공통 전극인 것을 특징으로 하는 액정 표시 장치의 제조 방법.The method according to claim 6,
Wherein the bridge conductive layer is a common electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110031495A KR101818453B1 (en) | 2011-04-06 | 2011-04-06 | Liquid crystal display device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110031495A KR101818453B1 (en) | 2011-04-06 | 2011-04-06 | Liquid crystal display device and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120113850A KR20120113850A (en) | 2012-10-16 |
KR101818453B1 true KR101818453B1 (en) | 2018-01-16 |
Family
ID=47283238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110031495A KR101818453B1 (en) | 2011-04-06 | 2011-04-06 | Liquid crystal display device and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101818453B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102140644B1 (en) | 2013-12-11 | 2020-08-04 | 삼성디스플레이 주식회사 | Thin film transistor substrate and manufacturing method of thin film transistor substrate |
KR20150092384A (en) | 2014-02-03 | 2015-08-13 | 삼성디스플레이 주식회사 | Display device and manufacturing method thereof |
-
2011
- 2011-04-06 KR KR1020110031495A patent/KR101818453B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120113850A (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4925030B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR100602062B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
KR101611923B1 (en) | Liquid crystal display device and method of fabricating the same | |
US9323116B2 (en) | Liquid crystal display device and fabrication method thereof | |
KR101484022B1 (en) | Array Substrate for Liquid Crystal Display and Method for Fabricating The Same | |
KR101896377B1 (en) | Liquid crystal display device having minimized bezzel | |
KR101888422B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR20150078248A (en) | Display device | |
JP6162322B2 (en) | Display device | |
JP2009265568A (en) | Liquid crystal display device | |
JP2010128418A (en) | Liquid crystal display device and method of manufacturing the same | |
KR20110067261A (en) | Liquid crystal display device and method for manufacturing thereof | |
JP2011186130A (en) | Liquid crystal display device | |
KR20070077349A (en) | Liquid crystal display device and method for fabricating thereof | |
US9019221B2 (en) | Display device integrated with touch screen panel | |
CN108873511B (en) | Flat display panel and manufacturing method thereof | |
KR101362960B1 (en) | Liquid crystal display device and fabricating method thereof | |
KR101849569B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR101818453B1 (en) | Liquid crystal display device and method for fabricating the same | |
JP2011029310A (en) | Tft substrate and method of manufacturing the same | |
KR101784445B1 (en) | Array substrate for Liquid crystal display device | |
KR101818457B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR101366916B1 (en) | Liquid Crystal Display Device | |
KR100504572B1 (en) | Liquid crystal display apparatus of horizontal electric field applying type and fabricating method thereof | |
JP2023176359A (en) | Array substrate, display panel, and manufacturing method of array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |