KR101784445B1 - Array substrate for Liquid crystal display device - Google Patents
Array substrate for Liquid crystal display device Download PDFInfo
- Publication number
- KR101784445B1 KR101784445B1 KR1020110031639A KR20110031639A KR101784445B1 KR 101784445 B1 KR101784445 B1 KR 101784445B1 KR 1020110031639 A KR1020110031639 A KR 1020110031639A KR 20110031639 A KR20110031639 A KR 20110031639A KR 101784445 B1 KR101784445 B1 KR 101784445B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- common
- wiring
- wirings
- data
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 50
- 239000010410 layer Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 9
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- 239000007769 metal material Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은, 화상을 표시하는 표시영역과, 이의 외측으로 비표시영역이 정의된 기판과; 상기 표시영역에 게이트 절연막을 사이에 두고 그 하부 및 상부로 서로 교차하여 다수의 화소영역을 정의하며 형성된 다수의 게이트 배선 및 데이터 배선과; 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선을 이루는 동일한 물질로 이루어지며, 상기 비표시영역에 상기 데이터 배선과 나란하게 형성된 제 1 공통배선과 상기 표시영역에 상기 각 게이트 배선과 이격하며 그 끝단이 각각 상기 제 1 공통배선의 측단과 인접하여 이격하며 형성된 제 2 공통배선과; 상기 각 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 및 데이터 배선을 덮으며 상기 제 2 공통배선의 끝단과 상기 제 1 공통배선의 측단을 노출시키는 공통 콘택홀을 가지며 보호층과; 상기 보호층 위로, 상기 박막트랜지스터의 드레인 전극과 접촉하며 각 화소영역에 형성된 화소전극과 상기 공통 콘택홀을 통해 상기 제 1 및 제 2 공통배선과 동시에 접촉하며 형성된 연결패턴을 포함하는 GIP(gate in panel)구조 액정표시장치용 어레이 기판을 제공한다. The present invention provides a display device comprising: a substrate on which a display area for displaying an image and a non-display area on the outside of the display area are defined; A plurality of gate wirings and data wirings formed in the display region with a gate insulating film interposed therebetween, the gate wirings and the data wirings intersecting each other and defining a plurality of pixel regions; A first common wiring formed in the non-display area in parallel with the data wiring, and a second common wiring formed in the display area in the display area so as to be spaced apart from the gate wiring, A second common wiring formed so as to be adjacent to and spaced apart from a side end of the first common wiring; A thin film transistor formed in each pixel region and connected to the gate and the data line; A protective layer covering the thin film transistor and the data line and having a common contact hole exposing an end of the second common line and a side end of the first common line; And a gate electrode formed on the passivation layer, the gate electrode being in contact with the drain electrode of the thin film transistor, the pixel electrode being formed in each pixel region, and the connection pattern formed in contact with the first and second common wirings through the common contact hole, panel structure liquid crystal display device.
Description
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 GIP 구조 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
The present invention relates to an array substrate for a liquid crystal display, and more particularly to an array substrate for a GIP structure liquid crystal display device and a manufacturing method thereof.
일반적으로 액정표시장치는 액정의 광학적 이방성을 이용한 장치이다.In general, a liquid crystal display device is an apparatus using optical anisotropy of a liquid crystal.
즉, 액정표시장치는 전압이 가해지면 전계의 세기에 따라 액정의 분자배열이 바뀌고, 상기 액정의 분자배열에 따라 빛을 조절할 수 있는 특성을 이용하여 화상을 표현하는 장치로서, 공통전극을 포함하는 상부기판과 화소전극을 포함하는 하부기판과 상기 두 기판 사이에 충진된 액정층으로 구성된다.That is, a liquid crystal display device displays an image by changing a molecular arrangement of a liquid crystal according to the intensity of an electric field when a voltage is applied, and adjusting a light according to the molecular arrangement of the liquid crystal, A lower substrate including an upper substrate and pixel electrodes, and a liquid crystal layer filled between the two substrates.
도면을 참조하여 조금 더 상세히 액정표시장치에 대해 설명한다.The liquid crystal display device will be described in more detail with reference to the drawings.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다. 1 is a schematic view of a general liquid crystal display device.
도시한 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)에는 서로 교차 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.As shown in the figure, the
또한 이와 마주보는 상부의 컬러필터 기판(20)에는 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 둘러싸는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터패턴(26a, 26b, 26c)으로 구성된 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.The
그리고, 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉합된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막(미도시)이 개재되며, 각 기판(10, 20)의 외측면에는 광축이 서로 직교하도록 배치된 편광판(미도시)이 각각 부착되고 있다. Although not clearly shown in the drawing, these two
더불어 상기 어레이 기판(10)의 배면에는 백라이트(back-light)(미도시)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로부터 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이에 형성된 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.In addition, a back light (not shown) is provided on the rear surface of the
한편, 최근에는 게이트 인 패널(Gate in panel : GIP) 구조로 칭해지는 액정표시장치가 제안되고 있다. Meanwhile, in recent years, a liquid crystal display device called a gate in panel (GIP) structure has been proposed.
액정표시장치를 완성하기 위해서는 액정패널(액정층을 개재하여 어레이 기판과 컬러필터 기판이 합착되어 패널을 이룬 상태)을 구동시키기 위한 구동회로를 갖는 구동부를 필요로 한다. 통상적으로 상기 구동부는 인쇄회로기판(printed circuit board : PCB)에 구현되고 있다. In order to complete a liquid crystal display device, a driving unit having a driving circuit for driving a liquid crystal panel (a state in which an array substrate and a color filter substrate are bonded together via a liquid crystal layer to form a panel) is required. Typically, the driving unit is implemented on a printed circuit board (PCB).
이러한 구동부는 상기 액정패널의 게이트 배선과 연결되는 게이트 회로기판과 데이터 배선과 연결되는 데이터 회로기판으로 나뉜다. 이때, 이들 각각의 회로기판은, 액정패널의 일측면에 형성되며 상기 게이트 배선과 연결된 된 게이트 패드부와, 통상적으로 상기 게이트 패드가 형성된 일측면과 직교하는 상측면에 형성된 데이터 배선과 연결된 데이터 패드부 각각에 FPC(flexible printed circuit)필름을 개재하여 실장되고 있다. The driving unit is divided into a gate circuit board connected to the gate wiring of the liquid crystal panel and a data circuit board connected to the data wiring. Each of the circuit boards includes a gate pad portion formed on one side of the liquid crystal panel and connected to the gate wiring and a data pad connected to the data line formed on the upper side of the gate pad, (Flexible printed circuit) film.
하지만, 종래와 같이 회로기판을 게이트 및 데이터용으로 각각 게이트 패드부와 데이터 패드부에 실장하게 되면, 그 부피가 커지고, 그 무게 또한 증가하게 된다.However, when the circuit board is mounted on the gate pad portion and the data pad portion for the gate and the data, respectively, as in the conventional case, the volume increases and the weight also increases.
따라서, 이를 개선하고자, 게이트 및 데이터 회로기판을 하나로 통합하여 액정패널의 일측면에만 실장하는 것을 특징으로 GIP구조 액정표시장치가 제안된 것이다. Therefore, in order to solve this problem, a GIP structure liquid crystal display device has been proposed in which a gate and a data circuit substrate are integrated into one and mounted on only one side of the liquid crystal panel.
도 2는 종래의 GIP구조 액정표시장치용 어레이 기판에 있어 공통전압 인가를 위한 제 1 및 제 2 공통배선이 형성되는 비표시영역과 표시영역 일부를 도시한 평면도이다. 2 is a plan view showing a non-display area and a part of a display area in which first and second common wirings for common voltage application are formed in an array substrate for a conventional GIP structure liquid crystal display device.
도시한 바와같이 종래의 GIP 구조 액정표시장치용 어레이 기판(60)의 비표시영역(NA)에는 일방향으로 연장하며 어레이 기판(60) 내에서 기준 전압이 되는 공통전압을 인가하기 위한 제 1 공통배선(65)이 구비되고 있으며, 상기 제 1 공통배선(65)에서 분기하여 표시영역(AA)으로 분기한 형태로 다수의 제 2 공통배선(67)이 형성되고 있다. 이때, 도면에는 나타내지 않았지만 이러한 제 1 및 제 2 공통배선(65, 67) 이외에 액정표시장치 구동을 위한 다수의 배선 예를들면 데이터 배선, 게이트 배선, 클럭배선, Vdd 배선, Vgl배선, Vgh배선 및 리셋배선 등이 형성되고 있다. As shown in the figure, in the non-display area NA of the
이러한 제 1 및 제 2 공통배선(65, 67)은 통상 게이트 배선(미도시)과 게이트 전극(미도시)을 형성하는 단계에서 이들 구성요소를 이루는 동일한 금속물질 예를들면 저저항 금속물질인 알루미늄, 알루미늄 합금, 구리, 구리합금 중 어느 하나 또는 둘 이상의 금속물질로 이루어지고 있는 것이 일반적이다. The first and second
또한, 상기 다수의 배선(미도시) 또한 상기 게이트 배선(미도시) 또는 데이터 배선(미도시)을 형성하는 단계에서 이들 게이트 및 데이터 배선(미도시)을 이루는 동일한 금속물질로 이루어지고 있다. The plurality of wirings (not shown) are also made of the same metal material as the gate and data wirings (not shown) in the step of forming the gate wirings (not shown) or the data wirings (not shown).
이러한 구성을 갖는 어레이 기판(60)의 경우, 게이트 배선(미도시) 등을 형성하는 단계 이후 반도체층(미도시) 형성 단계, 데이터 배선(미도시)과 소스 및 드레인 전극(미도시) 형성 단계 및 화소전극(미도시) 형성단계 등을 더욱 진행하게 되는데, 이러한 각 단계를 거치면서 특히 저저항 금속물질로 이루어진 배선에는 이온들이 차징(charging)되어 전하가 유입됨으로써 정전기 등의 발생 요인이 됨으로써 표시영역(AA)내의 각 화소영역(미도시)에 구비된 박막트랜지스터(미도시) 등의 소자를 파괴하거나, 또는 충전된 전하의 급격한 내부 방출을 통해 배선의 단선 또는 쇼트 불량을 일으키고 있는 실정이다.
In the case of the
본 발명에 있어서는 표시영역 내부로의 전하 차징 현상을 억제하여 제조 공정 중에 발생하는 표시영역 내의 소자 파괴와 배선의 단선 또는 쇼트 불량을 방지할 수 있는 GIP구조 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
It is an object of the present invention to provide an array substrate for a GIP structure liquid crystal display capable of suppressing the phenomenon of charge charging into the display region and preventing breakage of elements in the display region and disconnection or short- The purpose.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 GIP 구조 액정표시장치용 어레이 기판은, 화상을 표시하는 표시영역과, 이의 외측으로 비표시영역이 정의된 기판과; 상기 표시영역에 게이트 절연막을 사이에 두고 그 하부 및 상부로 서로 교차하여 다수의 화소영역을 정의하며 형성된 다수의 게이트 배선 및 데이터 배선과; 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선을 이루는 동일한 물질로 이루어지며, 상기 비표시영역에 상기 데이터 배선과 나란하게 형성된 제 1 공통배선과 상기 표시영역에 상기 각 게이트 배선과 이격하며 그 끝단이 각각 상기 제 1 공통배선의 측단과 인접하여 이격하며 형성된 제 2 공통배선과; 상기 각 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 및 데이터 배선을 덮으며 상기 제 2 공통배선의 끝단과 상기 제 1 공통배선의 측단을 노출시키는 공통 콘택홀을 가지며 보호층과; 상기 보호층 위로, 상기 박막트랜지스터의 드레인 전극과 접촉하며 각 화소영역에 형성된 화소전극과 상기 공통 콘택홀을 통해 상기 제 1 및 제 2 공통배선과 동시에 접촉하며 형성된 연결패턴을 포함한다.According to an aspect of the present invention, there is provided an array substrate for a liquid crystal display (GIP) structure, including: a substrate having a display area for displaying an image and a non-display area outside the display area; A plurality of gate wirings and data wirings formed in the display region with a gate insulating film interposed therebetween, the gate wirings and the data wirings intersecting each other and defining a plurality of pixel regions; A first common wiring formed in the non-display area in parallel with the data wiring, and a second common wiring formed in the display area in the display area so as to be spaced apart from the gate wiring, A second common wiring formed so as to be adjacent to and spaced apart from a side end of the first common wiring; A thin film transistor formed in each pixel region and connected to the gate and the data line; A protective layer covering the thin film transistor and the data line and having a common contact hole exposing an end of the second common line and a side end of the first common line; And a connection pattern formed on the protective layer so as to be in contact with the drain electrode of the thin film transistor and to be in contact with the pixel electrode formed in each pixel region and the first and second common wirings through the common contact hole.
이때, 상기 게이트 배선과, 상기 제 1 및 제 2 공통배선은 저저항 금속물질인 구리 또는 구리합금으로 이루어진 것이 특징이다. At this time, the gate wiring and the first and second common wirings are made of copper or a copper alloy which is a low resistance metal material.
또한, 상기 제 2 공통배선은 제 1 패턴과 상기 제 1 패턴의 양 끝단에서 분기한 형태로 제 2 패턴으로 구성되며, 상기 제 2 패턴은 상기 데이터 배선과 중첩하거나 또는 상기 데이터 배선과 측단이 일치하도록 형성된 것이 특징이다.The second common wiring may include a first pattern and a second pattern branched from both ends of the first pattern. The second pattern overlaps the data line, or the data line and the data line coincide with each other. .
또한, 상기 비표시영역에는 게이트 구동회로를 구비한 게이트 회로부와 신호입력부 및 패드부가 정의되며, 상기 신호입력부에 형성되며 상기 패드부까지 연장하는 다수의 제 1 연결배선과; 상기 다수의 제 1 연결배선 및 상기 게이트 구동회로에 연결되는 다수의 제 2 연결배선이 형성된 것이 특징이다. The non-display region may include a gate circuit portion having a gate driving circuit, a signal input portion and a pad portion, and a plurality of first connection lines formed in the signal input portion and extending to the pad portion; And a plurality of second connection wirings connected to the plurality of first connection wirings and the gate drive circuit are formed.
이때, 상기 보호층에는 상기 제 1 연결배선의 끝단을 노출시키는 게이트 콘택홀과 상기 데이터 배선의 끝단을 노출시키는 데이터 콘택홀이 구비되며, 또한 상기 보호층에는 상부에는 상기 게이트 콘택홀에 대응하여 상기 제 1 연결배선과 접촉하는 게이트 패드와, 상기 데이터 콘택홀에 대응하여 상기 데이터 배선과 접촉하는 데이터 패드가 구비된 것이 특징이다.
The protection layer may include a gate contact hole exposing an end of the first connection wiring and a data contact hole exposing an end of the data wiring. The protection layer may include a gate contact hole corresponding to the gate contact hole, A gate pad in contact with the first connection wiring, and a data pad in contact with the data wiring corresponding to the data contact hole.
본 발명에 따른 GIP구조 액정표시장치용 어레이 기판은, 저저항 금속물질로 이루어지며 비표시영역에 형성되는 제 1 공통배선과, 이와 전기적으로 연결되며 표시영역에 형성되는 제 2 공통배선을 동일한 저저항 금속물질로 연결시키지 않고 최종 공정 단계인 화소전극을 형성하는 단계에서 전기적으로 연결시키는 구성을 갖도록 하여 저저항 금속물질로 이루어진 배선 내부에 전하 차징에 의해 발생하는 표시영역 내에서의 소자 파괴와 배선의 단선 또는 쇼트 불량을 방지하는 효과가 있다.
The array substrate for a GIP structure liquid crystal display according to the present invention includes a first common wiring formed of a low resistance metal material and formed in a non-display region, and a second common wiring electrically connected to the display region, And the pixel electrode, which is a final process step, is not connected with the resistance metal material. Therefore, it is possible to prevent the element breakdown and the wiring in the display region, which are caused by charge charging, There is an effect of preventing disconnection or short-circuiting failure.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면.
도 2는 종래의 GIP구조 액정표시장치용 어레이 기판에 있어 공통전압 인가를 위한 제 1 및 제 2 공통배선이 형성되는 비표시영역과 표시영역 일부를 도시한 평면도.
도 3은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 개략적인 평면도.
도 4는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내에 구비되는 하나의 화소영역에 대한 평면도.
도 5는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 비표시영역 및 표시영역 일부에 대한 평면도
도 6은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 표시영역에 구성되는 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 7은 도 5를 절단선 Ⅶ-Ⅶ을 따라 절단한 부분에 대한 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a schematic view of a general liquid crystal display; Fig.
2 is a plan view showing a non-display area and a part of a display area where first and second common wirings for common voltage application are formed in a conventional GIP structure liquid crystal display device substrate.
3 is a schematic plan view of an array substrate for a liquid crystal display of a GIP structure according to an embodiment of the present invention.
4 is a plan view of one pixel region provided in a display area of an array substrate for a liquid crystal display of a GIP structure according to an embodiment of the present invention;
5 is a plan view of a non-display area and a part of a display area of an array substrate for a GIP structure liquid crystal display device according to an embodiment of the present invention
6 is a sectional view of one pixel region including a thin film transistor formed in a display region in an array substrate for a GIP structure liquid crystal display device according to an embodiment of the present invention.
7 is a cross-sectional view of a portion cut along line VII-VII of FIG. 5;
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments according to the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 개략적인 평면도이며, 도 4는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 표시영역 내에 구비되는 하나의 화소영역에 대한 평면도이며, 도 5는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판의 비표시영역 및 표시영역 일부에 대한 평면도이다. FIG. 3 is a schematic plan view of an array substrate for a GIP-structured liquid crystal display according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view of an array substrate for a GIP structure liquid crystal display according to an embodiment of the present invention, 5 is a plan view of a non-display area and a part of a display area of the array substrate for a GIP structure liquid crystal display device according to the embodiment of the present invention.
도시한 바와같이, 상기 GIP구조 액정표시장치용 어레이 기판(101)은 중앙의 표시영역(AA)과 이외 외측에 위치하는 비표시영역(NA)으로 나뉘고 있다. As shown in the figure, the
상기 표시영역(AA)에는 다수의 게이트 배선(105), 데이터 배선(130)이 서로 교차하여 다수의 화소영역(P)을 정의하며 형성되고 있다. 또한, 상기 각 화소영역(P)의 상기 게이트 배선(105)과 데이터 배선(130)의 교차점 부근에는 이들 두 배선(105, 130)과 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되고 있으며, 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(133)과 연결되며 화소전극(160)이 형성되고 있다.In the display area AA, a plurality of
또한, 상기 비표시영역(NA)에는 상기 표시영역(AA)의 상측으로 패드부(PA)가 구비되고 있으며, 상기 표시영역(AA)의 일측에는 상기 게이트 배선(105)에 게이트 신호 입력을 위한 게이트 회로부(GCA)와, 신호입력부(SIA)가 정의되고 있다. In addition, the non-display area NA is provided with a pad part PA on the upper side of the display area AA, and on one side of the display area AA, A gate circuit portion (GCA), and a signal input portion (SIA) are defined.
이때, 각 영역에 대해 조금 더 상세히 설명하면, 상기 표시영역(AA)에는 서로 교차하여 다수의 화소영역(P)을 정의하는 게이트 배선(105) 및 데이터 배선(130)이 구비되고 있으며, 각 화소영역(P)에는 이들 게이트 및 데이터 배선(105, 130)과 각각 연결된 스위칭 소자인 박막트랜지스터(Tr)와 상기 박막트랜지스터(Tr)와 연결된 화소전극(160)이 구비되고 있다.The display area AA is provided with a
또한, 상기 비표시영역(NA) 내의 패드부(PA)에는 상기 표시영역(AA)에 형성된 데이터 배선(130)과 연결되며 외부의 회로기판(미도시)과 연결하기 위한 다수의 데이터 패드(DP)가 구비되고 있으며, 나아가 상기 신호입력부(SIA)에 형성된 제 1 연결배선(171)의 끝단에 다수의 게이트 패드(GP)가 형성되어 있다.The pad PA in the non-display area NA is connected to a
또한, 게이트 회로부(GCA)에는 다수의 스위칭 소자 및 커패시터 등의 조합으로 이루어진 다수의 회로블럭(170)이 구성되고 있으며, 이들 중 하나의 회로블럭(170)은 상기 표시영역(AA)에 형성된 게이트 배선(105) 및 신호입력부(SIA)에 형성된 다수의 제 2 연결배선(173)과 연결되고 있다. The gate circuit unit GCA includes a plurality of
또한, 게이트 회로부(GCA)에는 상기 표시영역(AA)에 구비된 데이터 배선(130)과 나란하게 상기 게이트 배선(105)이 형성된 동일한 층에 상기 게이트 배선(105)을 이루는 동일한 금속물질 일례로 저저항 금속물질인 구리 또는 구리합금으로 이루어진 제 1 공통배선(109)이 형성되어 있다. 상기 표시영역(AA)에는 상기 제 1 공통배선(109)과 동일한 층에 동일한 금속물질로 이루어지며 각 화소영역(P)을 지나며 제 2 공통배선(112)이 형성되고 있다.An example of the same metal material constituting the
신호입력부(SIA)에는 상기 패드부(PA)로 연장하는 다수의 제 1 연결배선(171)과, 상기 제 1 연결배선(171)과 게이트 절연막(미도시)을 개재하여 서로 교차하며 형성되며 상기 게이트 회로부(GCA) 내의 각 회로블럭(170)과 연결되는 다수의 제 2 연결배선(173)이 형성되어 있다.The signal input unit SIA includes a plurality of
이때, 상기 제 2 공통배선(112)은 크게 표시영역(AA)에 형성되는 제 1, 2 패턴(122a, 122b)과, 비표시영역(NA)에 형성되는 제 3 패턴(112c)으로 구성되는 것이 특징이다. 각 화소영역(P) 내에서 상기 각 게이트 배선(105)과 나란한 제 1 패턴(112a)과, 상기 제 1 패턴(112a)에서 분기하여 상기 데이터 배선(130)과 나란한 제 2 패턴(112b)으로 이루어지고 있다. 이 경우, 상기 제 2 패턴(112b)은 그 일측단이 상기 데이터 배선(130)의 일측단과 일치하도록 형성되거나, 또는 상기 제 2 패턴(112b)의 일측단이 상기 데이터 배선(130)과 중첩되도록 형성되는 것이 특징이다. At this time, the second
따라서, 상기 제 2 공통배선(112)은 상기 각 화소영역(P)의 3면을 둘러싸며 형성되고 있다. 상기 제 2 공통배선(112)이 이러한 형태를 갖는 것은 상기 제 2 공통배선(112)의 제 2 패턴(112b)이 각각 블랙매트릭스(미도시)의 역할을 하도록 함으로써 각 화소영역(P)에 구비되는 화소전극(160)의 면적을 넓혀 최종적으로 각 화소영역(P)의 개구율을 증대시키기 위함이며, 나아가 제 2 공통배선(112)과 화소전극(160)의 중첩 구조를 통해 큰 정전용량을 갖는 스토리지 커패시터(StgC)를 형성시키기 위함이다. Therefore, the second
블랙매트릭스(미도시)는 통상 상기 어레이 기판(101)과 마주하는 컬러필터 패턴(미도시)을 포함하는 컬러필터 기판(미도시)에 구비되고 있는데, 어레이 기판(101)과 컬러필터 기판(미도시)의 합착 오차를 반영하여 각 화소영역(P)의 경계 즉, 게이트 배선(105)과 데이터 배선(130)에 대응하여 이보다 넓은 폭을 갖도록 형성되고 있다. A black matrix (not shown) is usually provided in a color filter substrate (not shown) including a color filter pattern (not shown) facing the
하지만, 본 발명에 있어서는 데이터 배선(130)의 주변에는 상기 제 2 공통배선(112)의 제 2 패턴(112b)이 구비됨으로써 블랙매트릭스(미도시)의 역할을 하고 있으므로 이러한 어레이 기판(101)에 대응하는 컬러필터 기판(미도시)에는 상기 데이터 배선(130)에 대응해서는 합착 오차를 감안한 블랙매트릭스(미도시)를 형성하지 않는다. However, in the present invention, since the
이때, 상기 제 2 패턴(112b)은 컬러필터 기판(미도시)과의 합착 오차를 고려하지 않아도 되므로 블랙매트릭스(미도시)를 형성하는 것 대비 작은 폭을 갖도록 형성해도 무방하므로 화소영역(P)의 개구율을 향상시킬 수 있는 것이다. The
한편, 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판(101)에 있어서 가장 특징적인 것으로, 게이트 배선(105)을 이루는 저저항 금속물질인 구리 또는 구리합금으로 이루어진 상기 제 1 공통배선(109)과 상기 제 2 공통배선(112)은 서로 직접적으로 연결되지 않고, 상기 제 1 공통배선(109)과 제 2 공통배선(112)을 노출시키는 공통 콘택홀(145)을 통해 상기 화소전극(160)을 이루는 투명도전성 물질로 이루어진 연결패턴(165)을 매개로 하여 전기적으로 연결되고 있는 구성을 이루고 있다.On the other hand, the most characteristic feature of the
이러한 구성을 갖는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판(101)은 비표시영역(NA)에 형성되는 제 1 공통배선(109)과 표시영역(AA)에 형성되는 제 2 공통배선(112)은 끊긴 상태를 유지하고, 화소전극(160)을 형성하는 단계에서 최종적으로 이들 두 배선(109, 112)과 연결되는 연결패턴(165)에 의해 전기적으로 연결되는 구성을 가게 됨으로써 어레이 기판(101)의 제조 단계에서 발생되는 금속배선 전하 차징 현상에 의해 표시영역(AA)에서 박막트랜지스터 등의 소자 파괴 및 배선의 단선이나 쇼트를 억제할 수 있다.The
비표시영역(NA)에 형성되는 제 1 공통배선(109)의 경우 그 폭이 표시영역(AA)에 형성되는 제 2 공통배선(112) 대비 수 배 내지 수 십배 더 큰 폭을 갖는다. 따라서 전하의 차징이 발생하더라도 비표시영역(NA)에 형성된 배선은 상대적으로 단선이 쉽게 발생되지 않는다. The width of the first
하지만, 표시영역(AA) 내에 형성되는 제 2 공통배선(112)의 경우 상대적으로 비표시영역(NA) 대비 작은 폭을 가지므로 전하 집중에 의해 스파크 등이 발생하여 단선이 더욱 용이하게 발생되며, 더욱이 전하 집중에 의해 더욱 취약한 스위칭 소자인 박막트랜지스터(Tr)가 다수 조밀하게 화소영역(P) 단위로 형성되고 있으며, 이러한 박막트랜지스터(Tr)로 전하 집중이 발생됨으로써 소자 파괴가 용이하게 발생할 수 있다. However, in the case of the second
따라서, 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판(101)의 경우, 저저항 금속물질로 이루어진 제 1 공통배선(109)과 제 2 공통배선(112)이 직접적으로 동일 금속물질로 연결되지 않고, 최종 단계인 화소전극(160) 형성 단계까지 끊어진 상태를 유지할 수 있으므로 표시영역(AA) 내부로의 전하 차징 현상을 억제함으로써 표시영역(AA) 내에서의 배선의 단선 및 쇼트와 박막트랜지스터 소자의 파괴를 방지할 수 있다. Therefore, in the case of the
이후에는 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판(101)의 단면 구조에 대해 설명한다.Hereinafter, the cross-sectional structure of the
도 6은 본 발명의 실시예에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 표시영역에 구성되는 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이며, 도 7은 도 5를 절단선 Ⅶ-Ⅶ을 따라 절단한 부분에 대한 단면도이다. FIG. 6 is a cross-sectional view of one pixel region including a thin film transistor formed in a display region in an array substrate for a GIP structure liquid crystal display device according to an embodiment of the present invention, and FIG. 7 is a cross- And FIG.
도시한 바와같이, 어레이 기판(101) 상의 비표시영역(NA)에는 저저항 금속물질 예를들면 구리 또는 구리 합금으로 이루어지며 일방향으로 연장하며 제 1 폭을 갖는 제 1 공통배선(109)이 형성되고 있다. As shown in the drawing, a first
또한, 표시영역(AA)에는 상기 저저항 금속물질로서 상기 일 방향과 교차하는 타방향으로 연장하며 다수의 게이트 배선(미도시)이 형성되고 있으며, 상기 다수의 게이트 배선(미도시)과 이격하며 상기 제 1 폭보다 작은 제 2 폭을 갖는 다수의 제 2 공통배선(112)이 형성되고 있다. 이때, 상기 제 2 공통배선(112)은 제 1 패턴(112a)과 이와 연결된 제 2 패턴(112b)으로 구성됨으로써 각 화소영역(P)의 3면을 둘러싸는 형태로 형성되고 있다.In addition, in the display area AA, a plurality of gate wirings (not shown) extending in the other direction intersecting the one direction are formed as the low-resistance metal material, and spaced apart from the plurality of gate wirings (not shown) And a plurality of second
한편, 상기 제 2 공통배선(112)은 그 일끝단이 연장하여 비표시영역(NA)에 위치하며 나아가 상기 제 1 공통배선(109)의 일측단과 인접하여 이격하여 형성되고 있는 것이 특징이다. On the other hand, the second
또한, 표시영역(AA) 내의 각 화소영역(P)에는 상기 게이트 배선(미도시)에서 분기하거나 또는 상기 게이트 배선(미도시) 자체의 일부로서 게이트 전극(107)이 형성되고 있다. A
상기 비표시영역(NA) 중 상기 신호입력부에는 상기 게이트 배선(미도시)과 동일한 물질로 이루어진 제 1 연결배선(미도시)이 형성되고 있다. A first connection wiring (not shown) made of the same material as the gate wiring (not shown) is formed in the signal input part of the non-display area NA.
다음, 상기 제 1, 2 공통배선(109, 112)과 게이트 배선(105)과 제 1 연결배선(미도시) 및 게이트 전극(107) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(115)이 구비되고 있다.Next, an inorganic insulating material such as silicon oxide (SiO 2 ) is formed on the entire surface of the first and second
상기 게이트 절연막(115) 위로 표시영역(AA)에는 저저항 금속물질 예를들면 구리 또는 구리 합금으로 이루어지며 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하며 상기 타방향으로 연장하는 데이터 배선(130)이 형성되고 있다. 이때, 상기 데이터 배선(130)은 그 측단이 서로 이웃한 화소영역(P)에 구비된 상기 제 2 공통배선(112)의 제 2 패턴(112b)의 일 측단과 일치하거나 또는 상기 제 2 패턴(112b)과 중첩하도록 형성되고 있는 것이 특징이다. 이러한 구성에 의해 상기 제 2 공통배선(112)의 제 2 패턴(112b)은 상기 데이터 배선(130)과 이격하여 형성되는 화소전극(160)과의 이격영역에 대응하여 형성됨으로써 빛샘을 방지하는 블랙매트릭스(미도시)의 역할을 하는 것이다.A
또한, 각 화소영역(P)에는 상기 각 게이트 전극(107)에 대응하여 반도체층(120)이 구비되고 있다. 이때, 상기 반도체층(120)은 순수 비정질 실리콘의 액티브층(120a)과 이의 상부로 상기 액티브층(120a)의 중앙부를 노출시키며 이격하는 형태로 불순물 비정질 실리콘의 오믹콘택층(120b)으로 구성되고 있다. In each pixel region P, a
또한, 상기 각 화소영역(P)에는 서로 이격하는 오믹콘택층(120b)과 접촉하며 서로 이격하는 형태로 소스 전극(133)과 드레인 전극(136)이 형성되고 있다. 이때, 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되고 있다.The
한편, 상기 각 화소영역(P)에 순차 적층된 게이트 전극(107)과 게이트 절연막(115)과 반도체층(120)과 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.The
한편, 도면에 나타내지 않았지만, 상기 비표시영역(NA) 내의 상기 신호입력부(미도시)에는 상기 게이트 절연막(115) 위로 상기 데이터 배선(130)을 이루는 동일한 금속물질로 이루어진 제 2 연결배선(미도시)이 형성되고 있으며, 나아가 상기 비표시영역(NA)에는 상기 게이트 절연막(115) 위로 상기 데이터 배선(130)을 이루는 동일한 금속물질로 이루어진 다수의 배선이 더욱 형성될 수도 있다. 이러한 다수의 배선 일례로 클럭배선, Vdd 배선, Vgl배선, Vgh배선 및 리셋배선 등이 될 수 있다. Although not shown, a second connection wiring (not shown) made of the same metal material as the data wiring 130 is formed on the
상기 비표시영역(NA)의 게이트 회로부 더욱 정확히는 다수의 각 회로블럭(미도시) 내에도 상기 각 화소영역(P)에 형성된 박막트랜지스터(Tr)와 동일한 구성을 갖는 구동용 박막트랜지스터(미도시) 형성될 수 있다. 이렇게 비표시영역(NA)에 형성되는 구동용 박막트랜지스터(미도시)는 정전기 방지 회로를 구성하거나 또는 게이트 배선(미도시)의 구동을 위한 소자를 이룬다. (Not shown) having the same structure as that of the thin film transistor Tr formed in each pixel region P in the gate circuit portion of the non-display region NA, more precisely in each of the plurality of circuit blocks (not shown) . A driving thin film transistor (not shown) formed in the non-display area NA as described above constitutes an electrostatic discharge prevention circuit or a device for driving a gate wiring (not shown).
다음, 상기 데이터 배선(130)과 다수의 배선(미도시)과 박막트랜지스터(Tr) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지거나 또는 유기절연물질 예를들면 벤조사이크로부텐(BCB) 또는 포토아크릴(photo acryl)로 이루어진 보호층(140)이 형성되어 있다.Next, the
이때, 상기 보호층(140)은 표시영역(AA) 내에서 각 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)이 구비되고 있으며, 비표시영역(NA)에는 상기 제 1 공통배선(109)의 측단 일부와 상기 각 제 2 공통배선(112)의 제 3 패턴(112c) 끝단을 노출시키는 공통 콘택홀(145)이 구비되고 있는 것이 특징이다. 상기 공통 콘택홀(145)은 상기 제 1 공통배선(109)의 측단과 상기 제 2 공통배선(112)의 제 3 패턴(112c)의 끝단을 각각 노출시키는 구성을 이루거나, 또는 상기 제 1 공통배선(109)의 측단과 상기 제 2 공통배선(112)의 제 3 패턴(112c)의 끝단을 동시에 노출시키는 구성을 이룬다. 도면에 있어서는 일례로 상기 제 1 공통배선(109)의 측단과 상기 제 2 공통배선의 제 3 패턴(112c)의 끝단을 각각 노출시키는 형태의 공통 콘택홀(145)이 형성된 것을 도시하였다.The
또한, 도면에 나타내지 않았지만, 상기 보호층(140)에는 상기 제 1 연결배선(미도시) 끝단을 노출시키는 게이트 콘택홀(미도시)과, 패드부(미도시)에 있어 상기 데이터 배선(130)을 노출시키는 데이터 콘택홀(미도시)이 더욱 구비되고 있다. Although not shown, a gate contact hole (not shown) exposing the end of the first connection wiring (not shown) is formed in the
다음, 상기 보호층(140) 위로는 표시영역(AA)의 각 화소영역(P) 내에 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(133)과 접촉하며 그 측단이 상기 제 2 공통배선(112)의 제 2 패턴(112b)과 중첩하며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 화소전극(160)이 형성되어 있다. 이때, 상기 게이트 절연막(115)과 보호층(140)을 사이에 두고 서로 중첩하는 제 2 공통배선(112)과 화소전극(160)은 스토리지 커패시터(StgC)를 이룬다. Next, the
한편, 각 화소전극(160)은 상기 제 2 공통배선(112)의 제 2 패턴(112b)과 중첩하도록 형성됨으로써 상대적으로 그 면적이 증가함으로써 화소영역(P)의 개구율을 향상시키는 구성을 이루는 것이 특징이다.On the other hand, each
또한, 비표시영역(NA)에는 상기 보호층 위로 상기 화소전극(160)을 이루는 동일한 물질로 이루어지며 상기 공통 콘택홀(145)을 통해 각각 상기 제 2 공통배선(112)의 제 3 패턴(112c)의 끝단과 상기 제 1 공통배선(109)의 측단과 접촉함으로서 상기 제 1 및 제 2 공통배선(109, 112)을 통전시키는 연결패턴(165)이 형성되고 있다.
The non-display area NA is formed of the same material as the
이때, 도면에 나타내지 않았지만, 상기 비표시영역(NA)의 패드부(미도시)에는 상기 화소전극(160)을 이루는 동일한 물질로 이루어지며, 상기 데이터 배선(130)의 끝단을 노출시키는 데이터 콘택홀(미도시)에 대응하여 데이터 패드(미도시)가 형성되고 있으며, 상기 제 1 연결배선(미도시)의 끝단을 노출시키는 게이트 콘택홀(미도시)에 대응하여 게이트 패드(미도시)가 형성됨으로써 됨으로써 본 발명의 실시예에 따른 GIP 구조 액정표시장치용 어레이 기판(101)이 완성되고 있다.
Although not shown in the figure, the pad portion (not shown) of the non-display region NA is formed of the same material as the
109 : 제 1 공통배선 112 : 제 2 공통배선
112a : 제 1 패턴 112b : 제 2 패턴
112c : 제 2 패턴 145 : 공통 콘택홀
165 : 연결패턴 AA : 표시영역
NA : 비표시영역 109: first common wiring 112: second common wiring
112a:
112c: second pattern 145: common contact hole
165: Connection pattern AA: Display area
NA: non-display area
Claims (6)
상기 표시영역에 게이트 절연막을 사이에 두고 그 하부 및 상부로 서로 교차하여 다수의 화소영역을 정의하며 형성된 다수의 게이트 배선 및 데이터 배선과;
상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선을 이루는 동일한 물질로 이루어지며 공통전압을 인가하는, 상기 비표시영역에 상기 데이터 배선과 나란하게 형성된 제 1 공통배선과 상기 표시영역에 상기 각 게이트 배선과 이격하며 그 끝단이 각각 상기 제 1 공통배선의 측단과 인접하여 이격하며 형성된 제 2 공통배선과;
상기 각 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;
상기 박막트랜지스터 및 데이터 배선을 덮으며 상기 제 2 공통배선의 끝단과 상기 제 1 공통배선의 측단을 노출시키는 공통 콘택홀을 가지며 보호층과;
상기 보호층 위로, 상기 박막트랜지스터의 드레인 전극과 접촉하며 각 화소영역에 형성된 화소전극과 상기 공통 콘택홀을 통해 상기 제 1 및 제 2 공통배선과 동시에 접촉하며 형성된 연결패턴
을 포함하는 GIP(gate in panel)구조 액정표시장치용 어레이 기판.
A substrate on which a display region for displaying an image and a non-display region on the outer side thereof are defined;
A plurality of gate wirings and data wirings formed in the display region with a gate insulating film interposed therebetween, the gate wirings and the data wirings intersecting each other and defining a plurality of pixel regions;
A first common wiring formed in the non-display area, which is made of the same material as the gate wiring, for applying a common voltage and is formed in parallel with the data wiring, and a second common wiring formed in the display area, A second common wiring line spaced apart from and adjacent to a side end of the first common wiring line;
A thin film transistor formed in each pixel region and connected to the gate and the data line;
A protective layer covering the thin film transistor and the data line and having a common contact hole exposing an end of the second common line and a side end of the first common line;
And a connection pattern formed in contact with the drain electrode of the thin film transistor on the protection layer and in contact with the pixel electrode formed in each pixel region and the first and second common wirings through the common contact hole,
And an array substrate for a GIP (gate in panel) structure liquid crystal display device.
상기 게이트 배선과, 상기 제 1 및 제 2 공통배선은 저저항 금속물질인 구리 또는 구리합금으로 이루어진 것이 특징인 GIP(gate in panel)구조 액정표시장치용 어레이 기판.
The method according to claim 1,
Wherein the gate wiring and the first and second common wirings are made of copper or a copper alloy which is a low resistance metal material.
상기 제 2 공통배선은 제 1 패턴과 상기 제 1 패턴의 양 끝단에서 분기한 형태로 제 2 패턴으로 구성되며, 상기 제 2 패턴은 상기 데이터 배선과 중첩하거나 또는 상기 데이터 배선과 측단이 일치하도록 형성된 것이 특징인 GIP(gate in panel)구조 액정표시장치용 어레이 기판.
3. The method according to claim 1 or 2,
Wherein the second common wiring is formed of a first pattern and a second pattern branched at both ends of the first pattern and the second pattern overlaps with the data wiring (GIP) -type array substrate for a liquid crystal display device.
상기 비표시영역에는 게이트 구동회로를 구비한 게이트 회로부와 신호입력부 및 패드부가 정의되며, 상기 신호입력부에 형성되며 상기 패드부까지 연장하는 다수의 제 1 연결배선과;
상기 다수의 제 1 연결배선 및 상기 게이트 구동회로에 연결되는 다수의 제 2 연결배선이 형성된 것이 특징인 GIP(gate in panel)구조 액정표시장치용 어레이 기판.
The method of claim 3,
A plurality of first connection wirings formed in the signal input unit and extending to the pad unit, a gate circuit unit having a gate driving circuit, a signal input unit and a pad unit are defined in the non-display area;
And a plurality of second connection wirings connected to the plurality of first connection wirings and the gate driving circuit are formed on the substrate.
상기 보호층에는 상기 제 1 연결배선의 끝단을 노출시키는 게이트 콘택홀과 상기 데이터 배선의 끝단을 노출시키는 데이터 콘택홀이 구비된 GIP(gate in panel)구조 액정표시장치용 어레이 기판.
5. The method of claim 4,
Wherein the protective layer includes a gate contact hole exposing an end of the first connection interconnection and a data contact hole exposing an end of the data interconnection.
상기 보호층에는 상부에는 상기 게이트 콘택홀에 대응하여 상기 제 1 연결배선과 접촉하는 게이트 패드와, 상기 데이터 콘택홀에 대응하여 상기 데이터 배선과 접촉하는 데이터 패드가 구비된 GIP(gate in panel)구조 액정표시장치용 어레이 기판.6. The method of claim 5,
And a gate pad (GIP) structure having a gate pad in contact with the first connection wiring corresponding to the gate contact hole and a data pad in contact with the data wiring corresponding to the data contact hole, An array substrate for a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110031639A KR101784445B1 (en) | 2011-04-06 | 2011-04-06 | Array substrate for Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110031639A KR101784445B1 (en) | 2011-04-06 | 2011-04-06 | Array substrate for Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120113942A KR20120113942A (en) | 2012-10-16 |
KR101784445B1 true KR101784445B1 (en) | 2017-10-11 |
Family
ID=47283322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110031639A KR101784445B1 (en) | 2011-04-06 | 2011-04-06 | Array substrate for Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101784445B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102146828B1 (en) | 2014-04-25 | 2020-08-24 | 삼성디스플레이 주식회사 | Display device |
KR102473647B1 (en) * | 2015-12-29 | 2022-12-01 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN111427206B (en) * | 2020-03-24 | 2022-07-26 | 京东方科技集团股份有限公司 | Array substrate and display device |
-
2011
- 2011-04-06 KR KR1020110031639A patent/KR101784445B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120113942A (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101346921B1 (en) | A flat display device and method of manufacturing the same | |
CN107887416B (en) | Back plate substrate and flexible display using same | |
US9798203B2 (en) | Semiconductor device and display device | |
KR101484022B1 (en) | Array Substrate for Liquid Crystal Display and Method for Fabricating The Same | |
KR100602062B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR100470208B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
JP5940163B2 (en) | Semiconductor device and display device | |
US9459478B2 (en) | Display apparatus and method of manufacturing the same | |
KR20150078248A (en) | Display device | |
KR20150026033A (en) | Liquid crystal display device and method of fabricating the same | |
KR20150017527A (en) | Display panel and method of manufacturing the same | |
KR20080020168A (en) | Array substrate and display panel having the same | |
KR20150004999A (en) | Liquid crystal display | |
KR102350395B1 (en) | Flat display panel and Method for manufacturing the same | |
KR101784445B1 (en) | Array substrate for Liquid crystal display device | |
KR20120033689A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR101667055B1 (en) | Display Device And Manufacturing Method Of The Same | |
KR101818453B1 (en) | Liquid crystal display device and method for fabricating the same | |
KR20120133315A (en) | Thin film transistor substrate and method of fabricating the same | |
KR100574367B1 (en) | Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same | |
JP2021139937A (en) | Display device | |
KR101754917B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100894044B1 (en) | Liquid crystal display | |
JP2008233417A (en) | Matrix array substrate and flat panel display device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |