KR20060081449A - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060081449A
KR20060081449A KR1020050001771A KR20050001771A KR20060081449A KR 20060081449 A KR20060081449 A KR 20060081449A KR 1020050001771 A KR1020050001771 A KR 1020050001771A KR 20050001771 A KR20050001771 A KR 20050001771A KR 20060081449 A KR20060081449 A KR 20060081449A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
type semiconductor
layer
substrate
Prior art date
Application number
KR1020050001771A
Other languages
English (en)
Other versions
KR101138974B1 (ko
Inventor
이정훈
이재호
스펙 지멘스에스
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050001771A priority Critical patent/KR101138974B1/ko
Publication of KR20060081449A publication Critical patent/KR20060081449A/ko
Application granted granted Critical
Publication of KR101138974B1 publication Critical patent/KR101138974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법에 관한 것으로, 열전도성 기판과, 상기 기판상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 다수의 발광 셀 및 상기 다수의 발광 셀을 직렬 연결하기 위한 다수의 금속배선을 포함하는 발광 소자와 이의 제조 방법을 제공한다. 이로써, 다수의 발광 셀이 직렬 접속된 단일의 발광 소자를 통해 조명용으로 사용할 수 있고, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 고전압에서 발광할 수 있는 발광 소자를 제작할 수 있으며, 열전도도가 우수한 기판을 사용하여 고전류 인가시 발생하는 열을 효과적으로 방출할 수 있고, 기판 상에 버퍼층을 형성하여 기판과 발광 셀간을 절연시킬 수 있고, 발광 셀 식각시 버퍼층을 식각정지층으로 사용할 수 있어 발광 셀 어레이 소자의 크기를 줄일 수 있다.
발광 셀, 발광 소자, 직렬 접속, 버퍼층, 금속배선, 정류 브리지, 조명용 발광 장치

Description

발광 소자 및 이의 제조 방법{Luminous element and method of manufacturing thereof}
도 1은 본 발명에 따른 발광 셀이 배열된 발광 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
110 : 기판 120 : 버퍼층
130, 150 : 반도체층 140 : 활성층
160, 165 : 오믹 금속층 170 : 금속배선
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 고전압 질화물반도체 발광 다이오드 어레이 및 이의 제조 방법에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다.
이러한 고전압 발광 다이오드는 사파이어 기판 상에 질화물 반도체를 에피 성장하고 패터닝한 다음 이를 전기적으로 연결하였다. 하지만, 사파이어 기판은 열전도성이 상대적으로 낮기 때문에 고출력을 얻기 위해 전류를 증가시켜 인가할 경우 열 방출이 원활하지 못하여 최대 광출력 수준이 열세를 보였다. 물론 이를 극복하기 위해 많은 연구가 수행되었다. 그 중 하나가 플립칩(Filp chip) 구조를 적용하는 것이다. 이는 발광 칩의 에피층부를 열전도도가 우수한 재료의 기판 위에 향하도록 본딩하는 구조로 다이 본딩(Die bonding)을 구현하는 방법이 고려되고 있다. 하지만 플립칩 본딩 방법은 본딩시 증착물질과 에피층 및 서브마운트(Submount) 기판의 열팽창율 차이에 의해 본딩부에서 결함이 발생하여 다이가 서브마운트 기판에서 분리되는 결함이 발생하였다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 다수의 발광 셀이 직렬 접속된 단일칩의 발광 소자를 사용하여 발광 다이오드 램프를 제작할 수 있고, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 램프의 제작 공정을 단순화 할 수 있으며, 고전류 인가시 발생하는 열을 효과적으로 방출하여 고출력화를 달성할 수 있는 발광 소자 및 이의 제조 방법을 제공함을 그 목적으로 한다.
본 발명에 따른 열전도성 기판과, 상기 기판상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 다수의 발광 셀 및 상기 다수의 발광 셀을 직렬 연결하기 위한 다수의 금속배선;을 포함하는 발광 소자를 제공한다.
여기서, 상기 버퍼층으로 AlN 및 InN을 사용하거나, Al, In 및 N 중 적어도 어느 하나를 포함한다. 그리고, 상기 열전도성 기판은 SiC, Si, AlN 등의 단결정 기판을 사용한다.
또한, 본 발명에 따른 열전도성 기판상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 N형 반도체층 및 P형 반도체층을 순차적으로 형성하는 단계와, 상기 N형 반도체층 및 상기 P형 반도체층의 일부를 제거하여 다수의 발광 셀을 형성하는 단계와, 상기 N형 반도체층의 일부를 노출하는 단계와, 일 발광 셀의 노출된 상기 N형 반도체층과 인접한 타 발광 셀의 P형 반도체층을 직렬 연결하는 다수의 금속배선을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
이때, 상기 N형 반도체층과 상기 P형 반도체층 사이에 활성층을 형성한다.
그리고, 상기 N형 반도체층의 일부를 노출하는 단계 후, 상기 P형 반도체층 및 노출된 상기 N형 반도체층 상에 오믹 금속층을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 발광 셀이 배열된 발광 소자의 단면도이다.
도 1을 참조하면, 본 발명의 발광 소자는 열전도성이 우수한 기판(110)과, 기판(110) 상에 형성된 버퍼층(120)과, 버퍼층(120) 상에 패터닝된 다수의 발광 셀(100-1 내지 100-n)과, 다수의 발광 셀(100-1 내지 100-n)을 직렬 연결하기 위한 다수의 금속배선(170-1 내지 170-n)을 포함한다.
상기에서 기판(110)으로는 사파이어 기판에 비하여 상대적으로 열전도도가 우수한 물질막을 사용한다. 본 실시예에서는 SiC, Si, AlN 등의 단결정 기판을 에피 성장 기판(110)으로 사용한다. 물론 이에 한정되지 않고 열전도성 및 전기 전도성이 우수한 기판(110)을 사용할 수 있다. 즉, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용할 수 있다.
버퍼층(120)으로는 상부의 반도체층과 하부의 기판(110)과의 절연을 위한 물 질막을 사용한다. 본 실시예에서는 AlN, InN 등의 물질을 버퍼층(120)으로 사용한다. 또한, 3족 계열의 물질과 N이 결합된 물질을 사용할 수도 있고, 4족 5족 원소와 N이 결합된 물질을 사용할 수도 있다. 더욱이, 버퍼층으로 열전도성이 우수할 뿐만 아니라 절연특성이 뛰어난 물질을 사용하고, 후속 질화물 반도체의 성장이 용이한 물질을 사용한다.
다수의 발광 셀(100-1 내지 100-n) 각각은 PN접합된 질화물 반도체층을 포함한다. 발광 셀(100)은 N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)을 포함한다. 발광 셀(100)의 PN접합영역이 수직하게 노출될 수 있고, 수평하게 노출될 수 있다.
본 실시예에서는 N형 반도체층(130)과, N형 반도체층(130) 상의 소정영역에 형성된 활성층(140)과, 활성층(140) 상에 형성된 P형 반도체층(150)을 포함한다. 또한, N형 반도체층(130) 및 P형 반도체층(150) 상에 형성된 오믹금속층(160, 165)을 더 포함한다. 또한, N형 반도체층(130) 및 P형 반도체층(150) 상에 투명전극층(미도시)이 더 형성될 수도 있다.
상기의 N형 반도체층(130)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층을 포함한다. 이때, N형 반도체층(130)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용한다. 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1-xN(0≤x≤1)막을 포함하는 N형 반도체층(130)을 형성한다.
P형 반도체층(150)은 전공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층을 포함한다. 이때, P형 반도체층(150) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)막을 포함하는 P형 반도체층(150)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(130) 및 P형 반도체층(150)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고 질화물계일때는 Mg를 사용한다.
활성층(140)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 또한, 활성층(140)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(140)에 포함되는 반도체 재료를 조절하는 것이 바람직하다. 본 실시예에서는 활성층(140)으로 N형 AlxGa1-xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), AlxGa1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxIn yGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다.
본 발명에서는 상술한 구조의 발광 셀이 버퍼층 상에 금속배선을 통해 직렬 접속되어 있다.
이때, 본 실시예에서는 교류 구동(조명용 전압)이 가능할 수 있는 개수의 발광 셀(100-1 내지 100-n)을 직렬 연결한다. 즉, 본 발명에서는 단일 발광 셀(100)을 구동하기 위한 전압/전류와 조명용 발광 소자에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광 셀(100)의 개수가 매우 다양할 수 있다. 바람직하게는 10 내지 1000개의 셀을 직렬 접속한다. 더욱 바람직하게는 30 내지 70개의 셀을 직렬 접속하는 것이 효과적이다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V 용 단위 발광 다이오드 셀을 66 내지 67개를 직렬로 연결하여 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V용 단위 발광 다이오드 셀을 33 내지 34개를 직렬로 연결하여 발광 소자를 제작한다.
예들 들어 도 1과 같이, 제 1 내지 제 n 개의 발광 셀(100-1 내지 100-n)이 직렬 접속된 발광 소자에 있어서, 제 1 발광 셀(100-1)의 P형 반도체층(150)상에 P형 패드(미도시)가 형성되고, 제 1 발광 셀(100-1)의 N형 반도체층(130)과 제 2 발광 셀(100-2)의 P형 반도체층(150)이 제 1 금속배선(170-1)을 통해 접속된다.
또한, 제 2 발광 셀(100-2)의 N형 반도체층(130)과 제 3 발광 셀(미도시)의 P형 반도체층(미도시)이 제 2 금속배선(170-2)을 통해 접속된다. 그리고, 제 n-2 발광 셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광 셀(100-n-1)의 P형 반도체층(150)이 제 n-2 금속배선(170-n-2)을 통해 접속되고, 제 n-1 발광 셀(100-n-1)의 N형 반도체층(130)과, 제 n 발광 셀(100-n)의 P형 반도체층(150)이 제 n-1 금속배선(170-n-1)을 통해 접속된다. 또한, 제 n 발광 셀(100-n)의 N형 반도체층(130)에 N형 패드(미도시)가 형성된다.
또한, 상술한 발광 소자는 외부 교류전압을 정류하기 위한 정류용 제 1 내지 제 4 다이오드(미도시)가 형성될 수 있다. 제 1 내지 제 4 다이오드는 정류 브리지형태로 배열된다. 제 1 내지 제 4 다이오드간의 정류 노드들이 각기 발광 셀의 N형 패드와 P형 패드에 접속될 수 있다. 상기 제 1 내지 제 4 다이오드로 발광 셀을 사용할 수 있다.
이하 상술한 다수의 발광 셀이 직렬 접속된 발광 소자의 제조 방법을 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 열전도성이 우수한 기판(110)상에 버퍼층(120)을 형성한다. 상기의 버퍼층(120)은 CVD 및 PVD방법 및 이를 응용한 다양한 에피택시층 형성방법을 통해 형성한다.
버퍼층(120)으로는 AlN층을 사용한다. 물론 이에 한정되지 않고, Al 또는 N을 포함하는 절연물질을 사용할 수 있다. 이때 버퍼층(120)의 두께는 0.001 내지 50㎛로 형성한다.
도 2b를 참조하면, 버퍼층(120) 상에 N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)을 순차적으로 형성한다. 상기의 층 또한, 버퍼층(120)과 동일한 다양한 에피택시층 형성방법을 통해 형성한다. 상기의 N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)은 다층으로 형성할 수 있다.
도 2c를 참조하면, 패터닝 공정을 통해 P형 반도체층(150), 활성층(140) 및 N형 반도체층(130)의 일부를 제거하여 개개의 발광 셀을 형성한다.
이를 위해 P형 반도체층(150) 상에 감광막을 도포한 다음 사진 식각공정을 통해 감광막 패턴(미도시)을 형성한다. 감광막 패턴은 발광 셀간의 사이 영역을 개방하는 형상으로 형성한다. 상기의 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 노출된 P형 반도체층(150), 활성층(140) 및 N형 반도체층(130)을 식각하여 다수의 발광 셀(100-1 내지 100-n)을 형성한다. 이후 상기의 감광막 패턴을 소정의 스트립 공정을 통해 제거한다. 상기의 감광막 패턴 대신 다양한 배리어막이 가능하다.
본 실시예에서는 P형 반도체층(150), 활성층(140) 및 N형 반도체층(130) 식각시 하부의 버퍼층(120)이 식각정지층으로써 작용하기 때문에 효과적인 식각을 실시할 수 있다. 이때 하부의 버퍼층(120)의 일부도 함께 제거될 수 있다. 뿐만 아니라 버퍼층(120)까지 식각할 수도 있다. 이로써, 개개의 발광 셀(100-1 내지 100-n)간을 전기적으로 고립되도록 할 수 있다. 또한, 발광 셀(100-1 내지 100-n)간의 간격을 줄일 수 있어 소자의 크기를 작게 할 수 있다.
도 2d를 참조하면, 개개의 발광 셀(100-1 내지 100-n)의 P형 반도체층(150) 및 활성층(140)의 일부를 제거하여 N형 반도체층(130)의 일부를 노출한다.
이를 위해 전체 구조상에 패터닝된 P형 반도체층(150)의 일부를 개방하는 감광막 패턴(미도시)을 형성한다. 상기의 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(150) 및 활성층(140)을 식각한다. 이후 상기의 감광막 패턴을 제거한다.
상기 패터닝 공정시 사용되는 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다.
도 2e를 참조하면, P형 반도체층(150) 및 N형 반도체층(130) 상에 각기 P형 오믹 금속층(160) 및 N형 오믹 금속층(165)을 형성한다. 이후, 인접한 발광 셀의 N형 오믹 금속층(165)과 P형 오믹 금속층(160)간을 금속 배선(170-1 내지 170-n-1)으로 연결한다.
상기의 오믹 금속층(160, 165) 또한 앞서 설명한 감광막 패턴(미도시)을 이용하여 오믹 금속층(160, 165)이 형성될 영역만을 개방한 후, 금속 증착공정을 실시하여 형성한다. 또한, P형 오믹 금속층(160)과 N형 오믹 금속층(165)을 동시에 형성할 수도 있고, 각기 형성할 수도 있다. 상기의 오믹 금속층(160, 165)으로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용한다.
이후, 소정의 브리지(Bridge) 공정 또는 스탭 커버리지(Step Coverage) 공정 등을 통해 각기 인접한 발광 셀(100-1 내지 100-n)의 N형 오믹 금속층(165)과 P형 오믹 금속층(160)을 전기적으로 연결하는 도전성 금속 배선(170-1 내지 170-n-1)을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고 한다. 서로 연결할 발광 셀 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막을 제거하며 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또하, 스텝커버리지 공정은 서로 연결할 발광 셀 간에 포토공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 덮고, 그 위에 도금 또는 금속증착 등의 방법으로 금을 포함하는 도전성 물질을 일정두께로 도포한다. 이어서, 솔벤트 등의 용액으로 제거하면 도전성 물질이 덥힌 이외의 부분은 다 제거되고 이 덮여진 부분만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
한편, 양끝단에 위치한 발광 셀(100-1 및 100-n)에 각기 외부와 전기적 접속을 위한 P형 패드와 N형 패드를 형성한다. 정류 브리지용 다이오드를 P형 패드와 N형 패드에 각기 접속시킬 수도 있고, 별도의 도전성 배선을 P형 패드와 N형 패드에 접속시킬 수 있다.
상술한 본 발명의 발광 소자의 제조는 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가 될 수 있다.
전술된 실시예에서 상기 발광 셀이 일렬로 배열된 것으로 도시되어 있으나, 이는 평면상에 행렬형태로 배열될 수 있으며, 이 경우에도 상기 발광셀들은 서로 직렬로 연결된다.
상술한 바와 같이, 본 발명은 다수의 발광 셀이 직렬 접속된 단일의 발광 소 자를 통해 조명용으로 사용할 수 있는 발광 장치를 제작할 수 있다.
또한, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 고전압에서 발광할 수 있는 발광 소자를 제작할 수 있다.
또한, 다수의 발광 셀이 기판상에서 전기적으로 연결된 발광 소자를 사용하기 때문에 조명용 발광 장치의 제작 공정을 단순화시킬 수 있고, 조명용 발광 장치이 제작시 발생하는 불량률을 줄일 수 있으면, 조명용 발광 장치를 대량 생산할 수 있다.
또한, 열전도도가 우수한 기판을 사용하여 고전류 인가시 발생하는 열을 효과적으로 방출할 수 있고, 기판 상에 버퍼층을 형성하여 기판과 발광 셀간을 절연시킬 수 있고, 발광 셀 식각시 버퍼층을 식각정지층으로 사용할 수 있어 발광 셀 어레이 소자의 크기를 줄일 수 있다.

Claims (6)

  1. 열전도성 기판;
    상기 기판상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 다수의 발광 셀; 및
    상기 다수의 발광 셀을 직렬 연결하기 위한 다수의 금속배선;을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 버퍼층으로 AlN 및 InN을 사용하거나, Al, In 및 N 중 적어도 어느 하나를 포함하는 절연물질을 사용하는 발광 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 열전도성 기판은 SiC, Si, AlN 등의 단결정 기판을 사용하는 발광 소자.
  4. 열전도성 기판상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 N형 반도체층 및 P형 반도체층을 순차적으로 형성하는 단계;
    상기 N형 반도체층 및 상기 P형 반도체층의 일부를 제거하여 다수의 발광 셀을 형성하는 단계;
    상기 N형 반도체층의 일부를 노출하는 단계;
    일 발광 셀의 노출된 상기 N형 반도체층과 인접한 타 발광 셀의 P형 반도체층을 직렬 연결하는 다수의 금속배선을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  5. 청구항 4에 있어서,
    상기 N형 반도체층과 상기 P형 반도체층 사이에 활성층을 형성하는 발광 소자의 제조 방법.
  6. 청구항 4 또는 청구항 5에 있어서, 상기 N형 반도체층의 일부를 노출하는 단계 후,
    상기 P형 반도체층 및 노출된 상기 N형 반도체층 상에 오믹 금속층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
KR1020050001771A 2005-01-07 2005-01-07 발광 소자 및 이의 제조 방법 KR101138974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001771A KR101138974B1 (ko) 2005-01-07 2005-01-07 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001771A KR101138974B1 (ko) 2005-01-07 2005-01-07 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060081449A true KR20060081449A (ko) 2006-07-13
KR101138974B1 KR101138974B1 (ko) 2012-04-25

Family

ID=37172414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001771A KR101138974B1 (ko) 2005-01-07 2005-01-07 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101138974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098154A (zh) * 2019-04-12 2019-08-06 深圳通感微电子有限公司 封装基板及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP3822545B2 (ja) 2002-04-12 2006-09-20 士郎 酒井 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098154A (zh) * 2019-04-12 2019-08-06 深圳通感微电子有限公司 封装基板及制作方法

Also Published As

Publication number Publication date
KR101138974B1 (ko) 2012-04-25

Similar Documents

Publication Publication Date Title
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101106148B1 (ko) 발광 소자
KR100634307B1 (ko) 발광 소자 및 이의 제조 방법
KR100765240B1 (ko) 서로 다른 크기의 발광셀을 가지는 발광 다이오드 패키지및 이를 채용한 발광 소자
KR101158071B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR101171331B1 (ko) 발광 소자
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101171326B1 (ko) 발광 소자 및 이의 제조 방법
KR100620891B1 (ko) 발광소자 및 그 제조방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101138974B1 (ko) 발광 소자 및 이의 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR101216934B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR100599013B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법
KR101171325B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee