KR20060077077A - 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 - Google Patents
에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 Download PDFInfo
- Publication number
- KR20060077077A KR20060077077A KR1020040115866A KR20040115866A KR20060077077A KR 20060077077 A KR20060077077 A KR 20060077077A KR 1020040115866 A KR1020040115866 A KR 1020040115866A KR 20040115866 A KR20040115866 A KR 20040115866A KR 20060077077 A KR20060077077 A KR 20060077077A
- Authority
- KR
- South Korea
- Prior art keywords
- sheet resistance
- epi layer
- impurity region
- epi
- image sensor
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 238000005468 ion implantation Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000005259 measurement Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 15
- 101100084902 Mus musculus Psmd14 gene Proteins 0.000 description 8
- 101150057849 Padi1 gene Proteins 0.000 description 8
- 101150092599 Padi2 gene Proteins 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 블랭킷 이온주입에 의해 에피층의 불순물 농도가 변화하는 것을 방지하여 에피층의 면저항을 보다 정확하게 측정할 수 있는 면저항를 측정하기 위한 이미지센서의 테스트 패턴을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 기판; 상기 기판 상에 제공된 제1도전형의 에피층; 상기 에피층 표면 하부에 형성된 제1도전형의 불순물 영역; 상기 불순물 영역에 연결되어 외부에서 제공되는 면저항 측정용 신호를 상기 불순물 영역을 통해 전송하기 위한 금속배선; 상기 금속배선에 테스트 신호를 인가하기 위한 패드; 테스트 동작시, 인접하는 타영역과 테스트 영역을 격리시키기 위해 상기 불순물 영역에 인접하여 상기 에피층과 상기 기판 하부로 확장되어 형성된 제2도전형의 배리어용 웰; 및 블랭킷 이온주입에 따른 면저항 측정 대상이 되는 상기 에피층의 저항 변화를 방지하기 위해 면저항 측정이 이루어지는 상기 에피층의 표면으로부터 그 하부의 소정 깊이로 형성된 필드 절연막을 구비하며, 화소 어레이 영역과 동일한 상기 기판 상에 집적되어, 상기 불순물영역 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴을 제공한다.
테스트 패턴, 에피층, 면저항, 포토다이오드, 필드 절연막, 배리어용 웰, 더미패턴, 블랭킷 이온주입.
Description
도 1은 종래기술에 따른 이미지센서의 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴을 도시한 단면도.
도 2는 전술한 도 1의 테스트 패턴 동작시의 등가회로도.
도 3은 개선된 종래기술에 따른 테스트 패턴을 도시한 단면도.
도 4는 본 발명의 일실시예에 따른 P-에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 도시한 평면도.
도 5는 본 발명의 일실시예에 따라 도 4를 a-a' 방향으로 절취한 단면도.
도 6은 본 발명의 다른 실시예에 따라 도 4를 a-a' 방향으로 절취한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
SUB : P형 기판 P-epi : P형 에피층
N-Well : 배이리용 웰 Fox : 필드 절연막
P+ : P형 불순물영역 M : 금속배선
Pad1, Pad2 : 패드
본 발명은 이미지센서의 테스트 패턴에 관한 것으로 특히, 에피층의 면저항(Sheet Resistance; 이하 Rs라 함)를 측정하기 위한 이미지센서의 테스트 패턴에 관한 것이다.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이며, 이미지센서는 크게 전하결합소자(Charge Coupled Device; 이하 CCD라 함)와 CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서로 이루어진다.
CCD는 개개의 MOS(Metal Oxide Semiconductor) 캐패시터가 서로 매우 근접하도록 배치되어 있고, 전하 캐리어가 캐패시터에 저장되고 이송되는 방식의 소자이다.
반면, CMOS 이미지센서는 반도체의 CMOS 공정을 적용하여 하나의 단위 화소에 하나의 포토다이오드와 3개 또는 4개 등의 단위 화소 구동을 위한 트랜지스터를 포함한다. CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수만큼 구동을 위한 MOS 트랜지스터들을 만들고, 이들을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CMOS 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이 다. CMOS 이미지센서는 기존에 이미지센서로 사용되던 CCD에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다.
한편, 암전류 및 저조도 특성이 향상된 고성능(High quality) 이미지센서의 제조를 위해 P(N)형의 에피층이 도입되었는 바, 이는 통상적으로 6㎛ ∼ 7㎛의 깊이로 고농도의 P(N)형의 기판에 형성한다
즉, P-에피층의 상태에 따라 그만큼의 이미지센서의 광특성이 민감하게 변화된다는 의미이다. 따라서, P-에피층의 면저항 등의 전기적 특성을 측정하기 위한 테스트 패턴이 화소어레이와 동일 기판 상에 집적되어 사용된다.
<종래기술>
도 1은 종래기술에 따른 이미지센서의 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴을 도시한 단면도이다.
도 1을 참조하면, 종래의 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴은, 고농도 P형(P++)의 기판(SUB)과, 기판(SUB) 상의 P형 에피층(P-epi)과, 에피층(P-epi) 표면 하부에 서로 이격되어 형성된 두개의 고농도의 P형 불순물 영역(P+)과, 각각의 P형 불순물 영역(P+)에 연결되어 외부에서 제공되는 면저항 측정용 신호를 일단의 P형 불순물 영역(P+)과 에피층(P-epi)을 통해 타단의 P형 불순물 영역(P+)으로 전송하기 위한 두개의 금속배선(M)과, 금속배선(M)에 테스트 신호를 인가하기 위한 두개의 패드(Pad1, Pad2)와, 서로 이격되며 P형 불순물 영역에 인접하여 형성된 필드산화막(Fox)과, 에피층(P-epi)과 기판(P++)에 걸치며 테스트 패턴의 테스트 동작시 인접하는 타영역과 테스트 패턴 영역을 격리시키기 위해 필드산화막(Fox)을 감싸도록 형성된 배리어용 N웰(N-Well)을 구비하여 구성된다.
도 1의 구성에서 두 금속배선(M)과 두 패드(Pad1, Pad2)를 통해 전송되는 전류 또는 전압을 통해 에피층(P-epi)의 면저항을 측정한다.
도 2는 전술한 도 1의 테스트 패턴 동작시의 등가회로도로서, R1은 에피층(P-epi)의 저항을 나타내며, R2는 기판(SUB)의 저항을 나타낸다.
포토다이오드의 깊은 N형 불순물 영역(이하 n-영역이라 함)과 얕은 P형 불순물 영역(이하 P0영역이라 함)의 이온주입 공정 조건은 하기와 같다.
1) n-영역 형성을 위한 이온주입(마스크 사용)
- P31 3.0E11 160KeV, P31 5.0E11 120KeV(도즈 : 3.2E12/㎠)
2) P0영역 형성을 위한 1st 이온주입(마스크 사용)
- BF2 1.0E12 30KeV
3) P0영역 형성을 위한 2nd 이온주입(마스크 사용)
- BF2 4.0E12 30KeV
- B11 4.0E11 60KeV(블랭킷 이온주입)
상기한 바와 같이, 블랭킷 이온주입시 P형 에피층(P-epi)에 P형 불순물이 주입된다. n-영역 형성을 위한 이온주입 공정의 전체 도즈 대비 블랭킷 이온주입으로 진행되는 P0영역 형성을 위한 이온주입의 경우 도즈가 4.0E11이나 되므로 테스트 패턴에 의한 P형 에피층(P-epi)의 면저항에 변화가 일어난다.
예컨대, 실제 P형 에피층(P-epi)의 면저항이 4000Ω/㎠ ∼ 5000Ω/㎠인데 반해 측정시 11000Ω/㎠ ∼ 12000Ω/㎠으로 나온다.
이를 극복하기 위해 개선된 종래기술이 제안되었다.
<개선된 종래기술>
도 3은 개선된 종래기술에 따른 테스트 패턴을 도시한 단면도이다.
도 3을 참조하면, 개선된 종래기술에 따른 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴은, 고농도 P형(P++)의 기판(SUB)과, 기판(SUB) 상의 P형 에피층(P-epi)과, 에피층(P-epi) 표면 하부에 서로 이격되어 형성된 두개의 고농도의 P형 불순물 영역(P+)과, 각각의 P형 불순물 영역(P+)에 연결되어 외부에서 제공되는 면저항 측정용 신호를 일단의 P형 불순물 영역(P+)과 에피층(P-epi)을 통해 타단의 P형 불순물 영역(P+)으로 전송하기 위한 두개의 금속배선(M)과, 금속배선(M)에 테스트 신호를 인가하기 위한 두개의 패드(Pad1, Pad2)와, 서로 이격되며 P형 불순물 영역에 인접하여 형성된 필드산화막(Fox)과, 에피층(P-epi)과 기판 (P++)에 걸치며 테스트 패턴의 테스트 동작시 인접하는 타영역과 테스트 패턴 영역을 격리시키기 위해 필드산화막(Fox)을 하부에 형성된 배리어용 N웰(N-Well)과 포토다이오드용 P0영역 형성을 위한 블랭킷 이온주입에 따른 면저항 측정 대상이 되는 P형 에피층(P-epi)의 저항 변화를 방지하기 위해 면저항 측정용 P형 에피층(P-epi)을 덮고 있는 플로팅 게이트(FG)를 구비하여 구성된다.
플로팅 게이트(FG)는 더미 패턴으로 구현된다.
도 3의 구성에서도 도 1에서와 같이 두 금속배선(M)과 두 패드(Pad1, Pad2)를 통해 전송되는 전류 또는 전압을 통해 에피층(P-epi)의 면저항을 측정한다.
이 경우 플로팅 게이트(FG)를 블랭킷 이온주입 공정 전에 형성함으로써, 플로팅 게이트(FG)로 인해 면저항 측정용 에피층(P-epi)으로의 P형 불순물의 이온주입을 차단함으로써, 블랭킷 이온주입으로 인한 에피층(P-epi)의 면저항 변화를 방지할 수 있다.
그러나, 미니 P-웰 형성을 위한 이온주입 공정 직후에 진행되는 블랭킷 이온주입의 경우 플로팅 게이트(FG) 형성 이전에 이루어지므로, 결국 도 3의 구조로서로 모든 블랭킷 이온주입에 의한 면저항 측정용 에피층(P-epi)으로의 불순물의 이온주입을 방지할 수 없다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 블랭킷 이온주입에 의해 에피층의 불순물 농도가 변화하는 것을 방지하여 에피층의 면저항 을 보다 정확하게 측정할 수 있는 면저항를 측정하기 위한 이미지센서의 테스트 패턴을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 기판; 상기 기판 상에 제공된 제1도전형의 에피층; 상기 에피층 표면 하부에 형성된 제1도전형의 불순물 영역; 상기 불순물 영역에 연결되어 외부에서 제공되는 면저항 측정용 신호를 상기 불순물 영역을 통해 전송하기 위한 금속배선; 상기 금속배선에 테스트 신호를 인가하기 위한 패드; 테스트 동작시, 인접하는 타영역과 테스트 영역을 격리시키기 위해 상기 불순물 영역에 인접하여 상기 에피층과 상기 기판 하부로 확장되어 형성된 제2도전형의 배리어용 웰; 및 블랭킷 이온주입에 따른 면저항 측정 대상이 되는 상기 에피층의 저항 변화를 방지하기 위해 면저항 측정이 이루어지는 상기 에피층의 표면으로부터 그 하부의 소정 깊이로 형성된 필드 절연막을 구비하며, 화소 어레이 영역과 동일한 상기 기판 상에 집적되어, 상기 불순물영역 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴을 제공한다.
본 발명은 면저항 측정이 이루어질 에피층에 소정의 깊이까지 필드 절연막을 형성함으로써, 모든 블랭킷 이온주입에 의한 에피층으로의 불순물 도핑을 차단한다.
아울러, 필드 절연막 상부에 더미 패턴을 배치하고, 더미 패턴이 에피층 상 부를 충분히 덮도록 배치한다. 더미 패턴은 게이트전극 패턴으로 구현하는 것이 바람직하다.
따라서, 에피층의 면저항 측정시 모든 블랭킷 이온주입에 의한 에피층으로의 불순물 도핑을 차단함으로써, 에피층의 면저항을 보다 정확하게 측정할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 4는 본 발명의 일실시예에 따른 P-에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 도시한 평면도이다.
도 4를 참조하면, 가장 바깥의 영역에 전체를 둘러쌓는 폐루프 형태의 불순물영역 즉, N형의 배리어용 웰(N-Well)이 배치되어 있으며, 배리어용 웰(N-Well) 내부에 면저항 측정이 이루어질 에피층을 덮도록 에피층에 소정의 깊이로 형성된 필드 절연막(Fox)이 형성되어 있으며, 필드 절연막(Fox)과 배리어용 웰(N-Well) 사이에 에피층의 면저항 측정을 위한 금속배선의 콘택이 이루어질 불순물 영역(P+)이 형성되어 있다.
한편, 불순물 영역(P+)은 배리어용 웰(N-Well)의 일측면 및 그와 마주보는 타측면에 각각 그 일부가 접하도록 배치될 수도 있다.
P형 불순물영역(P+)은 패드와의 전기적 연결을 위한 금속배선(M)이 콘택되어 있다. 금속배선(M)과 접속된 패드(Pad1, Pad2)를 통해 에피층의 면저항을 측정한 다.
한편, 필드 절연막(Fox) 상부를 덮도록 더미패턴(도시하지 않음)을 배치할 수도 있으며, 이 때, 더미패턴은 플로팅 게이트 형태로 배치되는 것이 바람직하다.
필드 절연막(Fox)은 블랭킷 이온주입시 면저항 측정이 이루어질 에피층으로 불순물이 이온주입되는 것을 방지한다.
도 5는 본 발명의 일실시예에 따라 도 4를 a-a' 방향으로 절취한 단면도이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 P-에피층의 면저항 측정을 위한 테스트 패턴은, 고농도 P형(P++)의 기판(SUB)과, 기판(SUB) 상의 P형 에피층(P-epi)과, 에피층(P-epi) 표면 하부에 서로 이격되어 형성된 두개의 고농도의 P형 불순물 영역(P+)과, 각각의 P형 불순물 영역(P+)에 연결되어 외부에서 제공되는 면저항 측정용 신호를 일단의 P형 불순물 영역(P+)과 에피층(P-epi)을 통해 타단의 P형 불순물 영역(P+)으로 전송하기 위한 두개의 금속배선(M)과, 금속배선(M)에 테스트 신호를 인가하기 위한 두개의 패드(Pad1, Pad2)와, 테스트 패턴의 테스트 동작시 인접하는 타영역과 테스트 패턴 영역을 격리시키기 위해 P형 불순물 영역에 인접하여 에피층(P-epi)과 기판(SUB) 하부로 확장되어 형성된 배리어용 N웰(N-Well)과, 블랭킷 이온주입에 따른 면저항 측정 대상이 되는 P형 에피층(P-epi)의 저항 변화를 방지하기 위해 면저항 측정용 P형 에피층(P-epi)의 표면으로부터 그 하부 소정의 깊이로 형성된 필드 절연막(Fox)을 구비하여 구성된다.
도 5의 구성에서 두 금속배선(M)과 두 패드(Pad1, Pad2)를 통해 전송되는 전 류 또는 전압을 통해 에피층(P-epi)의 면저항을 측정한다.
필드 절연막(Fox)은 N-웰(N-Well) 등의 형성 공정 이전에 형성하므로, 모든 블랭킷 이온주입 공정에 비해 먼저 형성된다. 아울러, 3500Å ∼ 4000Å 정도의 깊이로 형성하게 되면, 블랭킷 이온주입 공정 이후에 형성되더라도 블랭킷 이온주입 공정의 경우 그 침투 깊이가 얕으므로 모든 블랭킷 이온주입으로 인한 에피층(P-epi)의 저항 변화를 방지할 수 있다.
한편, 상기한 구조를 갖는 테스트 패턴은 화소 어레이 영역과 동일한 기판 상에 집적되어, 패드를 통해 소정의 신호를 인가하여 에피층의 면저항을 측정한다.
도 6은 본 발명의 다른 실시예에 따라 도 4를 a-a' 방향으로 절취한 단면도이다.
도 6을 참조하면, 도 5에 도시된 일실시예에 P형 에피층(P-epi) 상부를 덮는 더미패턴(여기서는 플로팅 게이트(FG)를 그 예로 함)을 추가로 배치하고 있다.
필드 절연막(Fox)은 블랭킷 이온주입시 면저항 측정이 이루어질 에피층으로 불순물이 이온주입되는 것을 방지하며, 더미패턴(FG)은 높은 이온주입 에너지에 대한 채널링 효과도 방지할 수 있다.
한편, 전술한 본 발명에서는 P형의 기판을 사용하는 것을 그 예로 하였으나, 이와는 반대로 N형의 기판을 사용할 경우에는 가능하며, 이 경우에는 모든 영역의 극성을 반대로 하여 사용할 수 있으며, 양의 전압을 인가하게 된다.
전술한 바와 같이 이루어지는 본 발명은, 보다 정확한 에피층의 면저항 등의 파라메타를 추출 및 모니터링할 수 있으며, 에피 웨이퍼를 제공하는 공급자(Vendor) 측에서 제시한 스펙(Spec)과의 합일 정도를 파악할 수 있으며, 농도가 다른 두 층간의 접합 구조에서의 면저항 측정시 유용하게 사용할 수 있다.
아울러, 블랭킷 이온주입으로 인한 에피층으로의 불순물 유입을 방지함으로써, 에피층의 불순물 농도 변화로 인한 면저항 측정 결과의 에러 발생을 줄일 수 있음을 실시예를 통해 알아 보았다.
한편, 전술한 본 발명은 0.18㎛, 0.25㎛, 0.35㎛, 0.5㎛ 등의 기술에 관계없이 범용 테스트 패턴으로 활용할 수 있으며, 이미지센서 이외의 에피 웨이퍼로 생산하는 모든 소자의 경우에도 에피층의 물성 체크를 위해 광범위하게 활용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 이미지센서의 에피층에서의 면저항을 보다 정확하게 측정할 수 있도록 함으로써, 궁극적으로 이미지센서의 수율을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 제1도전형의 기판;상기 기판 상에 제공된 제1도전형의 에피층;상기 에피층 표면 하부에 형성된 제1도전형의 불순물 영역;상기 불순물 영역에 연결되어 외부에서 제공되는 면저항 측정용 신호를 상기 불순물 영역을 통해 전송하기 위한 금속배선;상기 금속배선에 테스트 신호를 인가하기 위한 패드;테스트 동작시, 인접하는 타영역과 테스트 영역을 격리시키기 위해 상기 불순물 영역에 인접하여 상기 에피층과 상기 기판 하부로 확장되어 형성된 제2도전형의 배리어용 웰; 및블랭킷 이온주입에 따른 면저항 측정 대상이 되는 상기 에피층의 저항 변화를 방지하기 위해 면저항 측정이 이루어지는 상기 에피층의 표면으로부터 그 하부의 소정 깊이로 형성된 필드 절연막을 구비하며,화소 어레이 영역과 동일한 상기 기판 상에 집적되어, 상기 불순물영역 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴.
- 제 1 항에 있어서,상기 필드 절연막은 3500Å 내지 4000Å의 깊이를 갖는 것을 특징으로 하는 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 필드 절연막 상부에 배치된 더미패턴을 더 포함하는 것을 특징으로 하는 이미지센서의 테스트 패턴.
- 제 3 항에 있어서,상기 더미패턴은 플로팅 게이트인 것을 특징으로 하는 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 불순물 영역은,평면적으로, 상기 필드 절연막과 상기 배리어용 웰 사이에서 서로 대향되는 두개의 불순물 영역으로 이루어진 것을 특징으로 하는 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 불순물 영역은,평면적으로, 상기 필드 절연막과 상기 배리어용 웰 사이에서 상기 필드 절연막을 둘러싸는 구조로 이루어진 것을 특징으로 하는 이미지센서의 테스트 패턴.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115866A KR20060077077A (ko) | 2004-12-30 | 2004-12-30 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115866A KR20060077077A (ko) | 2004-12-30 | 2004-12-30 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060077077A true KR20060077077A (ko) | 2006-07-05 |
Family
ID=37169198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115866A KR20060077077A (ko) | 2004-12-30 | 2004-12-30 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060077077A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828296B1 (ko) * | 2006-12-21 | 2008-05-07 | 동부일렉트로닉스 주식회사 | 에피 패턴 이동의 측정을 위한 테스트 패턴 및 그 제조방법 |
| KR100884588B1 (ko) * | 2007-05-29 | 2009-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
| CN106803501A (zh) * | 2017-02-08 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
-
2004
- 2004-12-30 KR KR1020040115866A patent/KR20060077077A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828296B1 (ko) * | 2006-12-21 | 2008-05-07 | 동부일렉트로닉스 주식회사 | 에피 패턴 이동의 측정을 위한 테스트 패턴 및 그 제조방법 |
| KR100884588B1 (ko) * | 2007-05-29 | 2009-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
| CN106803501A (zh) * | 2017-02-08 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
| CN106803501B (zh) * | 2017-02-08 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11302733B2 (en) | Image sensors | |
| KR100720483B1 (ko) | 수직 칼라 필터 검출기단 및 그 제조방법 | |
| KR101190443B1 (ko) | 고체 촬상 장치 | |
| TWI524512B (zh) | Solid state image sensing device and solid state image sensing device | |
| KR100758321B1 (ko) | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 | |
| KR100733532B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US8138530B2 (en) | CMOS image sensor having a crosstalk prevention structure | |
| US10424611B2 (en) | Image sensor including first and second overlapping device isolation patterns | |
| JP5530083B2 (ja) | 光センサ | |
| KR100561004B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7655545B2 (en) | Image sensor and method of fabricating the same | |
| US6392263B1 (en) | Integrated structure for reduced leakage and improved fill-factor in CMOS pixel | |
| US20080157139A1 (en) | Image sensor and method of manufacturing the same | |
| JP2014063774A (ja) | 固体撮像素子およびその製造方法ならびにカメラ | |
| US11889215B2 (en) | Light detector | |
| KR100539253B1 (ko) | 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 | |
| US7531391B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20060077077A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| KR100894389B1 (ko) | 이미지센서 및 그 제조방법 | |
| US20120001241A1 (en) | CMOS Image Sensor Including PNP Triple Layer And Method Of Fabricating The CMOS Image Sensor | |
| KR100803502B1 (ko) | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 | |
| US8183083B2 (en) | Method for manufacturing back side illumination image sensor | |
| JP4561328B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR20060020399A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| CN211376643U (zh) | 背照式图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |