KR20060076348A - 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법 - Google Patents

노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법 Download PDF

Info

Publication number
KR20060076348A
KR20060076348A KR1020040114739A KR20040114739A KR20060076348A KR 20060076348 A KR20060076348 A KR 20060076348A KR 1020040114739 A KR1020040114739 A KR 1020040114739A KR 20040114739 A KR20040114739 A KR 20040114739A KR 20060076348 A KR20060076348 A KR 20060076348A
Authority
KR
South Korea
Prior art keywords
active region
pattern
column
exposure
illumination system
Prior art date
Application number
KR1020040114739A
Other languages
English (en)
Other versions
KR100653991B1 (ko
Inventor
윤형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114739A priority Critical patent/KR100653991B1/ko
Publication of KR20060076348A publication Critical patent/KR20060076348A/ko
Application granted granted Critical
Publication of KR100653991B1 publication Critical patent/KR100653991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법에 관한 것으로서, 특히 본 발명의 방법은 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함한다. 그러므로 본 발명은 DRAM 셀의 6F2구조와 같이 반도체 소자의 활성 영역 패턴이 정의된 두 개의 포토 마스크와 다이폴 조명계를 사용하여 노광 공정을 수행하기 때문에 해상력 한계조건에서도 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.
노광 장치, 포토 마스크, 다이폴 조명, 활성 영역 패턴

Description

노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법{Exposure system and method for manufacturing active region of the semiconductor memory device by using it}
도 1은 종래 DRAM 셀 6F2 구조의 포토 마스크에서 활성 영역 패턴을 시뮬레이션한 결과를 나타낸 도면,
도 2는 종래 DRAM 셀 6F2 구조의 포토 마스크를 이용하여 웨이퍼 상에 노광된 활성 영역의 임계 치수 저하를 나타낸 도면,
도 3a 및 도 3b는 본 발명에 따라 두 개 포토 마스크를 이용하여 일차 및 이차 노광으로 DRAM 셀 6F2 구조의 활성 영역을 제조하기 위한 노광 장치의 포토 마스크 및 조명계를 간략하게 나타낸 도면들,
도 4는 본 발명에 따라 다이폴 조명계의 다이폴 각도를 60ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면,
도 5는 종래 기술에 따라 다이폴 조명계의 다이폴 각도를 90ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 다이폴 조명계 12a, 12b : 다이폴
14 : 제 1소자 분리 영역 패턴 16 : 제 1블록킹 패턴
18 : 제 2블록킹 패턴 20 : 제 2소자 분리 영역 패턴
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로서, 특히 DRAM 셀 6F2 구조의 포토 마스크에서 소자의 활성 영역을 정의하는 패턴 사이의 임계 치수를 확보할 수 있는 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법에 관한 것이다.
현재 DRAM 또는 FeRAM 등과 같은 메모리 소자의 대용량화를 위한 메모리 소자 개발이 이루어지고 있으나, 메모리 소자의 대용량화로 칩 크기가 증가하게 된다. 칩의 크기 증가로 웨이퍼 당 칩의 수가 감소하는 문제를 해결하기 위해 셀 배열 방법의 변화를 통해 셀 면적을 감소시킬 수 있는 방법이 개발 연구가 진행되고 있다.
DRAM 셀에서 폴디드(folded) 비트 라인 셀 구조의 8F2는 두 개의 워드라인 중에서 어느 한 워드라인 선택에 의해 하나의 비트 라인이 하나의 센스 앰프를 통해 셀 트랜지스터의 데이터를 읽어낸다. 하지만 활성 영역간의 간격이 3F이므로 오버레이 마진 확보가 용이하다는 장점이 있으나, 셀 면적이 증가하는 문제점이 있다.
DRAM 셀의 8F2 레이아웃보다 셀 면적을 감소시키기 위한 오픈(open) 비트 라인 셀 배열 구조인 6F2는 한 개의 워드라인 선택에 대해 인접해 있는 두 개의 비트 라인에 동시에 정보가 나타나게 되어, 인접해 있는 두 개의 비트라인을 서로 다른 블록의 센스 앰프에 의해 감지하여 읽어낸다.
이와 같이 DRAM 셀의 구조를 8F2 구조에서 6F2로 전환할 경우 셀 크기가 감소함에 따라 칩의 크기가 줄어들어 생산성이 증가하게 되지만, 디자인 룰이 점점 감소하여 하프 피치가 150nm 이하인 제품의 DRAM 셀의 6F2 구조에서는 셀의 활성 영역 사이가 매우 근접하게 된다.
더욱이, DRAM 셀의 6F2 구조는 활성 영역 사이가 미세한 간격(예컨대 1F)을 갖기 때문에 노광 장치의 해상력 한계에 의해 활성 영역 사이의 장축 공간이 매우 작아지게 된다.
도 1은 종래 DRAM 셀 6F2 구조의 포토 마스크에서 활성 영역 패턴을 시뮬레이션한 결과를 나타낸 도면이다.
도 1와 같이, 종래 DRAM 셀 6F2 구조의 활성 영역을 제조하는 노광 공정시 활성 영역 패턴이 있는 포토 마스크 한 개와 크로스 폴(crosspole) 조명계를 사용하여 시뮬레이션할 경우 활성 영역 패턴 사이의 장축 간격(A)의 DOF 마아진이 0.22㎛, 에너지 마아진(EL)이 2.8%로 나온다.
도 2는 종래 DRAM 셀 6F2 구조의 포토 마스크를 이용하여 웨이퍼 상에 노광된 활성 영역의 임계 치수 저하를 나타낸 도면이다.
도 2와 같이, 종래 포토 마스크를 이용하여 웨이퍼 상에 노광 공정을 실시하 여 웨이퍼 상에 노광된 활성 영역 사이의 장축 간격(A)또한 DOF 마아진이 0㎛으로 나온다.
그러므로 종래 기술에 의한 포토 마스크를 이용한 노광 공정에서는 DRAM 셀 6F2 구조와 같은 미세화된 반도체 소자의 활성 영역 사이의 미세 간격을 정확하게 확보하는데 한계가 있었다.
게다가 종래 기술에 의한 노광 공정시 다이폴 조명계를 사용할 경우 포토 마스크의 활성 영역 사이의 장축 간격을 62nm까지 줄여야만 실제적인 타겟에 맞는 활성 영역 사이의 간격이 나오는 실정이며 이는 포토 마스크 제작상에 문제를 야기할 수 있는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 DRAM 셀 6F2 구조의 활성 영역 패턴 어레이중에서 제 1열/제 2의 활성 영역 패턴이 있으며 제 2열/제 1의 활성 영역이 블록킹되는 두 개의 포토 마스크를 구비함으로써 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있는 노광 장치를 제공하는데 있다.
본 발명의 다른 목적은 DRAM 셀의 6F2 구조의 활성 영역이 정의된 두 개의 포토 마스크를 사용하여 두 번의 노광 공정으로 웨이퍼 상에 활성 영역을 형성하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 메모리 소자의 활성 영역을 노광하기 위한 노광 장치에 있어서, 노광 장치내에 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크를 구비한다.
상기 다른 목적을 달성하기 위하여 본 발명은 반도체 메모리 소자의 활성 영역을 제조하는 방법에 있어서, 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함하여 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 3a 및 도 3b는 본 발명에 따라 두 개 포토 마스크를 이용하여 일차 및 이차 노광으로 DRAM 셀 6F2 구조의 활성 영역을 제조하기 위한 노광 장치의 포토 마 스크 및 조명계를 간략하게 나타낸 도면들이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 노광 장치는 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴(14)과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴(16)을 갖는 제 1포토 마스크를 포함한다.
도 3b에 도시된 바와 같이, 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 노광 장치는 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 블록킹되는 패턴(18)과, 제 1열에 인접된 제 2열의 활성 영역이 정의된 패턴(20)을 갖는 제 2포토 마스크를 구비한다.
여기서, 제 1 및 제 2포토 마스크의 제 1 및 제 2열의 활성 영역 패턴(14, 16)은 각각 짝수 및 홀수번째 활성 영역 패턴 어레이이다.
본 발명에 따른 노광 장치는 제 1포토 마스크 및 제 2포토 마스크의 각 활성 영역 패턴(14, 20)과 수직 방향으로 틸트된 다이폴 조명계(10)를 더 포함한다.
제 1포토 마스크를 이용한 1차 노광 공정시 다이폴 조명계(10)인 애퍼쳐의 다이폴(12a)은 제 1포토 마스크의 제 1열의 활성 영역 패턴(14)에 대해 수직으로 배치되어 노광을 수행한다.
그리고 제 2포토 마스크를 이용한 2차 노광 공정시 다이폴 조명계(10)인 애퍼쳐의 다이폴(12b)은 제 2포토 마스크의 제 2열의 활성 영역 패턴(20)에 대해 수직으로 배치되어 노광을 수행한다.
본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 장치를 이용하여 노광하는 방법은 도 3a와 같이 제 1열의 활성 영역 패턴(14)과 제 1열에 인접된 제 2열의 활성 영역을 블록킹하는 패턴(16)을 갖는 제 1포토 마스크와, 다이폴 조명계(10)를 사용하여 1차 노광을 실시함으로써 웨이퍼 상의 포토레지스트에 다수개의 제 1열의 활성 영역 패턴(14) 어레이를 노광한다. 이때, 다이폴 조명계(10)인 애퍼쳐의 다이폴(12a)은 상기 제 1열의 활성 영역 패턴(14)에 대해 수직으로 배치된다.
그리고 도 3b와 같이, 제 1열의 활성 영역 블록킹 패턴(18)과 제 1열에 인접된 제 2열의 활성 영역 패턴(20)을 갖는 제 2포토 마스크와, 다이폴 조명계(10)를 사용하여 2차 노광을 실시함으로써 웨이퍼 상의 포토레지스트에 다수개의 제 2열의 활성 영역 패턴(20) 어레이를 노광한다. 이때, 다이폴 조명계(10)인 애퍼쳐의 다이폴(12b)은 상기 제 2열의 활성 영역 패턴(20)에 대해 수직 방향으로 배치된다.
그러므로 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 좌/우측 열로 구분하는 활성 영역 패턴을 갖는 2개의 포토 마스크와, 다이폴 조명계를 이용하여 노광 공정을 할 경우 포토 마스크의 활성 영역 패턴 사이의 거리를 100nm 정도 유지하여도 웨이퍼 상에 노광되는 활성 영역 사이의 미세한 임계 치수를 충분히 확보할 수 있다.
도 4는 본 발명에 따라 다이폴 조명계의 다이폴 각도를 60ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명에서는 제 1 및 제 2포토 마스크를 이용한 2차에 걸친 노광 공정을 수행하고, 각 공정마다 다이폴 조명계를 사용하는데, 이때 다이폴의 각도가 60ㅀ가 가장 최적의 상태이며, 이 때 다이폴의 각도가 90ㅀ일 때 보다 약 22%만큼 1차광 효율이 개선된다. 이와 같은 조건으로 DRAM 셀의 6F2의 활성 영역을 정의한 제 1 및 제 2포토 마스크를 노광했을 때 시뮬레이션한 결과에서 DOF 마이진이 0.79㎛이고, 에너지 마아진(EL)이 6.4%가 된다.
도 5는 종래 기술에 따라 다이폴 조명계의 다이폴 각도를 90ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면이다.
도 5에 도시된 바와 같이, 종래 기술에서는 하나의 포토 마스크를 이용한 단 한 차례에 걸친 노광 공정을 수행하고, 이때 다이폴 조명계를 사용할 경우 다이폴의 각도가 90ㅀ가 된다. 이와 같은 조건으로 DRAM 셀의 6F2의 활성 영역을 정의한 포토 마스크를 노광했을 때 시뮬레이션한 결과에서 DOF 마이진이 0.67㎛이고, 에너지 마아진(EL)이 5.7%가 된다.
따라서 본 발명은 종래 다이폴 조명계 90ㅀ를 사용할 때보다 1차광 효율이 약 22% 증가되기 때문에 DRAM 셀의 6F2와 같이 반도체 소자의 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
이상 상술한 바와 같이, 본 발명은 DRAM 셀의 6F2구조와 같이 반도체 소자의 제 1열/제 2열의 활성 영역 패턴이 있으며 제 2열/제 1열의 활성 영역이 블록킹되는 두 개의 포토 마스크와 다이폴 조명계를 사용하여 2번의 노광 공정을 수행하기 때문에 서로 인접된 제 1 및 제 2열의 활성 영역 패턴 사이의 광 근접 효과로 인한 패턴 임계 치수 저하를 방지한다.
그러므로 본 발명은 노광 장치의 해상력 한계조건에서도 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.
특히, 본 발명은 다이폴 조명계 60ㅀ를 사용하여 종래의 90ㅀ를 사용할 때보다 1차광 효율이 약 22% 증가되기 때문에 DRAM 셀의 6F2와 같이 반도체 소자의 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.

Claims (5)

  1. 반도체 메모리 소자의 활성 영역을 노광하기 위한 노광 장치에 있어서,
    상기 노광 장치내에 상기 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 상기 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크; 및
    상기 제 1열의 활성 영역 패턴이 블록킹되는 패턴과, 상기 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크를 구비하는 것을 특징으로 하는 노광 장치.
  2. 제 1항에 있어서, 상기 제 1포토 마스크 및 상기 제 2포토 마스크의 각 활성 영역 패턴과 수직 방향으로 틸트된 다이폴 조명계를 더 포함하는 것을 특징으로 하는 노광 장치.
  3. 반도체 메모리 소자의 활성 영역을 제조하는 방법에 있어서,
    상기 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 상기 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계; 및
    상기 제 1열의 활성 영역 패턴이 블록킹되는 패턴과, 상기 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법.
  4. 제 3항에 있어서, 상기 다이폴 조명계는 상기 제 1포토 마스크 및 상기 제 2포토 마스크의 각 활성 영역 패턴과 수직 방향으로 틸트된 것을 특징으로 하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법.
  5. 제 4 항에 있어서, 상기 다이폴 조명계의 틸트각은 60°인 것을 특징으로 하는 반도체 메모리 소자의 활성 영역 제조 방법.
KR1020040114739A 2004-12-29 2004-12-29 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법 KR100653991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114739A KR100653991B1 (ko) 2004-12-29 2004-12-29 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114739A KR100653991B1 (ko) 2004-12-29 2004-12-29 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법

Publications (2)

Publication Number Publication Date
KR20060076348A true KR20060076348A (ko) 2006-07-04
KR100653991B1 KR100653991B1 (ko) 2006-12-05

Family

ID=37168646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114739A KR100653991B1 (ko) 2004-12-29 2004-12-29 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법

Country Status (1)

Country Link
KR (1) KR100653991B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008019249A1 (en) * 2006-08-03 2008-02-14 3M Innovative Properties Company Long length flexible circuits and method of making same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091990A (ko) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 리소그래피 공정에서의 근접효과 제거 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008019249A1 (en) * 2006-08-03 2008-02-14 3M Innovative Properties Company Long length flexible circuits and method of making same
US7947429B2 (en) 2006-08-03 2011-05-24 3M Innovative Properties Company Long length flexible circuits and method of making same

Also Published As

Publication number Publication date
KR100653991B1 (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
US8173544B2 (en) Integrated circuit having interleaved gridded features, mask set and method for printing
US9117762B2 (en) Methods of fabricating fine patterns and photomask sets used therein
JP3348786B2 (ja) フォトマスク、パターン形成方法、半導体集積回路
US6097621A (en) Memory cell array architecture for random access memory device
US8288812B2 (en) Semiconductor device and method of manufacturing the same
KR101068327B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
US8574820B2 (en) Method for fabricating semiconductor device
KR100653991B1 (ko) 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법
JPH0964306A (ja) 半導体集積回路装置の製造方法
US20030134207A1 (en) Alternating phase shift mask
US20090142706A1 (en) Method of manufacturing semiconductor device
KR20080034568A (ko) 반도체 소자의 형성 방법
KR20010081502A (ko) 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리소자 개구부 제조용 포토마스크, 감소된 크기의개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에의해 제조된 개구부를 포함하는 반도체 메모리 소자
CN101806997A (zh) 光掩模
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP2006303541A (ja) 半導体集積回路装置の製造方法
KR100653992B1 (ko) 위상차 보조 패턴을 갖는 포토 마스크
KR100915067B1 (ko) 리소그래피용 마스크 및 이를 이용한 반도체 소자의 형성방법
KR20060039757A (ko) 반도체 메모리 소자의 제조 방법
JP2006041492A (ja) 半導体記憶装置およびその製造方法
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns
KR20090099862A (ko) 노광 마스크 및 이를 이용한 플래쉬 메모리 소자의 형성방법
JP5077559B2 (ja) ショットマップ作成方法および半導体装置の製造方法
KR100653988B1 (ko) 포토 마스크
KR20070005323A (ko) ６ｆ２ 레이아웃을 갖는 반도체 메모리소자의 스토리지노드컨택홀 형성을 위한 노광방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee