KR20060074347A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20060074347A
KR20060074347A KR1020040113067A KR20040113067A KR20060074347A KR 20060074347 A KR20060074347 A KR 20060074347A KR 1020040113067 A KR1020040113067 A KR 1020040113067A KR 20040113067 A KR20040113067 A KR 20040113067A KR 20060074347 A KR20060074347 A KR 20060074347A
Authority
KR
South Korea
Prior art keywords
thickness
oxide film
depositing
semiconductor device
bpsg
Prior art date
Application number
KR1020040113067A
Other languages
English (en)
Inventor
김명식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040113067A priority Critical patent/KR20060074347A/ko
Publication of KR20060074347A publication Critical patent/KR20060074347A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로서, 보다 상세하게는 반도체기판 상에 트렌치(trench)를 형성하는 단계; 전체 표면 상부에 최종 증착두께의 일부분에 해당하는 두께로 산화막을 증착시키는 단계; 및 상기 산화막 상부에 일정한 두께의 BPSG (borophosphosilicate glass)를 증착시키는 단계를 포함하는 반도체 소자의 형성 방법에 관한 것이다. 본 발명의 방법을 이용하면 HDP (high density plasma) 산화막만을 증착하는 것에 비해 증착후 산화막 두께의 편차가 적어 STI CMP (shallow trench isolation chemical mechanical polishing) 후 두께 차이를 줄일 수 있는 장점이 있다.
STI CMP, HDP 산화막, BPSG

Description

반도체 소자의 형성 방법{Method of Forming Semiconductor Device}
도 1은 종래 방법에 따른 산화막 매립 공정 결과를 보여주는 사진이고,
도 2a는 종래 방법에 따른 산화막 매립 공정을 보여주는 모식도이고,
도 2b는 본 발명의 방법에 따른 산화막 매립 공정을 보여주는 모식도이다.
<도면의 주요 부분에 대한 부호 설명>
11 ; 활성영역, 12 ; HDP(high density plasma) 산화막,
13 ; BPSG (borophosphosilicate glass)
본 발명은 반도체 소자의 형성 방법에 관한 것으로서, 보다 상세하게는 산화막 증착시 HDP 산화막과 BPSG를 함께 증착시키는 것을 특징으로 하는 반도체 소자의 형성 방법에 관한 것이다.
일반적으로 반도체장치의 소자간 분리를 위해서 사용되는 소자분리막으로 반도체기판에 가해지는 스트레스를 크게 줄이기 위한 STI (Shallow Trench Isolation) 소자분리막 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법으로 필드산화막을 증착한 후 화학적기계적연마 (Chemical Mechanical Polishing) 공정으로 불필요한 필드산화막을 식각함으로써 소자분리막을 형성하게 된다. 이를 위하여, 우선 반도체기판에 패드산화막(Pad oxide)과 패드질화막을 증착한 다음, 상기 패드질화막 및 패드산화막을 선택적으로 패터닝하여 소자분리영역을 정의한다. 이어 상기 패터닝된 패드질화막 및 패드산화막을 마스크를 이용하여 상기 반도체기판을 소정 깊이로 식각함으로써 반도체기판 내에 트렌치를 형성하게 된다. 이후, 상기 트렌치의 측면에 산화공정을 실시하여 측면산화막을 형성한 다음, 상기 트렌치를 충분히 매립하도록 구조 전면에 HDP CVD(chemical vapor deposition, CVD)으로 필드산화막을 매립하게 된다. 이어서, 상기 패드질화막을 식각정지막으로 이용하여 패드질화막이 노출될 때까지 상기 필드산화막을 화학기계적연마(CMP)하게 되고, 이에 따라 상기 필드산화막은 트렌치 내부에만 매립되게 된다. 그러나, 상기와 같은 종래 산화막 매립 공정에서는 HDP CVD를 이용한 필드산화막 매립시 매립되는 부위의 크기에 따라 산화막 두께의 편차가 발생하여 산화막의 두께를 엄밀하게 조절하는 것이 어려우므로(도 1 및 도 2a 참조), 후속 공정인 CMP 공정에 지장을 초래하는 등의 문제점이 있었다.
본 발명은 상기와 같은 종래 반도체 소자 형성 방법상의 문제점을 해결하기 위하여 안출된 것으로서, 산화막 매립시 최종 증착두께의 일부분만 HDP 산화막을 증착하고, 나머지 부분은 매립되는 부위의 크기에 상관없이 일정한 두께를 나타내는(conformal) BPSG를 증착하는 것을 특징으로 하는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 반도체기판 상에 트렌치를 형성하는 단계; 전체 표면 상부에 최종 증착두께의 일부분에 해당하는 두께로 산화막을 증착시키는 단계; 및 상기 산화막 상부에 일정한 두께의 BPSG를 증착시키는 단계를 포함하는 반도체 소자의 형성 방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체 소자의 형성 방법은
1) 반도체기판 상에 트렌치를 형성하는 단계;
2) 전체 표면 상부에 최종 증착두께의 일부분에 해당하는 두께로 산화막을 증착시키는 단계; 및
3) 상기 산화막 상부에 일정한 두께의 BPSG를 증착시키는 단계를 포함한다.
도 2b를 참조하면, 트렌치가 형성된 반도체기판 상에 산화막(22), 바람직하게는 HDP 산화막을 증착시킨 후, 그 상부에 BPSG(23)를 증착시킨다. 이때, HDP 산화막은 최종 목표 두께의 40 내지 60%, 바람직하게는 50% 두께만 증착시키고, 나머지 두께 만큼은 BPSG를 증착시키게 된다. 상기와 같이 산화막 증착시 BPSG를 사용함으로써 매립되는 부위의 크기가 작은 곳에서 산화막의 두께가 상대적으로 커지게 되므로 매립되는 부위의 크기에 따른 편차의 크기를 줄일 수 있다(도 2a 및 도 2b의 동그라미 부분 참조).
상기에서 살펴본 바와 같이, 본 발명의 방법을 이용하면 HDP 산화막만을 증 착하는 경우에 비해 증착후 산화막 두께의 편차가 적기 때문에 STI CMP 후 두께 차이를 줄일 수 있다는 장점이 있으며, 특히 매립되는 부위의 크기가 작은 곳에서 HDP 산화막의 두께가 상대적으로 낮아 STI CMP 후 활성영역이 손상되어 반도체 소자의 특성을 악화시킬 뿐만 아니라 CMP 마진(margin)을 좁게 하는 것과 같은 종래 반도체 소자 형성 방법상의 문제점을 개선시킬 수 있다.

Claims (3)

1) 반도체기판 상에 트렌치를 형성하는 단계;
2) 전체 표면 상부에 최종 증착두께의 일부분에 해당하는 두께로 HDP 산화막을 증착시키는 단계; 및
3) 상기 산화막 상부에 일정한 두께의 BPSG (borophosphosilicate glass)를 증착시키는 단계를 포함하는 반도체 소자의 형성 방법.
제 1항에 있어서,
상기 HDP 산화막은 최종 목표 두께의 40 내지 60% 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 형성 방법.
제 2항에 있어서,
상기 HDP 산화막은 최종 목표 두께의 50% 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020040113067A 2004-12-27 2004-12-27 반도체 소자의 형성 방법 KR20060074347A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113067A KR20060074347A (ko) 2004-12-27 2004-12-27 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113067A KR20060074347A (ko) 2004-12-27 2004-12-27 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20060074347A true KR20060074347A (ko) 2006-07-03

Family

ID=37167117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113067A KR20060074347A (ko) 2004-12-27 2004-12-27 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20060074347A (ko)

Similar Documents

Publication Publication Date Title
KR100825014B1 (ko) 반도체 소자의 소자분리막 제조방법
US20080248627A1 (en) Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures
US6551925B2 (en) Method of forming a trench isolation structure resistant to hot phosphoric acid by extending trench liner to shoulder portions
US6103581A (en) Method for producing shallow trench isolation structure
US20050009292A1 (en) Method for forming isolation layer of semiconductor device
KR20060074347A (ko) 반도체 소자의 형성 방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100567878B1 (ko) 반도체소자의 트렌치 소자분리막 형성 방법
KR100487630B1 (ko) 반도체 소자의 소자분리방법
KR101026478B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100971432B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100454849B1 (ko) 반도체 소자의 제조방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100763702B1 (ko) 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
WO2008048985A2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
KR20100077617A (ko) 티타늄질화막 형성 방법 및 그를 이용한 매립게이트 제조 방법
KR20040003649A (ko) 반도체소자의 평탄화방법
KR20040103718A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060075007A (ko) 반도체 소자의 소자분리막 제조 방법
KR20040056963A (ko) 얕은 트렌치 아이솔레이션의 형성방법
KR20050002527A (ko) 반도체소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination