KR20060072790A - 액정 표시 패널 및 그 제조방법 - Google Patents

액정 표시 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20060072790A
KR20060072790A KR1020040111516A KR20040111516A KR20060072790A KR 20060072790 A KR20060072790 A KR 20060072790A KR 1020040111516 A KR1020040111516 A KR 1020040111516A KR 20040111516 A KR20040111516 A KR 20040111516A KR 20060072790 A KR20060072790 A KR 20060072790A
Authority
KR
South Korea
Prior art keywords
pad
gate
data
electrode
lower electrode
Prior art date
Application number
KR1020040111516A
Other languages
English (en)
Other versions
KR101085137B1 (ko
Inventor
박종우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040111516A priority Critical patent/KR101085137B1/ko
Priority to US11/260,287 priority patent/US7796227B2/en
Publication of KR20060072790A publication Critical patent/KR20060072790A/ko
Application granted granted Critical
Publication of KR101085137B1 publication Critical patent/KR101085137B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 패드 전극의 침식을 방지함과 아울러 액정 마진 영역을 감소시킬 수 있는 액정 표시 패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정 표시 패널은 실링재를 사이에 두고 합착되는 제1 및 제2 기판과; 상기 제1 기판 상에 형성된 신호라인과; 상기 신호라인과 다른 평면 상에 형성되는 패드와; 상기 신호라인과 패드를 연결시키며 상기 실링재와 중첩되게 형성되는 콘택부를 구비하는 것을 특징으로 한다.

Description

액정 표시 패널 및 그 제조방법{Liquid Crystal Display Panel And Fabricating Method Thereof}
도 1은 종래 액정 표시 패널을 나타내는 사시도이다.
도 2a 및 도 2b는 도 1에 도시된 게이트 패드 및 데이터 패드를 나타내는 단면도이다.
도 3은 본 발명의 제1 실시 예에 따른 액정 표시 패널을 나타내는 평면도이다.
도 4는 도 3에서 선"Ⅰ-Ⅰ'"를 따라 절취한 액정 표시 패널을 나타내는 단면도이다.
도 5a 및 도 5b는 도 4에 도시된 콘택부의 위치에 따른 불량현상을 설명하기 위한 평면도이다.
도 6a 내지 도 6d는 도 4에 도시된 박막트랜지스터 기판의 제조방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 패널을 나타내는 단면도이다.
도 8은 본 발명의 제3 실시 예에 따른 액정 표시 패널을 나타내는 평면도이 다.
도 9는 도 8에 도시된 패드들과 접속되는 링크를 상세히 나타내는 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트라인 104 : 데이터라인
106 : 게이트전극 108 : 소스전극
110 : 드레인전극 112 : 게이트절연막
114 : 활성층 116 : 오믹접촉층
118 : 보호막 122 : 화소 전극
158 : 콘택전극 170 : 콘택부
본 발명은 액정 표시 패널 및 그 제조방법에 관한 것으로, 특히 패드 전극의 침식을 방지함과 아울러 액정 마진 영역을 감소시킬 수 있는 액정 표시 패널 및 그 제조방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으 로써 화상을 표시하게 된다.
이러한 액정 표시 장치는 도 1 및 도 2에 도시된 바와 같이 액정(16)을 사이에 두고 서로 대향하는 박막 트랜지스터 기판(70) 및 칼러 필터 기판(80)을 구비한다.
칼라 필터 기판(80)에는 빛샘 방지를 위한 블랙 매트릭스(28)와, 칼러 구현을 위한 칼러 필터(22), 화소전극(32)과 수직전계를 이루는 공통전극(14)과, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함하는 칼라 필터 어레이가 상부기판(11) 상에 형성된다.
박막 트랜지스터 기판(70)에는 서로 교차되게 형성된 게이트라인(2) 및 데이터라인(4)과, 그들(2,4)의 교차부에 형성된 박막트랜지스터(30)와, 박막트랜지스터(30)와 접속된 화소전극(32)과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함하는 박막트랜지스터 어레이가 하부 기판(1) 상에 형성된다.
게이트라인(2)은 게이트 패드(50)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(50)는 도 2a에 도시된 바와 같이 게이트라인(2)으로부터 신장된 게이트 패드 하부 전극(52)과, 게이트절연막(12) 및 보호막(18)을 관통하는 게이트 콘택홀(54)을 통해 게이트 패드 하부 전극(52)과 접속되는 게이트 패드 상부 전극(56)으로 구성된다.
데이터라인(4)은 데이터 패드(60)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(60)는 도 2b에 도시된 바와 같이 데이터라인(4)으로부터 신장된 데이터 패드 하부 전극(62)과, 보호막(18)을 관통하는 데이터 콘택홀(64)을 통해 데이터 패드 하부 전극(62)과 접속되는 데이터 패드 상부 전극(66)으로 구성된다.
데이터 패드 상부 전극(66) 및 게이트 패드 상부 전극(56)을 이루는 투명 전도성 물질을 식각하여 게이트 콘택홀(54) 및 데이터 콘택홀(64) 형성시 데이터 패드 하부 전극(62)이 침식되는 문제점이 있다. 이 경우, 데이터 패드 하부 전극(62)과 데이터 패드 상부 전극(66)이 접촉되지 못해 데이터라인(4)에 데이터신호를 공급할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 패드 전극의 침식을 방지함과 아울러 액정 마진 영역을 감소시킬 수 있는 액정 표시 패널 및 그 제조방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 실링재를 사이에 두고 합착되는 제1 및 제2 기판과; 상기 제1 기판 상에 형성된 신호라인과; 상기 신호라인과 다른 평면 상에 형성되는 패드와; 상기 신호라인과 패드를 연결시키며 상기 실링재와 중첩되게 형성되는 콘택부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널의 제조방법은 제1 기판 상에 신호라인을 형성하는 단계와; 상기 신호라인과 다른 평면 상에 패드를 형성하는 단계와; 상기 신호라인과 상기 패드를 연결시키는 콘택홀을 형성하는 단계와; 상기 콘택홀과 중첩되는 영역에 상기 제1 기판과 제2 기판을 합착시키기 위한 실링재를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3은 본 발명에 따른 액정 표시 패널을 나타내는 평면도이며, 도 4는 도 3에 도시된 액정 표시 패널을 선"Ⅰ-Ⅰ'"를 따라 절취한 액정 표시 패널을 나타내는 단면도이다.
도 3 및 도 4에 도시된 액정 표시 패널은 액정을 사이에 두고 서로 대향하는 박막 트랜지스터 기판(180) 및 칼러 필터 기판(190)을 구비한다.
칼라 필터 기판(190)은 빛샘 방지를 위한 블랙 매트릭스와, 칼러 구현을 위한 칼러 필터, 화소 전극과 수직전계를 이루는 공통전극으로 구성된다.
박막 트랜지스터 기판(180)은 서로 교차되게 형성된 게이트라인(102) 및 데이터라인(104)과, 그들의 교차부에 형성된 박막트랜지스터와, 박막트랜지스터와 접속된 화소 전극(122)으로 구성된다.
박막트랜지스터는 게이트라인(102)으로부터의 게이트신호에 응답하여 데이터라인(104)으로부터의 데이터신호를 선택적으로 화소 전극(122)에 공급한다. 이를 위해, 박막트랜지스터는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)에 포함된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게 이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.
화소 전극(122)은 데이터라인(104)과 게이트라인(102)의 교차로 마련된 화소영역에 드레인 전극(110)과 접속되도록 형성된다. 화소 전극(122)은 박막트랜지스터를 통해 공급된 데이터 신호에 의해 공통전극(도시하지 않음)과 전위차를 발생시킨다. 이 전위차에 의해 액정이 회전하게 되며 액정의 회전 정도에 따라서 광투과량이 결정된다.
게이트라인(102)은 게이트 패드(150)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(150)는 게이트라인(102)으로부터 신장된 게이트 패드 하부 전극(152)과, 게이트절연막(112) 및 보호막(118)을 관통하는 제2 콘택홀(154)을 통해 게이트 패드 하부 전극(152)과 접속되는 게이트 패드 상부 전극(156)으로 구성된다. 게이트 패드 하부 전극(152)은 게이트라인(102)과 동일한 게이트 금속, 예를 들어 Al계, Mo계, Cr계, Cu계, Al합금, Mo합금, Cr합금, Cu합금 또는 적어도 이들의 복층 구조로 형성된다.
데이터라인(104)은 데이터 패드(160)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(160)는 데이터라인(104)과 콘택부(170)를 통해 접속된 데이터 패드 하부 전극(162)과, 게이트 절연막(112) 및 보호막(118)을 관통하는 제3 콘택홀(164)을 통해 데이터 패드 하부 전극(162)과 접속되는 데이터 패드 상부 전극(166)으로 구성된다. 데이터 패드 하부 전극(162)은 게이트 라인(102)과 동일 한 게이트 금속, 예를 들어 Al계, Mo계, Cr계, Cu계, Al합금, Mo합금, Cr합금, Cu합금 또는 적어도 이들의 복층 구조로 형성된다.
콘택부(170)는 실링재(148)와 중첩되는 영역에 형성된다. 이러한 콘택부(170)는 데이터라인(104) 및 데이터 패드 하부 전극(162)을 노출시키는 제4 콘택홀(168)과, 제4 콘택홀(168)을 통해 노출된 데이터라인(104)과 데이터 패드 하부 전극(162)을 연결시키기 위한 콘택전극(158)으로 구성된다. 제4 콘택홀(168)은 게이트 절연막(112) 및 보호막(118)을 관통하여 데이터라인(104)과 데이터 패드 하부 전극(162) 각각의 끝단을 노출시킨다. 구체적으로 제4 콘택홀(168)은 데이터라인(104)과 데이터 링크(도시하지 않음) 각각의 끝단을 노출시킨다. 콘택 전극(158)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등과 같은 투명 도전성 물질로 형성된다.
도 3 및 도 4에 도시된 콘택부(170)는 도 5a에 도시된 바와 같이 실링재(148) 바깥쪽에 형성되는 콘택부(170)에 비해 외부로부터의 수분 또는 이물질 등에 의해 콘택 전극(158), 데이터라인(104), 데이터 패드 하부 전극(162) 등이 손상되는 것을 방지할 수 있다. 이에 따라서, 도 3 및 도 4에 도시된 액정 표시 패널은 도 5a에 도시된 액정 표시 패널에 비해 신뢰성이 향상된다.
또한, 도 3 및 도 4에 도시된 콘택부(170)는 도 5b에 도시된 바와 같이 실링재(148)에 의해 한정된 액티브 영역에 콘택부(170)가 형성된 경우보다 액정 마진 영역을 줄일 수 있다. 여기서, 액정 마진 영역은 액정이 주입되는 액티브 영역에 위치하지만 화상이 구현되지 않는 영역이다. 액정 마진 영역이 줄어든 도 4에 도시된 액정 표시 패널은 도 5b에 도시된 액정 표시 패널에 비해 기판의 크기를 줄일 수 있어 소형화에 적용될 수 있다.
이와 같이, 본 발명에 따른 액정 표시 패널은 신호라인과 패드 전극이 콘택부를 통해 연결되는 경우, 콘택부를 실링재와 중첩되게 형성한다. 이에 따라, 콘택부에 포함된 전극의 침식을 방지함과 아울러 액정 마진 영역을 줄일 수 있다.
도 6a 내지 도 6d는 도 4에 도시된 액정 표시 패널의 반투과형 박막트랜지스터 기판의 제조방법을 나타내는 단면도이다.
도 6a를 참조하면, 하부기판(101) 상에 게이트라인(102), 게이트전극(106), 게이트 패드 하부 전극(152) 및 데이터 패드 하부 전극(162)을 포함하는 제1 도전패턴군이 형성된다.
하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 게이트금속층이 형성된다. 이 게이트금속층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 게이트라인(102), 게이트전극(106), 게이트 패드 하부 전극(152) 및 데이터 패드 하부 전극(162)을 포함하는 제1 도전패턴군이 형성된다. 게이트금속층으로는 Al계 등 금속의 단일층 또는 다중층 구조가 이용된다.
도 6b를 참조하면, 제1 도전패턴군이 형성된 하부기판(101) 상에 게이트절연막(112)이 형성되고, 그 위에 활성층 및 오믹접촉층을 포함하는 반도체패턴과; 데이터라인(104), 소스전극(108), 및 드레인전극(110)을 포함하는 제2 도전패턴군이 형성된다.
제1 도전패턴군이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(112), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 게이트 절연막(112)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Al계, Mo계, Cr계, Cu계, Al합금, Mo합금, Cr합금, Cu합금 또는 적어도 이들의 복층 구조로 형성된다.
그리고, 소스/드레인 금속층 위에 채널부가 다른 소스/드레인패턴부보다 낮은 높이를 가지는 포토레지스트패턴이 형성된다. 이 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(108), 그 소스 전극(108)과 일체화된 드레인 전극(110)을 포함하는 제2 도전패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(116)과 활성층(114)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 패턴 및 오믹 접촉층(116)이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출되고 소스 전극(108)과 드레인 전극(110)은 분리된다.
이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 6c를 참조하면, 제2 도전 패턴군이 형성된 기판(101) 상에 제1 내지 제4 콘택홀(120,154,164,168)을 가지는 보호막(118)이 형성된다.
제2 도전 패턴군이 형성된 게이트 절연막(112) 상에 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연막(112)과 같은 무기 절연 물질 또는 아크릴 수지, BCB 등과 같은 유기 절연 물질이 이용된다. 이 보호막(118)이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 제1 내지 제4 콘택홀(120,154,164,168)을 가지는 보호막(118)이 형성된다. 제1 콘택홀(120)은 보호막(118)을 관통하여 박막트랜지스터의 드레인 전극(110)을 노출시키며, 제2 콘택홀(154)은 게이트 절연막(112) 및 보호막(118)을 관통하여 게이트 패드 하부 전극(152)을 노출시키며, 제3 콘택홀(164)은 게이트 절연막(112) 및 보호막(118)을 관통하여 데이터 패드 하부 전극(162)을 노출시키며, 제4 콘택홀은 게이트 절연막(112) 및 보호막(118)을 관통하여 데이터라인(104)의 끝단과 데이터 패드 하부 전극(162)의 끝단을 노출시킨다.
도 6d를 참조하면, 보호막(118) 상에 화소전극(122), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166), 콘택 전극(158)을 포함하는 제3 도전 패턴군이 형성된다.
보호막(118) 상에 스퍼터링 등의 증착방법을 통해 투명 도전층이 형성된다. 이 투명 도전층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 화소전극(122), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166), 콘택 전극(158)을 포함하는 제3 도전 패턴군이 형성된다. 투명 도전층으로는 ITO, TO, IZO, ITZO 등이 이용된다.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 패널을 나타내는 평면도이다.
도 7에 도시된 액정 표시 패널은 도 3 및 도 4에 도시된 액정 표시 패널과 대비하여 게이트 패드 하부 전극(152)과 게이트 라인(102)을 다른 금속으로 형성하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라서, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
게이트 패드(150) 및 데이터 패드(160)의 하부 전극(152,162)은 소스/드레인 금속층으로 형성된다. 이 경우, 게이트 패드(150)와 게이트 라인(102)을 연결하기 위한 콘택부(170)가 실링재(148)와 중첩되게 형성된다. 콘택부(170)는 게이트라인(102)의 끝단과 게이트 패드 하부 전극(152)의 끝단을 노출시키는 콘택홀(168)과, 그 콘택홀(168)을 통해 게이트라인(102) 및 게이트 패드 하부 전극(152)을 연결시키는 콘택전극(158)을 구비한다.
도 8은 본 발명의 제3 실시 예에 따른 액정 표시 패널을 나타내는 평면도이며, 도 9는 도 8에서 링크부를 상세히 나타내는 평면도이다. 여기서, 도 8에 도시된 게이트 패드 및 데이터 패드는 도 4 및 도 7에 도시된 게이트 패드 및 데이터 패드 중 어느 한 구조로 형성된다. 본 발명의 제3 실시 예에 따른 액정 표시 패널의 게이트 패드 및 데이터 패드는 도 4에 도시된 게이트 패드 및 데이터 패드를 예로 들어 설명하기로 한다.
도 8에 도시된 액정 표시 패널은 게이트 패드(150)와 데이터 패드(160)를 동일 영역에 나란하게 위치시켜 기판의 크기를 줄일 수 있다. 이 경우, 게이트 패드 (150)와 게이트라인 사이에 위치하는 게이트 링크(194)와 데이터 패드(160)와 데이터라인 사이에 위치하는 데이터 링크(196)는 도 9에 도시된 바와 같이 교차구조로 형성된다. 이 교차부와 서로 다른 평면 상에 형성되는 데이터 링크(196)와 데이터라인(104)을 연결하기 위한 콘택부(170)는 실링재(148)와 중첩되게 형성된다.
이와 같이, 본 발명의 제3 실시 예에 따른 액정 표시 패널은 데이터 링크(196) 및 게이트 링크(194)의 교차부와 콘택부(170)가 실링재와 중첩되게 형성되므로 액티브 영역 내에 교차부 및 콘택부가 형성되는 액정 표시 패널에 비해 액정 마진 영역이 줄어든다. 이에 따라, 줄어든 액정 마진 영역만큼 기판의 크기를 줄일 수 있어 본 발명의 제3 실시 예에 따른 액정 표시 패널을 소형화할 수 있다.
상기와 같은 본 발명의 실시 예들은 투과형, 반사형, 반투과형, TN, IPS 등의 모드에 이용가능하며, 상기의 모드에 한정되는 것은 아니다.
상술한 바와 같이, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 서로 다른 평면 상에 서로 다른 금속으로 형성되는 패드전극과 신호라인을 연결하기 위한 콘택부는 실링재와 중첩되게 형성된다. 이에 따라서, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 콘택부 영역 내에 형성되는 전극 등이 수분, 이물질 등에 의한 손상을 방지할 수 있다. 또한, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 콘택부가 실링재와 중첩되게 형성되므로 액티브 영역 내에 콘택부가 형성된 액정 표시 패널에 비해 액정 마진 영역이 줄어든다. 이에 따라, 줄어든 액정 마진 영역만큼 기판의 크기를 줄일 수 있어 본 발명에 따른 액정 표시 패널은 소형화에 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (13)

  1. 실링재를 사이에 두고 합착되는 제1 및 제2 기판과;
    상기 제1 기판 상에 형성된 신호라인과;
    상기 신호라인과 다른 평면 상에 형성되는 패드와;
    상기 신호라인과 패드를 연결시키며 상기 실링재와 중첩되게 형성되는 콘택부를 구비하는 것을 특징으로 하는 액정 표시 패널.
  2. 제 1 항에 있어서,
    상기 신호라인은 게이트 라인 및 데이터 라인 중 적어도 어느 하나인 것을 특징으로 하는 액정 표시 패널.
  3. 제 2 항에 있어서,
    상기 패드는
    상기 데이터라인과 다른 평면 상에 형성되는 데이터 패드 하부 전극, 적어도 한 층의 절연막을 관통하여 상기 데이터 패드 하부 전극을 노출시키는 콘택홀, 상기 콘택홀을 통해 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 상부 전극을 포함하는 데이터 패드인 것을 특징으로 하는 액정 표시 패널.
  4. 제 3 항에 있어서,
    상기 데이터 패드 하부 전극은 상기 게이트라인과 동일 금속으로 동일 평면 상에 형성되는 것을 특징으로 하는 액정 표시 패널.
  5. 제 3 항에 있어서,
    상기 게이트라인으로부터 신장된 게이트 패드 하부 전극과,
    상기 적어도 한 층의 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 제2 콘택홀과,
    상기 제2 콘택홀을 통해 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 포함하는 게이트 패드를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  6. 제 3 항에 있어서,
    상기 콘택부는
    상기 데이터라인 및 상기 데이터 패드 하부 전극 각각의 끝단을 노출시키는 콘택홀과;
    상기 콘택홀에 의해 노출된 상기 데이터라인 및 데이터 패드 하부 전극을 연결시키는 콘택 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.
  7. 제 5 항에 있어서,
    상기 게이트 패드 및 데이터 패드는 상기 제1 기판의 동일 영역 상에 나란하 게 위치하는 것을 특징으로 하는 액정 표시 패널.
  8. 제1 기판 상에 신호라인을 형성하는 단계와;
    상기 신호라인과 다른 평면 상에 패드를 형성하는 단계와;
    상기 신호라인과 상기 패드를 연결시키는 콘택홀을 형성하는 단계와;
    상기 콘택홀과 중첩되는 영역에 상기 제1 기판과 제2 기판을 합착시키기 위한 실링재를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 신호라인을 형성하는 단계는
    상기 제1 기판 상에 게이트 라인 및 데이터 라인 중 적어도 어느 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.
  10. 제 9 항에 있어서,
    상기 패드를 형성하는 단계는
    상기 데이터라인과 다른 평면 상에 형성되는 데이터 패드 하부 전극을 형성하는 단계와;
    적어도 한 층의 절연막을 관통하여 상기 데이터 패드 하부 전극을 노출시키는 콘택홀을 형성하는 단계와,
    상기 콘택홀을 통해 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.
  11. 제 10 항에 있어서,
    상기 데이터 패드 하부 전극은 상기 게이트라인과 동일 금속으로 동일 평면 상에 형성되는 것을 특징으로 하는 액정 표시 패널의 제조방법.
  12. 제 10 항에 있어서,
    상기 게이트라인으로부터 신장된 게이트 패드 하부 전극을 형성하는 단계와,
    상기 적어도 한 층의 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 제2 콘택홀을 형성하는 단계와,
    상기 제2 콘택홀을 통해 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.
  13. 제 10 항에 있어서,
    상기 콘택부를 형성하는 단계는
    상기 데이터라인 및 상기 데이터 패드 하부 전극 각각의 끝단을 노출시키는 콘택홀과;
    상기 콘택홀에 의해 노출된 상기 데이터라인 및 데이터 패드 하부 전극을 연결시키는 콘택 전극을 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.
KR1020040111516A 2004-12-23 2004-12-23 액정 표시 패널 및 그 제조방법 KR101085137B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040111516A KR101085137B1 (ko) 2004-12-23 2004-12-23 액정 표시 패널 및 그 제조방법
US11/260,287 US7796227B2 (en) 2004-12-23 2005-10-28 Liquid crystal display panel and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111516A KR101085137B1 (ko) 2004-12-23 2004-12-23 액정 표시 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060072790A true KR20060072790A (ko) 2006-06-28
KR101085137B1 KR101085137B1 (ko) 2011-11-21

Family

ID=36611028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111516A KR101085137B1 (ko) 2004-12-23 2004-12-23 액정 표시 패널 및 그 제조방법

Country Status (2)

Country Link
US (1) US7796227B2 (ko)
KR (1) KR101085137B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064027B2 (en) 2006-12-12 2011-11-22 Samsung Electronics Co., Ltd. Preventing wiring corrosion in LCDs
US10268090B2 (en) 2010-10-20 2019-04-23 Samsung Display Co., Ltd. Display substrate having more uniform cell gap and method of fabricating the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP2009036794A (ja) * 2007-07-31 2009-02-19 Hitachi Displays Ltd 液晶表示装置
JP4596000B2 (ja) * 2007-12-07 2010-12-08 ソニー株式会社 液晶表示装置および電子機器
JP5389672B2 (ja) * 2008-01-21 2014-01-15 ゴールドチャームリミテッド 表示装置
CN101910932B (zh) * 2008-04-17 2013-06-05 夏普株式会社 Tft阵列基板和液晶显示装置
TWI408447B (zh) * 2009-10-05 2013-09-11 Au Optronics Corp 主動元件陣列基板以及顯示面板
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
KR101178914B1 (ko) * 2010-10-29 2012-09-03 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
KR101434366B1 (ko) 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
CN103676260B (zh) * 2012-09-14 2017-05-03 群康科技(深圳)有限公司 显示装置
TWI490596B (zh) * 2012-09-14 2015-07-01 Innocom Tech Shenzhen Co Ltd 顯示裝置
CN103472645A (zh) * 2013-09-24 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107966841B (zh) * 2017-12-28 2020-06-02 友达光电（昆山）有限公司 一种显示装置
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ko) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100389022B1 (ko) * 2001-05-23 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시장치를 이용한 휴대 정보 단말기
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064027B2 (en) 2006-12-12 2011-11-22 Samsung Electronics Co., Ltd. Preventing wiring corrosion in LCDs
US10268090B2 (en) 2010-10-20 2019-04-23 Samsung Display Co., Ltd. Display substrate having more uniform cell gap and method of fabricating the same
US10996525B2 (en) 2010-10-20 2021-05-04 Samsung Display Co., Ltd. Display substrate including signal transmission wiring and method of fabricating the display substrate

Also Published As

Publication number Publication date
KR101085137B1 (ko) 2011-11-21
US7796227B2 (en) 2010-09-14
US20060139554A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
KR101157978B1 (ko) 액정표시패널의 제조방법
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
US7132689B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7796227B2 (en) Liquid crystal display panel and fabricating method thereof
KR100443831B1 (ko) 액정표시소자의 제조 방법
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
KR20050042645A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101329447B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050060958A (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR20050035685A (ko) 액정표시패널 및 그 제조 방법
KR100558711B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR20080059943A (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 9