KR20060070358A - 반도체 장치 제조방법 - Google Patents
반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR20060070358A KR20060070358A KR1020040109066A KR20040109066A KR20060070358A KR 20060070358 A KR20060070358 A KR 20060070358A KR 1020040109066 A KR1020040109066 A KR 1020040109066A KR 20040109066 A KR20040109066 A KR 20040109066A KR 20060070358 A KR20060070358 A KR 20060070358A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate dielectric
- semiconductor device
- depositing
- fluorine
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 15
- 239000011737 fluorine Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 239000006227 byproduct Substances 0.000 claims abstract description 8
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005979 thermal decomposition reaction Methods 0.000 claims abstract description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 29
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 기판에 게이트 유전막을 증착하는 단계와, 상기 게이트 유전막의 상부에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막의 상부에 450 내지 500℃의 온도 분위기에서 텅스텐 실리사이드막을 증착하는 단계를 포함하는 반도체 장치 제조 방법에 관한 것이다. 이와 같이 구성된 본 발명은 텅스텐 실리사이드막의 증착온도를 반응가스인 SiH4의 열분해가 가속되도록 높여, 반응 부산물인 플루오린과 결합되어 배기될 수 있도록 하여, 플루오린의 절대 농도를 줄임으로써, 플루오린의 게이트 유전막으로의 침투를 방지하여 반도체 장치의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
게이트유전막, 플루오린, 폴리사이드
Description
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 장치의 제조공정을 순차적으로 나타낸 공정 단면도이다.
도 2는 본 발명의 일 실시예에 따라 제조된 반도체 장치의 게이트 유전막과 종래 기술에 따라 제조된 게이트 유전막의 특성 비교 그래프이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
1 : 기판 2 : 게이트 유전막
3 : 폴리실리콘막 4 : 텅스텐 실리사이드막
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 고집적 디램에서 게이트 전극으로 이용하는 폴리사이드의 형성과정에서 박막의 전기적 특성이 열화되는 것을 방지할 수 있는 반도체 장치 제조방법에 관한 것이다.
일반적으로 고집적 디램은 게이트 전극으로 폴리실리콘막과 텅스텐 실리사이 드막이 순차 적층된 폴리사이드 스택(polycide stack) 구조를 사용하고 있다.
이는 통상적으로, 먼저 기판 위에 폴리실리콘막을 형성한 다음, 그 상부에 저압화학기상증착법(LPCVD, Low Pressure Chemical Vapor Deposition)으로 매엽식 챔버 타입(Single Wafer Chamber type)에서 반응 가스로 WF6 가스와 MS(SiH4) 가스를 사용하여 텅스텐실리사이드막을 형성한다.
그런데, 상기와 같은 증착공정에서는 공정 중 반응 부산물인 플루오린(Fluorine)이 발생되며, 이는 상기 텅스텐 실리사이드막 내부에 침투하여 후속 열공정을 거치는 동안 하부의 게이트 유전막(SiO2) 내부로 확산된다.
그러나, 이처럼 플루오린의 게이트 유전막으로 확산하게 되면, 게이트 유전막의 유전상수를 열화시켜, CET, breakdown field 및 Qbd(Charge to breakdown) 등의 전기적 특성 또한 열화시키는 문제가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 폴리실리콘막과 텅스텐 실리사이드막 적층구조의 게이트전극을 제조하는 과정에서 반응 부산물인 플루오린이 게이트 유전막에 침투하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위해 본 발명은 기판에 게이트 유전막을 증착하는 단계와, 상기 게이트 유전막의 상부에 폴리실리콘막을 증착하는 단계 및 상기 폴리실리콘막 상부에 450~500℃의 온도 분위기에서 텅스텐 실리사이드막을 증착하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
여기서, 상기 텅스텐 실리사이드막을 증착하는 단계에서는 반응 가스인 SiH4의 열분해를 촉진시켜 반응 부산물인 플루오린과 결합되어 SiF4 화합물이 생성되도록 하고, 이를 배기하여 플루오린의 절대 농도를 감소시키는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 장치의 제조공정을 순차적으로 나타낸 공정 단면도로서, 이에 도시한 바와 같이, 기판(1)에 게이트 유전막(2)을 증착하고, 그 위에 폴리실리콘막(3)을 증착하는 단계(도 1a)와, 상기 구조의 상부에 450 내지 500℃의 온도분위기에서 텅스텐 실리사이드막(4)를 증착하는 단계(도 1b)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 따르는 반도체 장치의 제조방법을 보다 상세히 설명한다.
먼저, 도 1a에 도시한 바와 같이, 기판(1)의 상부에 게이트 유전막인 게이트 유전막(2)을 형성하고, 저압화학기상증착법으로 도핑된 폴리실리콘막(3)을 증착한다.
이때, 반응 기체로는 SiH4 가스와 PH3 가스를 사용한다.
그 다음, 도 1b에 도시한 바와 같이, 폴리실리콘막(3)이 형성된 결과물 상부에 저압화학기상증착법으로 매엽식 챔버에서 텅스텐 실리사이드막(4)를 증착한다.
이때, 반응 기체로는 WF6 가스와 SiH4 가스를 사용하고, 챔버의 압력은 0.5~2.0Torr를 유지한다.
상기의 반응으로 텅스텐 실리사이드막(4)를 증착할 수 있으며, 그 반응 부산물인 플루오린(Fluorine)이 발생한다.
상기 텅스텐 실리사이드막(4)의 증착과정의 온도는 450~500℃이며, 이 온도에서는 상기 반응 기체인 SiH4의 열분해가 가속된다.
상기 열분해가 된 SiH4는 상기 반응 부산물인 플루오린과 결합되어 SiF4 화합물이 만들어진다.
이 SiF4는 배기에 의해 챔버 외부로 유출되며, 이에 따라 챔버 내부에는 플루오린의 절대량이 감소하게 된다.
종래에는 350~430℃의 증착 온도에서 텅스텐 실리사이드막(4)를 형성하였다.
도 2는 본 발명에 따라 제조된 반도체 장치와 종래 반도체 장치의 게이트 유전막 CET를 비교한 그래프로서, 이에 도시한 바와 같이 본 발명에 따라 제조된 반도체 장치의 게이트 유전막이 현저하게 낮은 것을 알 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명은 텅스텐 실리사이드막의 증착온도를 반응가스인 SiH4의 열분해가 가속되도록 높여, 반응 부산물인 플루오린과 결합되어 배기될 수 있도록 하여, 플루오린의 절대 농도를 줄임으로써, 플루오린의 게이트 유전막으로의 침투를 방지하여 반도체 장치의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
Claims (2)
- 기판에 게이트 유전막을 증착하는 단계와,상기 게이트 유전막의 상부에 폴리실리콘막을 증착하는 단계 및상기 폴리실리콘막 상부에 450~500℃의 온도 분위기에서 텅스텐 실리사이드막을 증착하는 단계를 포함하는 반도체 장치 제조방법.
- 제 1항에 있어서,상기 텅스텐 실리사이드막을 증착하는 단계에서는 반응 가스인 SiH4의 열분해를 촉진시켜 반응 부산물인 플루오린과 결합되어 SiF4 화합물이 생성되도록 하고, 이를 배기하여 플루오린의 절대 농도를 감소시키는 반도체 장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040109066A KR20060070358A (ko) | 2004-12-20 | 2004-12-20 | 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040109066A KR20060070358A (ko) | 2004-12-20 | 2004-12-20 | 반도체 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060070358A true KR20060070358A (ko) | 2006-06-23 |
Family
ID=37164113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040109066A KR20060070358A (ko) | 2004-12-20 | 2004-12-20 | 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060070358A (ko) |
-
2004
- 2004-12-20 KR KR1020040109066A patent/KR20060070358A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634262B1 (ko) | 복합 유전막을 갖는 반도체 장치의 제조 방법 | |
| US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
| JP5122733B2 (ja) | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 | |
| KR20100106789A (ko) | 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법 | |
| KR20060097807A (ko) | 표면처리된 복합 유전막을 갖는 반도체 장치의 제조 방법 | |
| KR100587082B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP4477981B2 (ja) | 半導体装置の製造方法 | |
| US7084072B2 (en) | Method of manufacturing semiconductor device | |
| KR20060070358A (ko) | 반도체 장치 제조방법 | |
| US6461910B1 (en) | Method of forming a capacitor in a semiconductor device | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100680952B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR20240041839A (ko) | 반도체 소자의 제조 방법 | |
| KR100721202B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100380980B1 (ko) | 텅스텐 게이트 형성 방법 | |
| KR100702133B1 (ko) | 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR20060073132A (ko) | 반도체 소자의 게이트 전극 및 그 형성 방법 | |
| KR100650758B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100712988B1 (ko) | 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR20010003423A (ko) | 반도체 소자의 텅스텐 비트라인 형성 방법 | |
| KR100745073B1 (ko) | 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR100935721B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100650756B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |