KR20060067373A - Method of fabricating trench isolation without void - Google Patents

Method of fabricating trench isolation without void Download PDF

Info

Publication number
KR20060067373A
KR20060067373A KR1020040106128A KR20040106128A KR20060067373A KR 20060067373 A KR20060067373 A KR 20060067373A KR 1020040106128 A KR1020040106128 A KR 1020040106128A KR 20040106128 A KR20040106128 A KR 20040106128A KR 20060067373 A KR20060067373 A KR 20060067373A
Authority
KR
South Korea
Prior art keywords
trench
etching
forming
pattern
film
Prior art date
Application number
KR1020040106128A
Other languages
Korean (ko)
Inventor
유의규
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040106128A priority Critical patent/KR20060067373A/en
Publication of KR20060067373A publication Critical patent/KR20060067373A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 트랜치 아이솔레이션 형성 방법은, 반도체 기판 위에 패드 절연막 및 하드 마스크막을 순차적으로 형성하는 단계와, 하드 마스크막 위에 개구부를 갖는 마스크막 패턴을 형성하는 단계와, 마스크막 패턴을 식각 마스크로 한 1차 식각공정으로 개구부에 의해 노출되는 하드 마스크막을 일정 깊이까지 제거하는 동시에 마스크막 패턴 하부의 하드 마스크막의 일부도 제거되도록 하는 단계와, 마스크막 패턴을 식각 마스크로 한 2차 식각공정으로 하드 마스크막 및 패드 절연막의 노출부분을 제거하여 패드 절연막 패턴 및 하드 마스크막 패턴이 순차적으로 적층된 트랜치용 식각 마스크막 패턴을 형성하는 단계와, 마스크막 패턴을 제거하는 단계와, 트랜치용 식각 마스크막 패턴을 식각 마스크로 한 식각공정으로 반도체 기판을 일정깊이까지 제거하여 트랜치를 형성하는 단계와, 트랜치가 매립되도록 절연막을 형성하는 단계와, 절연막에 대해 평탄화 공정을 수행하여 하드 마스크막 패턴이 노출되도록 하는 단계와, 그리고 하드 마스크막 패턴을 제거하는 단계를 포함한다.The trench isolation forming method of the present invention comprises the steps of sequentially forming a pad insulating film and a hard mask film on a semiconductor substrate, forming a mask film pattern having an opening on the hard mask film, and using the mask film pattern as an etching mask. The second etching process removes the hard mask film exposed to the opening to a certain depth, and removes a part of the hard mask film under the mask film pattern, and the second mask process using the mask film pattern as an etching mask. And removing the exposed portion of the pad insulating layer to form a trench etching mask layer pattern in which the pad insulating layer pattern and the hard mask layer pattern are sequentially stacked, removing the mask layer pattern, and removing the trench etching layer pattern. The etching process using the etching mask provides the semiconductor substrate to a certain depth. Forming a trench, forming an insulating film to fill the trench, performing a planarization process on the insulating film to expose the hard mask film pattern, and removing the hard mask film pattern. .

트랜치, 아이솔레이션, 보이드, 콘 컵Trench, Isolation, Boyd, Corn Cup

Description

보이드 결함이 없는 트랜치 아이솔레이션 형성 방법{Method of fabricating trench isolation without void}Method of fabricating trench isolation without void}

도 1 내지 도 3은 종래의 트랜치 아이솔레이션 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 3 are cross-sectional views illustrating a conventional trench isolation method.

도 4 내지 도 7은 본 발명에 따른 트랜치 아이솔레이션 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.4 to 7 are cross-sectional views illustrating a method of forming trench isolation according to the present invention.

본 발명은 반도체소자의 아이솔레이션 형성 방법에 관한 것으로서, 특히 보이드 결함이 없는 트랜치 아이솔레이션 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming isolation of a semiconductor device, and more particularly to a method for forming trench isolation without void defects.

최근 반도체소자의 고집적화 경향에 따라 소자 간의 분리 거리가 매우 짧아짐으로써, 기존의 전통적인 로코스(LOCOS; LOCal Oxidation of Silicon) 아이솔레이션 방법으로는 불가능한 치수의 소자간 아이솔레이션을 위해, 반도체 기판에 트랜치를 형성하고 이 트랜치를 실리콘 산화물과 같은 절연물로 매립함으로써 소자간 아이솔레이션을 실현하는 트랜치 아이솔레이션 방법이 널리 사용되고 있다.Recently, the separation distance between devices is very short due to the high integration trend of semiconductor devices, and trenches are formed on the semiconductor substrate for inter-device isolation of dimensions that cannot be achieved by the conventional LOCOS (LOCal Oxidation of Silicon) isolation method. Trench isolation methods that realize isolation between devices by embedding the trenches with an insulator such as silicon oxide are widely used.

도 1 내지 도 3은 종래의 트랜치 아이솔레이션 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 3 are cross-sectional views illustrating a conventional trench isolation method.

먼저 도 1을 참조하면, 실리콘 기판과 같은 반도체 기판(100) 위에 패드 산화막(110) 및 질화막(120)을 순차적으로 적층한다. 그리고 질화막(120) 위에 질화막(120)의 일부 표면을 노출시키는 개구부(132)를 갖는 마스크막 패턴(130)을 형성한다. 마스크막 패턴(130)은 포토레지스트막으로 형성할 수 있다.First, referring to FIG. 1, a pad oxide film 110 and a nitride film 120 are sequentially stacked on a semiconductor substrate 100 such as a silicon substrate. A mask layer pattern 130 having an opening 132 exposing a part of the surface of the nitride layer 120 is formed on the nitride layer 120. The mask film pattern 130 may be formed as a photoresist film.

다음에 도 2를 참조하면, 마스크막 패턴(도 1의 130)을 식각 마스크로 한 식각공정으로 질화막(120) 및 패드 산화막(110)의 노출부분을 순차적으로 제거한다. 그러면 도시된 바와 같이 패드 산화막 패턴(112) 및 질화막 패턴(122)이 순차적으로 적층된 구조가 만들어지고, 트랜치 아이솔레이션이 만들어진 반도체 기판(100) 표면이 노출된다. 다음에 마스크막 패턴(130)을 제거한 후에 식각공정을 수행하여 노출된 반도체 기판(100)을 일정 깊이로 식각하여 트랜치(140)를 형성한다.Next, referring to FIG. 2, exposed portions of the nitride film 120 and the pad oxide film 110 are sequentially removed by an etching process using the mask film pattern 130 (FIG. 1) as an etching mask. Then, as illustrated, a structure in which the pad oxide layer pattern 112 and the nitride layer pattern 122 are sequentially stacked is formed, and the surface of the semiconductor substrate 100 where the trench isolation is formed is exposed. Next, after the mask layer pattern 130 is removed, the trench 140 is formed by etching the exposed semiconductor substrate 100 to a predetermined depth by performing an etching process.

다음에 도 3을 참조하면, 트랜치(140) 형성을 위한 식각공정에 의해 발생된 트랜치(140) 내벽손상을 제거하기 위하여 산화막(150)을 트랜치(140) 내벽에 형성한다. 다음에 NSG(Non Silica Glass)와 같은 절연막(160)을 형성하여 트랜치(140)를 매립시킨다. 그리고 질화막 패턴(122)이 노출되도록 화학적기계적 평탄화(CMP)법을 이용한 평탄화 공정을 수행한다. 그리고 남은 질화막 패턴(122)을 제거하면 트랜치 아이솔레이션막이 만들어진다.Next, referring to FIG. 3, an oxide film 150 is formed on the inner wall of the trench 140 to remove damage to the inner wall of the trench 140 generated by the etching process for forming the trench 140. Next, an insulating film 160 such as NSG (Non Silica Glass) is formed to fill the trench 140. In addition, a planarization process using a chemical mechanical planarization (CMP) method is performed to expose the nitride layer pattern 122. When the remaining nitride layer pattern 122 is removed, a trench isolation layer is formed.

그런데 이와 같은 종래의 트랜치 아이솔레이션 형성 방법에 의하면, 절연막(160)의 열악한 스텝커버리지로 인하여 트랜치(140) 내부를 완전히 매립시키지 못하고 내부에 보이드(void)(170)가 만들어진다. 이와 같은 보이드는 후속공정에서 불량을 야기시킬 수 있으며, 이와 같은 불량 발생에 의해 수율이 감소된다는 문제가 있다.However, according to the conventional trench isolation forming method, due to the poor step coverage of the insulating layer 160, the voids 170 are formed in the trench 140 without being completely embedded in the trench 140. Such voids may cause a defect in a subsequent process, there is a problem that the yield is reduced by such a failure.

본 발명이 이루고자 하는 기술적 과제는, 내부에 보이드 결함이 발생하지 않도록 하는 트랜치 아이솔레이션 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a trench isolation formation method in which void defects do not occur therein.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 아이솔레이션 형성 방법은,In order to achieve the above technical problem, the trench isolation forming method according to the present invention,

반도체 기판 위에 패드 절연막 및 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming a pad insulating film and a hard mask film on the semiconductor substrate;

상기 하드 마스크막 위에 개구부를 갖는 마스크막 패턴을 형성하는 단계;Forming a mask layer pattern having an opening on the hard mask layer;

상기 마스크막 패턴을 식각 마스크로 한 1차 식각공정으로 상기 개구부에 의해 노출되는 상기 하드 마스크막을 일정 깊이까지 제거하는 동시에 상기 마스크막 패턴 하부의 질화막의 일부도 제거되도록 하는 단계;Removing the hard mask layer exposed by the opening portion to a predetermined depth by a first etching process using the mask layer pattern as an etching mask and removing a portion of the nitride layer under the mask layer pattern;

상기 마스크막 패턴을 식각 마스크로 한 2차 식각공정으로 상기 하드 마스크막 및 패드 절연막의 노출부분을 제거하여 패드 절연막 패턴 및 하드 마스크막 패턴이 순차적으로 적층된 트랜치용 식각 마스크막 패턴을 형성하는 단계;Forming an etching mask layer pattern for trenches in which the pad insulation layer pattern and the hard mask layer pattern are sequentially stacked by removing the exposed portions of the hard mask layer and the pad insulation layer by a second etching process using the mask layer pattern as an etching mask; ;

상기 마스크막 패턴을 제거하는 단계;Removing the mask layer pattern;

상기 트랜치용 식각 마스크막 패턴을 식각 마스크로 한 식각공정으로 상기 반도체 기판을 일정깊이까지 제거하여 트랜치를 형성하는 단계;Forming a trench by removing the semiconductor substrate to a predetermined depth by an etching process using the trench etching mask layer pattern as an etching mask;

상기 트랜치가 매립되도록 절연막을 형성하는 단계;Forming an insulating film to fill the trench;

상기 절연막에 대해 평탄화 공정을 수행하여 상기 하드 마스크막 패턴이 노출되도록 하는 단계; 및Performing a planarization process on the insulating layer to expose the hard mask layer pattern; And

상기 하드 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.And removing the hard mask layer pattern.

상기 1차 식각공정은 습식식각을 사용하여 수행할 수 있다.The first etching process may be performed using wet etching.

상기 2차 식각공정은 건식식각을 사용하여 수행할 수 있다.The secondary etching process may be performed using dry etching.

상기 2차 식각공정은 상기 질화막패턴의 측벽이 경사지도록 수행하는 것이 바람직하다.The secondary etching process may be performed such that the sidewall of the nitride film pattern is inclined.

상기 트랜치를 형성한 후에는 상기 트랜치의 내벽에 산화막을 형성하는 단계를 더 포함할 수 있다.After forming the trench, the method may further include forming an oxide layer on an inner wall of the trench.

상기 트랜치를 매립하는 절연막을 형성한 후에는 고온공정을 수행하는 단계를 더 포함할 수 있다.After forming the insulating layer filling the trench, the method may further include performing a high temperature process.

상기 트랜치를 매립하는 절연막을 형성하는 단계는 화학적기상증착법을 사용하여 수행할 수 있다.The step of forming an insulating layer filling the trench may be performed using chemical vapor deposition.

상기 하드 마스크막은 질화막으로 형성할 수 있다.The hard mask layer may be formed of a nitride layer.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 4 내지 도 7은 본 발명에 따른 트랜치 아이솔레이션 형성 방법을 설명하 기 위하여 나타내 보인 단면도들이다.4 to 7 are cross-sectional views illustrating a method of forming trench isolation according to the present invention.

먼저 도 4를 참조하면, 실리콘 기판과 같은 반도체 기판(200) 위에 패드 절연막(210)을, 예컨대 산화막을 사용하여 형성한다. 이어서 패드 절연막(210) 위에 하드 마스크막으로서 질화막(220)을 형성한다. 그리고 질화막(220) 위에 마스크막 패턴, 예컨대 포토레지스트막 패턴(230)을 형성한다. 이 포토레지스트막 패턴(230)은 질화막(220)의 일부 표면을 노출시키는 개구부(232)를 갖는다. 다음에 이 포토레지스트막 패턴(230)을 식각 마스크로 한 1차 식각공정을 수행하여 개구부(232)에 의해 노출되는 질화막(220)을 일정 깊이까지 제거하는 동시에 포토레지스트막 패턴(230) 하부의 질화막(220)의 일부도 제거되도록 한다. 이와 같이 포토레지스트막 패턴(230)에 의해 덮인 질화막(220)의 일부도 함께 제거되도록 하기 위해서 상기 1차 식각공정은 습식식각법을 사용하여 수행할 수 있다.First, referring to FIG. 4, a pad insulating film 210 is formed on a semiconductor substrate 200 such as a silicon substrate using, for example, an oxide film. Next, a nitride film 220 is formed on the pad insulating film 210 as a hard mask film. A mask film pattern, for example, a photoresist film pattern 230, is formed on the nitride film 220. The photoresist film pattern 230 has an opening 232 exposing a part of the surface of the nitride film 220. Next, a first etching process using the photoresist film pattern 230 as an etching mask is performed to remove the nitride film 220 exposed by the opening 232 to a predetermined depth, and at the bottom of the photoresist film pattern 230. Part of the nitride film 220 is also removed. As such, the first etching process may be performed using a wet etching method so that a part of the nitride film 220 covered by the photoresist layer pattern 230 is also removed.

다음에 도 5를 참조하면, 상기 포토레지스트막 패턴(도 4의 230)을 식각 마스크로 한 2차 식각공정을 수행하여 질화막(220) 및 패드 절연막(210)의 노출부분을 순차적으로 제거한다. 그러면 패드 절연막 패턴(212) 및 질화막 패턴(222)이 순차적으로 적층되는 구조의 트랜치용 식각 마스크막 패턴이 만들어진다. 2차 식각공정은 건식식각법을 사용하여 수행할 수 있으며, 이때 질화막 패턴(222)의 측벽이 경사진 콘 컵(cone cup) 형태로 만들기 위해 경사식각(slop etch)을 수행한다. 트랜치용 식각 마스크막 패턴을 형성한 후에는 포토레지스트막 패턴(230)을 제거한다. 그리고 트랜치용 식각 마스크막 패턴을 식각 마스크로 한 식각공정을 수행하여 반도체 기판(200)의 노출부분을 일정 깊이까지 제거한다. 그러면 도시된 바와 같이 반도체 기판(200) 내에 트랜치(240)가 만들어진다.Next, referring to FIG. 5, a second etching process using the photoresist film pattern 230 as an etching mask is performed to sequentially remove exposed portions of the nitride film 220 and the pad insulating film 210. As a result, a trench etch mask layer pattern having a structure in which the pad insulation layer pattern 212 and the nitride layer pattern 222 are sequentially stacked is formed. The secondary etching process may be performed by using a dry etching method, in which a sidewall of the nitride pattern 222 is inclined to form a cone cup. After forming the etching mask layer pattern for the trench, the photoresist layer pattern 230 is removed. An etching process using the trench mask layer pattern as an etching mask is performed to remove the exposed portion of the semiconductor substrate 200 to a predetermined depth. The trench 240 is then formed in the semiconductor substrate 200 as shown.

다음에 도 6을 참조하면, 고온공정을 수행하여 트랜치(240) 내벽에 산화막(250)을 형성한다. 이 산화막(250)은 트랜치(240) 형성을 위한 건식식각에 의한 트랜치(240) 내벽의 손상을 치유하고 스트레스(stress)를 경감시키기 위한 것이다. 다음에 트랜치(240) 내부가 완전히 매립되도록 절연막(260)을 형성한다. 이 절연막(260)은 화학적기상증착(CVD; Chemical Vapor Deposition)법을 사용하여 형성할 수 있다. 이 절연막(260)은 NSG(Non Silica Glass) 종류로 형성할 수 있는데, 반드시 이에 한정되는 것은 아니다. 절연막(260)을 형성한 후에는 특성안정화를 위해 고온공정을 수행한다.Next, referring to FIG. 6, an oxide film 250 is formed on the inner wall of the trench 240 by performing a high temperature process. The oxide layer 250 is intended to cure damage to the inner wall of the trench 240 by dry etching for forming the trench 240 and to reduce stress. Next, an insulating layer 260 is formed to completely fill the inside of the trench 240. The insulating layer 260 may be formed using a chemical vapor deposition (CVD) method. The insulating layer 260 may be formed of NSG (Non Silica Glass) type, but is not limited thereto. After the insulating film 260 is formed, a high temperature process is performed to stabilize the characteristics.

다음에 도 7을 참조하면, 화학적기계적 평탄화(CMP; Chemical Mechanical Polishing) 공정을 수행하여 질화막 패턴(222)이 노출되도록 절연막(260)을 일정 두께 제거한다. 다음에 남은 질화막 패턴(222)을 제거하면, 도시된 바와 같이 보이드 결함이 발생되지 않은 트랜치 아이솔레이션막(270)이 형성된다.Next, referring to FIG. 7, a thickness of the insulating layer 260 is removed to expose the nitride layer pattern 222 by performing a chemical mechanical polishing (CMP) process. Next, when the remaining nitride film pattern 222 is removed, a trench isolation film 270 is formed in which no void defect is generated, as shown.

지금까지 설명한 바와 같이, 본 발명에 따른 트랜치 아이솔레이션 형성 방법에 의하면, 트랜치를 매립하는 절연막의 스텝커버리지가 열악하더라도 트랜치용 식각 마스크막 패턴이 콘 컵(cone cup) 형태로 만들어지므로 트랜치를 매립하는 절연막 내부에 보이드가 발생하는 것을 억제할 수 있다는 효과가 제공된다.As described so far, according to the trench isolation forming method according to the present invention, even if the step coverage of the insulating film filling the trench is poor, since the etching mask film pattern for the trench is made in the form of a cone cup, the insulating film filling the trench The effect of suppressing the generation of voids inside is provided.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상 의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (8)

반도체 기판 위에 패드 절연막 및 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming a pad insulating film and a hard mask film on the semiconductor substrate; 상기 하드 마스크막 위에 개구부를 갖는 마스크막 패턴을 형성하는 단계;Forming a mask layer pattern having an opening on the hard mask layer; 상기 마스크막 패턴을 식각 마스크로 한 1차 식각공정으로 상기 개구부에 의해 노출되는 상기 질화막을 일정 깊이까지 제거하는 동시에 상기 마스크막 패턴 하부의 하드 마스크막의 일부도 제거하는 단계;Removing the nitride film exposed by the opening to a predetermined depth by a first etching process using the mask film pattern as an etching mask, and removing a part of the hard mask film under the mask film pattern; 상기 마스크막 패턴을 식각 마스크로 한 2차 식각공정으로 상기 하드 마스크막 및 패드 절연막의 노출부분을 제거하여 패드 절연막 패턴 및 하드 마스크막 패턴이 순차적으로 적층된 트랜치용 식각 마스크막 패턴을 형성하는 단계;Forming an etching mask layer pattern for trenches in which the pad insulation layer pattern and the hard mask layer pattern are sequentially stacked by removing the exposed portions of the hard mask layer and the pad insulation layer by a second etching process using the mask layer pattern as an etching mask; ; 상기 마스크막 패턴을 제거하는 단계;Removing the mask layer pattern; 상기 트랜치용 식각 마스크막 패턴을 식각 마스크로 한 식각공정으로 상기 반도체 기판을 일정 깊이까지 제거하여 트랜치를 형성하는 단계;Forming a trench by removing the semiconductor substrate to a predetermined depth by an etching process using the trench etching mask pattern as an etching mask; 상기 트랜치에 절연막을 매립하는 단계;Embedding an insulating film in the trench; 상기 절연막에 대해 평탄화 공정을 수행하여 상기 질화막 패턴이 노출되도록 하는 단계; 및Performing a planarization process on the insulating film to expose the nitride film pattern; And 상기 하드 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And removing the hard mask layer pattern. 제 1항에 있어서,The method of claim 1, 상기 1차 식각공정은 습식식각을 사용하여 수행하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.The first etching process is a trench isolation method, characterized in that performed using wet etching. 제 1항에 있어서,The method of claim 1, 상기 2차 식각공정은 건식식각을 사용하여 수행하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.The second etching process is a trench isolation method, characterized in that performed using dry etching. 제 1항에 있어서,The method of claim 1, 상기 2차 식각공정은 상기 하드 마스크막 패턴의 측벽이 경사지도록 수행하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And etching the sidewalls of the hard mask layer pattern to incline the sidewalls of the hard mask layer pattern. 제 1항에 있어서,The method of claim 1, 상기 트랜치를 형성한 후에 상기 트랜치의 내벽에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And forming an oxide film on the inner wall of the trench after forming the trench. 제 1항에 있어서,The method of claim 1, 상기 트랜치를 매립하는 절연막을 형성한 후에 고온공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And forming a insulating film filling the trench, and then performing a high temperature process. 제 1항에 있어서,The method of claim 1, 상기 트랜치를 매립하는 절연막을 형성하는 단계는 화학적기상증착법을 사용하여 수행하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And forming an insulating layer filling the trench using a chemical vapor deposition method. 제 1항에 있어서,The method of claim 1, 상기 하드 마스크막은 질화막으로 형성하는 것을 특징으로 하는 트랜치 아이솔레이션 형성 방법.And forming the hard mask film as a nitride film.
KR1020040106128A 2004-12-15 2004-12-15 Method of fabricating trench isolation without void KR20060067373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106128A KR20060067373A (en) 2004-12-15 2004-12-15 Method of fabricating trench isolation without void

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106128A KR20060067373A (en) 2004-12-15 2004-12-15 Method of fabricating trench isolation without void

Publications (1)

Publication Number Publication Date
KR20060067373A true KR20060067373A (en) 2006-06-20

Family

ID=37161942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106128A KR20060067373A (en) 2004-12-15 2004-12-15 Method of fabricating trench isolation without void

Country Status (1)

Country Link
KR (1) KR20060067373A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864628B1 (en) * 2007-07-31 2008-10-22 주식회사 하이닉스반도체 Method for fabricating isolation in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864628B1 (en) * 2007-07-31 2008-10-22 주식회사 하이닉스반도체 Method for fabricating isolation in semiconductor device

Similar Documents

Publication Publication Date Title
US6277709B1 (en) Method of forming shallow trench isolation structure
KR19990084517A (en) How to form trench isolation
KR100590383B1 (en) Method of forming a field oxide layer in semiconductor device
US7795110B2 (en) Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same
JP2008277741A (en) Method for forming device isolation film in semiconductor device
KR100649872B1 (en) Method of fabricating the trench isolation layer in semiconductor device
US7867870B2 (en) Semiconductor device and method for forming device isolation film of semiconductor device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
US20050159007A1 (en) Manufacturing method of shallow trench isolation structure
KR20060067373A (en) Method of fabricating trench isolation without void
KR20070053842A (en) Method of fabricating the trench isolation for the semiconductor device
KR20070058122A (en) Method for forming isolation layer of semiconductor device
KR100653704B1 (en) Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby
KR100632034B1 (en) Method for fabricating a field oxide in a semiconductor device
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR100869853B1 (en) Method of fabricating trench isloation layer in the semiconductor device
KR100652288B1 (en) Method for fabricating a field oxide in a semiconductor device
KR100568028B1 (en) Structure And Method For Isolation Of Semiconductor Device
KR20050069427A (en) Method for fabricating shallow trench isolation
KR100661722B1 (en) Method of fabricating the trench isolation layer in semiconductor device
KR100712811B1 (en) Method of fabricating the trench for isolation in the semiconductor device
KR20080030285A (en) Method of manufacturing a semiconductor device
KR20100008966A (en) Method for fabricating semiconductor device
KR20090011246A (en) Method of manufacturing semiconductor device
KR20000041589A (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application