KR20060065556A - 잉크젯 기록 헤드용 기판 및 구동 제어 방법, 잉크젯 기록헤드, 잉크젯 기록 헤드 카트리지 및 잉크젯 기록 장치 - Google Patents

Abstract

잉크를 토출하기 위해 사용된 열 에너지를 발생하는 전기열 변환소자와 상기 전기열 변환소자를 구동하는 구동소자를 탑재한 잉크젯 기록 헤드용 기판은 제1 전압의 진폭 레벨의 입력신호에 근거하여 구동되어야 할 전기열 변환소자를 선택하는 선택 신호들을 제1 전압보다 큰 제2 전압의 진폭 레벨에서 출력하는 제1 회로부와, 제1 회로부로부터 선택신호들을 입력하여, 제2 전압의 하에서, 선택신호들에 근거하여 구동되어야 할 전기열 변환소자에 대응하는 구동소자를 제어하는 NOR 회로를 포함하는 제2 회로부와, 제1 및 제2 회로부들 간에 선택신호들을 전송하는 신호 선 군을 구비한다.

잉크젯, 기록 헤드, 전기열 변환소자

Description

잉크젯 기록 헤드용 기판 및 구동 제어 방법, 잉크젯 기록 헤드, 잉크젯 기록 헤드 카트리지 및 잉크젯 기록 장치{INKJET RECORDING HEAD SUBSTRATE AND DRIVE CONTROL METHOD, INKJET RECORDING HEAD, INKJET RECORDING HEAD CARTRIDGE AND INKJET RECORDING APPARATUS}

도 1은 잉크젯 기록 헤드용 기판의 회로 블록들과 잉크 공급구들을 개략적으로 도시한 도면이고,

도 2는 도 1에 나타낸 잉크 기록 헤드용 기판의 잉크 공급구 중 하나의 전기 신호의 흐름과 회로 블록들을 도시한 개략도이며,

도 3은 도 1의 구동 회로들(113)의 신호들의 흐름과 보다 상세히 회로 구성을 도시한 도면이고,

도 4는 일반적인 히터 구동 블록에서의 회로 구성 예를 도시한 도면이며,

도 5는 일반적인 잉크젯 기록 헤드용 반도체 기판의 세그먼트마다의 구동 회로를 도시한 도면이며,

도 6은 일반적인 레벨 변환 회로의 회로 구성 예를 도시한 도면이고,

도 7은 제1 실시예의 잉크젯 기록 헤드용 반도체 기판의 회로 블록도와 전기 신호의 흐름을 도시한 개략도이며,

도 8은 제1 실시예의 잉크젯 기록 헤드용 반도체 기판의 세그먼트마다의 구동 회로를 도시한 도면이고,

도 9는 제2 실시예의 잉크젯 기록 헤드용 반도체 기판의 회로 블록도와 전기 신호의 흐름을 도시한 개략도이며,

도 10은 제2 실시예의 잉크젯 기록 헤드용 반도체 기판의 블록 선택 회로를 도시한 도면이고,

도 11은 제1 실시예의 잉크젯 기록 헤드용 반도체 기판의 블록 선택 회로를 도시한 도면이며,

도 12는 제3 실시예의 잉크젯 기록 헤드용 기판의 전체 회로 구성 예를 도시한 도면이고,

도 13은 제3 실시예에 따른 히터 구동 블록의 구성을 도시한 도면이고,

도 14a 및 도 14b는 도 8 및 도 13에 도시한 기판의 레이아웃 구성 예를 도시한 도면이며,

도 15a 및 도 15b는 제1 실시예에 따른 기판의 레이아웃 구성 예를 도시한 도면이고,

도 16a 및 도 16b는 제2 실시예에 따른 기판의 레이아웃 구성 예를 도시한 도면이며,

도 17은 본 발명이 적용가능한 잉크젯 기록 장치의 개략도이고,

도 18은 잉크젯 카트리지 IJC의 상세 구성을 도시한 외부 사시도이며,

도 19는 3가지 색으로 잉크를 토출하는 기록 헤드 IJHC의 3차원 구조를 도시 한 사시도이고,

도 20은 도 17에 도시된 잉크젯 기록 장치의 기록 제어를 수행하는 제어 구성을 도시한 도면이며,

도 21은 횡방향의 2중 확산 구조의 MOS 트랜지스터의 단면도이다.

본 발명은 잉크젯 기록 헤드용 기판, 잉크젯 기록 헤드 및 그 기록 헤드를 사용하는 기록장치에 관한 것으로, 특히 잉크를 토출하는데 필요한 열 에너지를 발생하는 전기열 변환소자와 기록 헤드를 구동시키는 구동회로를 동일 기판 상에 형성한 잉크젯 기록 헤드 및 그 기록 헤드를 사용하는 기록장치에 관한 것이다.

일반적으로, 잉크젯 방법에 따른 기록장치 상에 탑재된 기록 헤드의 전기열 변환소자(히터)와 그 구동 회로는 예를 들면 미국특허 제6290334호에 개시된 바와 같이 반도체 프로세스 기술을 사용함으로써 동일 기판 상에 형성된다. 그 구동 회로뿐만 아니라 반도체 기판의 상태, 예를 들면 기판온도를 검출하는 디지털 회로 등이 동일한 기판 상에 형성되고, 또 잉크 공급구를 기판의 중앙 부근에 가지며, 그 잉크 공급부를 지난 대향 위치에 히터들을 갖는 기록 헤드의 구성을 제안한다.

도 1은 이러한 종류의 잉크젯 기록 헤드용 기판(헤드용 기판)의 회로블록과 잉크 공급구들을 개략적으로 도시한 도면이다. 도 1은 헤드용 기판의 반도체 기판 상에 잉크 공급구(111)를 6개 형성한 것을 나타낸다. 편의상, 도 1은 좌측에 있는 잉크 공급구(111)에 대응하는 회로 블록들만 도시하고, 다른 5개의 잉크 공급구(111)에 대응하는 회로 블록(115)의 도시는 생략한다. 도 1에 도시한 바와 같이, 잉크 공급구(111)를 지난 대향 위치에 히터들(110)이 어레이와 같이 배치된다. 히터(110)를 선택 구동하는 회로 블록(구동 회로(113))은 히터(110)에 대응하여 배치된다. 히터(110)와 구동 회로(113)에 전력과 신호를 공급하는 패드(102)는 반도체 기판(114)의 단부에 배치된다.

도 2는 도 1에 도시된 공급구 회로블록(115) 중 하나를 전기 신호의 흐름과 함께 더 상세히 도시한 도면이다. 도 2에 도시한 바와 같이, 회로블록(도 1의 구동회로(113))는 잉크 공급구(111)를 중심으로 대칭으로 배치된다. 회로 블록은 구동 회로 어레이(109), 구동 선택 회로 어레이(108), 소자 구동 신호 회로(104), 블록 선택 회로(105) 및 후에 설명되는 버스 선(106, 107)을 포함한다. 히터 어레이(110)는 잉크 공급구(111)를 건너서 설치되고, 다수의 히터를 구비한다. 구동 회로 어레이(109)는 히터 어레이(110)의 각 히터에 전류를 흐르게 하는 스위칭 소자를 갖는다. 구동 선택 회로 어레이(108)는 구동 회로를 제어한다. 소자 구동 신호 회로(시분할 선택 회로라고도 칭함)(104) 및 블록 선택 회로(105)는 구동 선택 회로 어레이(108)에 전달되는 신호를 발생한다. 입력 회로(103)는 패드(102)로부터 입력되는 신호를 처리한다.

이하, 잉크 공급구(111)를 중심으로 대칭하는 1개의 회로 블록 그룹에 있어서 각각의 회로 블록들의 기능과, 신호들의 흐름에 대해서 설명한다.

헤드용 기판(101)은 LSI 프로세스를 사용하여 회로 블록들과 잉크를 가열하는 히터들을 실리콘 기판 상에 형성한 것이다. 전원전압, 및 화상 데이터를 입출력하는 패드(102)로부터 입력되는 신호들은 입력회로(103)를 통해서 소자 구동 신호 회로(104)와 블록 선택 회로(105)에 전달된다. 소자 구동 신호 회로(104)와 블록 선택 회로(105)에 의해 적절하게 처리되는 신호들은 다수의 선으로 구성되는 버스 선(106 및 107)에 의해 히터 행(row) 방향으로 인도된다.

버스 선(106 및 107)로부터의 신호들은 구동 선택 회로 어레이(108)의 구성소자들인 구동 선택 회로들에 각각 접속된다. 구동 선택 회로들의 온 및 오프는 버스 선(106 및 107)으로부터의 신호들에 의해 결정된다. 잉크의 토출 동작을 수행하는 경우에, 소망의 구동 선택 회로를 온시키는 신호는 버스 선(106 및 107)에 인가되고, 구동 선택 회로로부터 구동 회로 어레이(109) 내의 대응하는 구동 회로를 온시키기 위해 신호가 출력된다. 온된 구동 회로는 히터 어레이(110) 내의 대응하는 히터에 전류를 전달한다. 이 전류에 의해 히터가 가열되어, 잉크의 발포(bubbling) 및 토출 동작이 수행된다.

도 3은 도 1의 구동 회로(113)(도 2의 구동 회로 어레이(109), 구동 선택 회로 어레이(108), 소자 구동 신호 회로(104), 블록 선택 회로(105) 및 버스 선(106, 107))의 보다 상세한 회로 구성과 신호의 흐름을 개략적으로 나타낸다. 도시된 예는 구동 회로 어레이(109)와 구동 선택 회로 어레이(108)가 8개의 히터 구동 블록(206)으로 구성된 상태를 나타낸다. 패드(102)에 인가되는 화상 데이터와 시분할 데이터를 포함하는 신호들은 입력회로(103)를 통해서 내부회로를 구성하는 블록 선택 회로(주로 시프트 레지스터로 구성됨)(105)와 소자 구동 신호 회로(주로 디코더로 구성됨)(104)에 입력된다. 도 3에 도시된 예에서, 입력된 시분할 데이터는 소자 구동 신호 회로(104)에 의해 시분할 선택 신호(소자 구동 신호라고도 칭함)로 변환된다. 시분할 선택 신호는 히터 구동 블록 1-8(206)의 각각에 공급된다. 블록 선택 회로(105)는 화상 데이터의 입력에 사용된 동기신호(클럭)와 동기화되는 화상 데이터 신호에 근거해 히터 구동 블록 1-8을 선택하는 블록 선택 신호를 발생한다. 블록 선택 신호에 의해 선택된 히터 구동 블록은 시분할 선택 신호에 따라 히터를 구동한다. 즉, 구동되어야 할 히터는 블록 선택 신호와 시분할 선택 신호의 AND에 의해 결정된다.

도 4는 히터 구동 블록(206)의 상세 구성을 나타낸다. 히터 구동 블록(206)은 어레이와 같이 배치된 히터(210)에 대응하여 배치된 히터 구동 MOS 트랜지스터(209), 레벨 변환 회로(205) 및 히터 선택 회로(204)를 포함한다. 여기서, 히터 구동 MOS 트랜지스터(209)는 히터(210)의 통전(energization)을 온 및 오프하는 스위치의 기능을 수행한다. 도 2의 구동 선택 회로 어레이(108)는 히터 선택 회로(204)와 레벨 변환 회로(205)에 대응한다. 구동 회로 어레이(109)는 히터 구동 MOS 트랜지스터(209)에 대응한다. 블록 선택 회로(105)로부터의 블록 선택 신호(202)와 소자 구동 신호 회로(104)로부터의 시분할 선택 신호(203)는 히터 선택 회로(204)의 AND 게이트에 입력된다. 따라서, 두 신호(202, 203)가 모두 액티브되는 경우에, AND 게이트의 출력이 액티브된다. AND 게이트의 출력신호는 레벨 변환 회로(205)에 의해 그 신호의 전압 진폭이 입력회로(103)에서 히터 선택 회로(204)까지의 구동 전압(제1 전원전압)보다 높은 전원전압(제2 전원전압)으로 레벨 변환된다. 레벨 변환된 신호는 히터 구동 MOS 트랜지스터(209)의 게이트에 인가된다. 게이트에 신호가 인가된 히터 구동 MOS 트랜지스터(209)에 접속된 히터(210)는 전류가 통전되어 구동된다. 히터 구동 MOS 트랜지스터(209)의 게이트에 인가된 전압을 증가시킬 목적으로 레벨 변환 회로(205)에 의해 제2 전원 전압이 레벨 변환되고, 그것에 의해 그것의 온 전항을 감소시켜 고효율로 히터에 전류를 흘린다.

도 5는 상기 언급된 구동 선택 회로 어레이(108)와 구동 회로 어레이(109)로부터 추출된, 히터 어레이(110) 내의 임의의 하나의 히터(210)에 대응하는 구동 선택 회로와 구동 회로를 도시한 회로도이다. 도 5는 도 4에 도시한 히터 선택 회로(204)와 레벨 변환 회로(205)의 상세 회로 구성을 나타낸다.

도 2에 도시한 소자 구동 신호 회로(104)와 블록 선택 회로(105)로부터의 출력신호를 전송하는 버스 선(106, 107)으로부터 구동 선택 회로로 신호가 전달된다. 참조번호 208a~208l는 구동 선택 회로(히터 선택 회로(204)와 레벨 변환 회로(205))를 구성하는 회로 소자들을 나타낸다. NAND 게이트(208a)(히터 선택 회로(204))의 입력단자는 버스 선(106, 107)에 접속되고, 대응하는 신호가 각 버스 선으로부터 입력된다. 인버터(208b)는 NAND 게이트(208a)로부터의 출력신호를 반전시킨 신호를 출력하고, 인버터(208c)는 그 반전신호를 더 반전한다. MOS 트랜지스터(208d~208i)는 신호들의 전압 진폭을 변환하는 레벨 변환기를 구성한다. MOS 트랜지스터(208j, 208k)는 레벨 변환기의 출력신호를 버퍼링하는 인버터를 구성한다. 또한, MOS 트랜지스터(208j, 208k)로 형성된 인버터의 출력이 로우 레벨(이후에는 Lo로 표기)를 하이 레벨(이후에는 Hi로 표시)로 변화할 때의 출력 임피던스를 증가시키기 위해 저항(208l)이 설치되어 있다.

MOS 트랜지스터(209)는 히터 회로의 온 및 오프를 제어하는 구동 회로를 형성한다. MOS 트랜지스터(209)에 의한 히터 전류의 온 및 오프에 의해 히터(210)에 의한 잉크 발포(foaming)를 위해 가열이 제어된다.

도 5에 도시한 회로의 동작을 설명한다. 도 2 및 도 3의 소자 구동 신호 회로(104)와 블록 선택 회로(105)로부터의 출력신호들은 버스 선(106, 107)에 의해 NAND 게이트(208a)에 입력된다. 여기서, NAND 게이트(208a)로의 두 입력이 모두 Hi가 될 때만 NAND 게이트(208a)의 출력은 Lo이 된다. 이후에는 Lo 신호가 NAND 게이트(208a)로부터 출력되는 경우의 동작을 설명한다. NAND 게이트(208a)로부터 출력된 Lo 신호는 인버터(208b)에 의해 반전되어 Hi가 된다. 또한 인버터(208b)의 출력으로서의 Hi 신호는 인버터(208c)에 입력되고 다시 반전되어, Lo 신호로서 출력된다. 버스 선(106, 107), NAND 게이트(208a), 인버터(208b 및 208c)의 전압 진폭은 VDD(제1 전원전압)인데, 그 전위는 외부에서 입력된 신호들과 같은 진폭을 갖는다.

인버터(208b 및 208c)로부터의 출력신호는 MOS 트랜지스터(208d~208i)를 포함하는 레벨 컨버터에 각각 입력된다. 여기서, NAND 게이트(208a)의 출력신호와 같은 Lo(0 V)의 전위는 MOS 트랜지스터(208d 및 208e)의 게이트에 인가되고, NAND 게이트의 출력의 반전신호인 Hi(VDD)의 전위는 208g 및 208h의 게이트에 인가된다.

VDD가 그것의 게이트에 인가되는 MOS 트랜지스터(208g)는 NMOS 트랜지스터이므로, 온 상태가 된다. 그 이유로 인해, NMOS 트랜지스터(208g)의 드레인 단자가 GND 전위에 로우 임피던스에서 접속된다. NMOS 트랜지스터(208g)의 드레인 단자가 PMOS 트랜지스터(208f)의 게이트에 접속된다. 그 이유로 인해, PMOS 트랜지스터(208f)의 게이트가 로우 임피던스에서 GND 전위에 접속되어, PMOS 트랜지스터(208f)가 온 상태가 된다. PMOS 트랜지스터(208f)에 직렬 접속된 PMOS 트랜지스터(208e)는 게이트에 0V가 인가되기 때문에 온 상태이다. 더 직렬 접속된 NMOS 트랜지스터(208d)는 게이트에 0V가 인가되기 때문에 오프 상태이다. PMOS 트랜지스터(208f, 208e)가 온이고 NMOS 트랜지스터(208d)가 오프이기 때문에, PMOS 트랜지스터(208e)의 드레인의 전위는 VDDM이다. 따라서, PMOS 트랜지스터(208e)와 NMOS 트랜지스터(208d)의 드레인과, PMOS 트랜지스터(208i)의 게이트가 접속되어 있는 노드의 전위는 레벨 변환 회로의 전원 전위인 VDDM(제2 전원전압)이 된다. 그 이유로, PMOS 트랜지스터(208i)가 오프 상태가 된다. 즉, PMOS 트랜지스터(208i)는 오프가 되고, NMOS 트랜지스터(208g)는 온이 된다. 그 이유로 인해, PMOS 트랜지스터(208g)와 NMOS 트랜지스터(208i)의 드레인 단자가 접속되고, PMOS 트랜지스터(208f)의 게이트에 접속된 노드의 전위가 0V로 고정된다. 이 노드의 전위가 레벨 변환기의 출력신호가 되어, NMOS 트랜지스터(208j)와 PMOS 트랜지스터(208k)로 구성된 인버터의 게이트에 입력된다.

따라서, NMOS 트랜지스터(208j)와 PMOS 트랜지스터(208k)로 구성된 인버터의 트랜지스터의 게이트에 0V가 인가되면, PMOS 트랜지스터(208k)가 온이 되고 NMOS 트랜지스터(208j)가 오프가 된다. 그 결과, 인버터는 VDDM 전위를 출력하여, VDDM이 히터의 온 및 오프를 제어하는 구동회로인 NMOS 트랜지스터(209)의 게이트에 인 가된다. VDDM이 게이트에 인가되는 NMOS 트랜지스터(209)는 온 상태가 되어, 히터 전원 전위 VH로부터 히터(210)를 통해서 히터 전류를 전달하다. 전류가 흐르는 히터는 잉크 발포 및 토출에 필요한 열을 발생한다.

따라서, 버스 선(106, 107)로부터 NAND 게이트(208a)에 접속된 두 신호가 모두 Hi가 될 때 히터 전류가 흐른다.

여기서, 저항(208l)은 히터 전류의 가파른 상승 에지를 억제하기 위해 설치된다. 즉, 히터 전류의 온 및 오프를 제어하는 NMOS 트랜지스터(209)의 게이트 전위가 히터 전류를 온시키기 위해 OV에서 VDDM으로 순간적으로 천이하는 경우에, 히터 전류도 순간적으로 흐른다. 이 전류의 변화가 전원의 노이즈가 되어, 오동작을 유발하는 경우가 있다. 저항(208l)은 오동작을 방지하기 위해 PMOS 트랜지스터(208k)와 NMOS 트랜지스터(209) 사이에 삽입되어 있다. NMOS 트랜지스터(209)의 게이트 전위의 가파른 상승 에지가 PMOS 트랜지스터(208k)의 온 저항, 저항(208l)의 직렬 저항 및 NMOS 트랜지스터(209)의 게이트 용량의 지연 효과(lagged effect)에 의해 억제되기 때문에, 히터 전류의 순간적인 흐름이 제거되어 오동작이 방지된다.

도 6은 도 5에 도시된 회로로부터 추출된 레벨 변환 회로(205)와 같은 부분을 나타낸다(저항(208l)은 생략). 도 6에 도시한 바와 같이, 레벨 변환 회로(205)는 제1 전원전압(VDD)에서 동작하는 회로부(205a)와 제2 전원전압(VDDM)에서 동작하는 회로부(205b)로 분리된다. 히터 선택 회로(204)로부터의 출력인 히터 선택 신호(221)는 제1 전원전압에서 동작하는 (PMOS 트랜지스터(230)와 NMOS 트랜지스터 (231)로 구성된) 인버터(208b)에 입력된다. 인버터(208b)는 히터 선택 신호(221)의 반전 논리 신호를 발생하여, 제2 전원전압에서 동작하는 NMOS 트랜지스터(208g)와 PMOS 트랜지스터(208h)의 게이트에 인가한다. 인버터(208b)의 반전 신호는 인버터(208c)에 입력되어 다시 반전된다. 인버터(208c)의 출력신호는 제2 전원전압에서 동작하는 NMOS 트랜지스터(208d)와 PMOS 트랜지스터(208e)의 게이트에 인가된다. 회로부(205b)는 이들 신호에 따른 제2 전원전압(VDDM)의 진폭으로 변환된 신호를 출력한다.

일반적으로 잉크젯 기록 헤드에 관해서는, 기록속도의 고속화 및/또는 기록의 고품위화를 위해 노즐의 다수화 및 고 밀도화가 촉진된다. 그러나, 상기에 언급된 바와 같이 히터로 열을 발생시켜서 잉크를 토출하는 열 잉크젯 프린터의 경우에는, 잉크 발포 및 토출에 필요한 에너지를 히터에 발생시키기 위해, 고 전원전압을 사용할 필요가 있다. 따라서, 히터의 구동 제어 회로에 대해서는, 트랜지스터들 등의 구성소자들이 고 전원전압에 대한 내압을 확보할 필요가 있다. 일반적으로 소자의 내압을 확보하기 위해 각 구성 소자의 사이즈가 증가하므로, 기판 상으로의 고밀도(배치가 작은) 회로 레이아웃이 어려워진다.

예를 들면, 도 5에 도시된 바와 같이 종래의 회로 형태는 소자 구동 신호 회로(104)로부터 버스 선(106)을 통해서 전송된 신호와, 블록 선택 회로(105)로부터 버스 선(107)을 통해서 전송된 블록 선택 신호의 AND를 취한다. AND를 취한 후에 신호들에 대한 진폭이 증가된다.

그러한 구성은 입력신호의 전압 신호인 제1 전원전압(VDD)에서 동작하는 회 로 블록과, 히터 전류를 제어하는 MOS 트랜지스터의 게이트에 인가되어야 할 보다 높은 제2 전원전압(VDDM)에서 동작하는 회로 블록을 필요로 한다. 즉, 헤드용 기판은 2종류의 전원전압, 즉 제1 및 제2 전원전압에 의해 제어 및 구동되며, 제1 전원전압의 신호 진폭은 레벨 변환 회로에 의해 제2 전원전압의 신호 진폭으로 변환되는 구성을 각 히터마다 가져야 한다. 이 이유로 인해, 도 6에 도시된 레벨 변환 회로는 각 히터 구동 MOS 트랜지스터에 설치된다. 그러나, 그러한 레벨 변환 회로는 다수의 트랜지스터들로 구성되므로, 각 히터마다 레벨 변환 회로를 가진 구성의 경우에 필요한 칩의 면적이 커지게 된다.

또한, 히터들의 각각은 레벨 변환 회로를 필요로 하기 때문에, 다수의 고 내압의 소자들을 배치할 필요가 있다. 이 이유로, 기판 상으로의 고밀도(회로의 배치피치가 작은) 소자 레이아웃이 어려워진다. 즉, 다수의 고 내압의 소자들의 존재로 인해 레이아웃 피치를 충분히 감소시킬 수 없어, 칩 사이즈가 증가하게 된다.

또한, 히터들의 각각은 레벨 변환 회로를 필요로 하기 때문에, 다수의 고 내압의 소자들을 배치할 필요가 있다. 이 이유로, 기판 상으로의 고밀도(회로의 배치피치가 작은) 소자 레이아웃이 어려워진다. 즉, 다수의 고 내압의 소자들의 존재로 인해 레이아웃 피치를 충분히 감소시킬 수 없어, 칩 사이즈가 증가하게 된다.

도 5의 고 내압의 소자들은 중간 전위인 VDDM에 접속된 레벨 컨버터 및 인버터(회로(205b))와, VH에 접속된 히터를 구동하는 트랜지스터(209)이다.

따라서, 상기 언급된 구성의 기록 헤드용 기판의 레이아웃 구성을 고려하는 경우, 각 세그먼트마다 인가된 레벨 변환 회로는 각 세그먼트의 길이를 증가시키 고, 칩 사이즈를 증가시킴으로써, 비용을 증가시키는 요인이 된다. 즉, 상기 언급된 레이아웃은 히터 어레이와 직교하는 방향으로 칩을 확장하므로, 칩이 현저하게 증가한다. 회로 소자들의 수의 증가는, 수율을 감소시키며, 회로 구성을 더 복잡하게 하여, 비용을 증가시키는 요인이 된다.

본 발명은 상기의 문제점을 해결하기 위해 이루어진 것으로, 각 세그먼트에 설치된 고 내압의 소자의 수를 줄이고, 선택 회로의 고밀도화를 달성하는 것을 목적으로 한다.

또한, 본 발명은 레벨 변환 회로의 규모를 줄여서 기판 사이즈의 증대를 억제하고, 기판 상에 형성된 소자의 수를 줄여서 수율을 향상시키고 회로 구성을 간소화하는 것을 목적으로 한다.

또한, 본 발명은 기판 사이즈의 축소화에 있어서, 오동작을 제거하고 안정적인 동작을 실현하는 것을 목적으로 한다.

본 발명의 실시예에 따른 목적을 달성하기 위한 잉크젯 기록 헤드용 기판은 다음의 구성을 갖는다. 즉,

잉크를 토출하기 위해 사용된 열 에너지를 발생하는 전기열 변환소자와 상기 전기열 변환소자를 구동하는 구동소자를 탑재한 잉크젯 기록 헤드용 기판으로서,

제1 전압의 진폭 레벨의 입력신호에 근거하여 구동되어야 할 상기 전기열 변환소자를 선택하는 선택 신호를 상기 제1 전압보다 높은 제2 전압의 진폭 레벨에서 출력하는 제1 회로부와,

상기 제1 회로부로부터 상기 선택신호를 입력하여 상기 제2 전압의 하에서 상기 선택신호들에 근거하여 구동되어야 할 상기 전기열 변환소자에 대응하는 상기 구동소자를 제어하는 NOR 회로를 포함하는 제2 회로부와,

상기 제1 및 제2 회로부들 간에 상기 선택신호를 전송하는 신호 선 군을 구비한다.

본 발명의 또 다른 실시예는 잉크젯 기록 헤드용 기판을 사용하는 잉크젯 기록 헤드의 구동 제어방법, 잉크젯 기록 헤드, 잉크젯 기록 헤드 카트리지, 및 잉크젯 기록장치를 제공한다.

본 발명의 다른 특징 및 이점들은 첨부도면과 함께 주어진 다음의 설명으로부터 명확해질 것이며, 같은 참조번호는 도면 전체에 걸쳐 같은 부분을 나타낸다.

본 명세서에 포함되며 그것의 일부분을 구성하는 첨부 도면은 본 발명의 실시예를 설명하며, 그 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.

본 명세서에 있어서, "기록(recording)"("프린트(print)"라고도 칭함)은 문자 및 도형 등의 의미 있는 정보를 형성하는 경우에 제한되지 않는다. 즉, 본 명세서에서의 "기록"은 의미 있는지 아닌지 그리고 사람이 가시적으로 감지하는 것이 명확한지 아닌지 기록 매체 상에 광범위하게 화상, 디자인, 및 패턴을 형성하거나, 그 매체를 가공하는 경우를 나타낸다.

"기록 매체"는 일반적인 기록 장치에 사용된 용지뿐만 아니라 천, 플라스틱필름, 금속판, 글래스, 세라믹, 목재 및 가죽 등, 광범위하게 잉크를 수용할 수 있는 것들을 나타낸다.

또한, "잉크"("액체"라고도 칭함)는 "기록(프린트)"의 정의와 같이 광범위하게 해석되어야 한다. 즉, 본 명세서에서의 "잉크"는 화상, 디자인, 및 패턴 등의 형성, 기록매체의 가공 혹은 잉크의 처리를 위해(예를 들면 기록매체에 주어진 잉크에서의 색 재료의 응고 혹은 불용화) 기록매체 상에 제공되는 액체를 나타낸다.

또한, 특히 주의된 것 이외에는, "노즐"은 총체적으로 토출구, 그것과 통신하는 액로, 및 잉크 토출을 위해 사용된 에너지를 발생시키는 소자라고 칭한다.

설명에 사용된 "소자 기판 상에"이라는 표현은 단순히 소사 기판 상의 일부를 나타내는 것이 아니라, 소자 기판의 표면과 그 표면에 가까운 소자 기판의 내측도 나타낸다. 본 명세서에 사용된 "내장(빌트-인(built-in))"은 기판 상에 분리 소자들의 배치를 단순히 나타내는 것이 아니라 반도체 회로 등의 제조 공정을 이용해 소자 기판 상에 일체로 소자들을 형성 및 제조하는 것을 나타내는 단어이다.

[제1 실시예]

먼저, 본 발명이 적용가능한 잉크젯 기록 장치의 예에 관해서 설명한다. 도 17은 본 발명의 대표적인 실시예로서 잉크젯 기록장치(1)의 구성의 개요를 도시한 외부 사시도이다.

도 17에 도시한 바와 같이, 잉크젯 기록 장치(이하, 기록장치라고 칭함)는 잉크젯 방법에 따라 잉크를 토출함으로써 기록을 수행하는 기록 헤드(3)를 기록 위치로 반송한다. 기록 헤드(3)로부터 기록 매체 P로 잉크를 토출하여 기록을 수행한다. 기록 헤드(3)의 기록 위치로의 반송은 기록 헤드(3)가 탑재된 캐리지(carriage; 2)를 화살표 A 방향으로 왕복 이동시키고, 기록 용지와 같은 기록 매체 P를 급송기(5)를 통해서 공급한다. 캐리지(2)는 캐리지 모터(M1)에 의해 발생된 구동력을 전달기구(4)에서 캐리지(2)로 반송함으로써 왕복 이동한다.

기록 헤드(2)를 양호한 상태로 유지하기 위해, 캐리지(2)는 회복장치(10)의 위치로 이동되어, 기록 헤드(3)의 토출 회수 처리를 간헐적으로 수행한다.

기록장치(1)는 기록 헤드(3)뿐만 아니라, 캐리지(2) 상에 탑재된 기록 헤드(3)에 공급되어야 할 잉크를 저장하는 잉크 카트리지(6)도 갖는다. 잉크 카트리지(6)는 캐리지(2)로부터 착탈 가능하다.

도 17에 도시된 기록장치(1)는 색 기록이 가능하므로, 카트리지(2)는 그 목적을 위해 마젠타(M), 시안(C), 옐로우(Y), 및 블랙(K)의 잉크를 저장하는 4개의 잉크 카트리지를 탑재하고 있다. 4개의 잉크 캐리지의 각각은 독립적으로 착탈 가능하다.

캐리지(2)와 기록 헤드(3)는 두 부재 모두의 접합면이 적절하게 접촉함으로써 필요한 전기 접속을 달성 및 유지할 수 있다. 기록 헤드(3)는 기록 신호에 따른 에너지를 인가하여, 다수의 토출구로부터 잉크를 선택적으로 토출하여 기록한다. 특히, 이 실시예의 기록 헤드(3)는 열 에너지를 사용하여 잉크를 토출하는 잉크젯 방법을 채택하므로, 기록 신호에 따른 대응하는 전기열 변환소자에 펄스 전압을 인가함으로써 대응하는 토출구로부터 잉크를 토출한다.

또한, 도 17에서, 참조번호 14는 기록 매체 P를 반송하기 위해 반송 모터(M2)에 의해 구동된 반송 롤러를 나타낸다.

상기 언급된 예는 기록 헤드와 잉크를 저장하는 잉크 카트리지가 분리가능한 구성을 갖는다. 그러나, 아래에 기술한 바와 같이, 기록 헤드와 잉크 카트리지가 일체로 된 헤드 카트리지를 캐리지(2) 위에 탑재하는 것도 가능하다.

도 18은 헤드 카트리지의 구성의 예를 도시한 외부 사시도이다. 도 17에서, 잉크 카트리지(6)와 기록 헤드(3)는 분리가능하다. 그러나, 잉크 카트리지와 기록 헤드를 일체화한 헤드 카트리지에도 본 발명의 잉크젯 기록 헤드용 기판을 적용하는 것이 가능하다.

도 18에 도시한 바와 같이, 잉크젯 카트리지 IJC는 블랙 잉크를 토출하는 카트리지(IJCK)와, 시안(C), 마젠타(M), 및 옐로우(Y)의 3색의 잉크를 토출하는 카트리지(IJCC)로 구성된다. 이들 2개의 카트리지는 서로 분리 가능하고 캐리지(2)로부터 각각 독립적으로 착탈 가능하다.

카트리지(IJCK)는 블랙 잉크를 저장하는 잉크 탱크(ITK)와, 블랙 잉크를 토출하여 기록을 수행하는 기록 헤드(IJHK)로 구성되고, 거기서 일체형의 구성을 갖는다. 마찬가지로, 카트리지(IJCC)는 시안(C), 마젠타(M), 및 옐로우(Y)의 3색의 칼라 잉크를 저장하는 잉크 탱크(ITC)와, 칼라 잉크를 토출하여 기록을 수행하는 기록 헤드(IJHC)로 구성되고, 거기서 일체형의 구성을 갖는다. 이 실시예에 따르 면, 카트리지는 잉크 탱크 내에 잉크를 충전한다.

또한, 도 18에 도시한 바와 같이, 블랙 잉크를 토출하는 노즐 열, 시안 잉크를 토출하는 노즐 열, 마젠타 잉크를 토출하는 노즐 열, 옐로우 잉크를 토출하는 노즐 열이 캐리지 이동 방향과 나란히 배치된다. 노즐의 배열 방향은 캐리지 이동 방향과 교차하는 방향이다.

다음에, 상기와 같이 구성된 기록 장치의 기록 헤드(3)에 사용된 헤드 기판에 관해서 설명한다. 도 19는 3색의 잉크를 토출하는 기록 헤드(IJHC)의 3차원 구조를 도시한 사시도이다.

도 19는 잉크 탱크(ITC)로부터 공급되는 잉크의 흐름을 도시한다. 기록 헤드(IJHC)는 시안(C) 잉크를 공급하는 잉크 채널(2C), 마젠타(M) 잉크를 공급하는 잉크 채널(2M), 및 옐로우(Y) 잉크를 공급하는 잉크 채널(2Y)을 갖는다. 또한 그것은 잉크 탱크(ITC)로부터의 각각의 잉크를 기판의 배면측으로부터 각각의 잉크 채널로 공급하는 공급로(미도시)를 갖는다.

잉크 채널을 통해서, 시안(C), 마젠타(M), 및 옐로우(Y) 잉크가 잉크 유로(1301C, 1301M, 1302Y)에 의해 기판 상에 설치된 전기열 변환소자(히터)(210)로 인도된다. 후에 설명되는 회로를 통해서 전기열 변환소자(히터)(210)가 통전되면, 전기열 변환소자(히터)(210) 상의 잉크가 가열되어 비등하게 된다. 그 결과, 잉크 방울(1900C, 1900M, 및 1900Y)은 발생된 기포에 의해 토출구(1302C, 1302M, 1302Y)로부터 토출된다.

도 19에서, 참조번호 301은 후에 자세히 설명되는 전기열 변환소자들과 그들 을 구동시키는 다양한 회로들, 메모리와 캐리지(HC)와의 전기 접점으로서의 다양한 패드 및 다양한 신호 선들이 형성된 헤드 기판을 나타낸다.

한 개의 전기열 변환소자(히터), 그것을 구동하는 MOS-FET, 및 전기열 변환소자들(히터들)은 총체적으로 기록 소자라고 칭하고, 다수의 기록 소자들은 일반적으로 기록 소자부라고 칭한다.

도 19는 칼라 잉크를 토출하는 기록 헤드(IJHC)의 3차원 구조를 도시한다. 또한, 블랙 잉크를 토출하는 기록 헤드(IJHC)는 동일한 구조를 갖는다. 그러나, 그 구조는 도 19에 도시된 구성의 1/3이다. 즉, 그 구조는 하나의 잉크 채널을 갖고, 헤드 기판의 크기는 대략 1/3정도이다.

다음에는, 잉크젯 기록 장치의 제어 구성에 관해서 설명한다. 도 20은 도 17에 도시된 기록 장치의 제어 구성을 도시한 블록도이다.

도 20에 도시한 바와 같이, 컨트롤러(60)는 MPU(60a), 후에 설명되는 제어 시퀀스에 대응하는 프로그램, 요구된 테이블 및 다른 고정된 데이터를 저장하는 ROM(60b), 캐리지 모터(M1)를 제어하고 반송 모터(M2)를 제어하며 기록 헤드(3)를 제어하는 제어신호들을 발생하는 ASIC(Application Specific Integrated Circuit), 화상 데이터 확장 영역과 프로그램 실행을 위한 작업 영역을 갖는 RAM(60d), MPU(60a), ASIC(60c), 및 RAM(60d)를 서로 접속시켜 데이터를 전달 및 수신하는 시스템 버스(60e), 및 아래에서 설명되는 센서 그룹으로부터의 아날로그 신호들을 입력받아 A/D 변환하여 디지털 신호들을 MPU(60a)로 공급하는 A/D 컨버터(60f)로 구성된다.

도 20에서, 참조번호 61a는 화상 데이터의 공급원으로서의 컴퓨터(혹은 화상을 판독하는 판독기 혹은 디지털 카메라)를 나타내고, 호스트 장치라고 칭한다. 인터페이스(I/F)(61b)를 통해서 화상 데이터, 코맨드, 스테이터스(status) 신호가 호스트 장치(61a)와 기록장치(1) 사이에 전송 및 수신된다.

또한, 참조번호 62는 전원 스위치(62a), 프린트의 개시를 지시하는 프린트 스위치(62b), 및 기록 헤드(3)의 잉크 토출 성능을 양호한 상태로 유지하기 위한 프로세스(회복처리)의 기동을 지시하는 회복 스위치(62c) 등의, 조작자(operator)에 의해 지령(order) 입력을 수신하는 스위치들로 구성된다. 참조번호 63은 홈 위치 h를 검출하는 포토 커플러(photo coupler) 등의 위치 센서(63a), 환경 온도를 검출하기 위해 기록 장치의 적정 위치에 설치된 온도 센서(63b)로 구성되어 장치 상태를 검출하는 센서 그룹을 나타낸다.

또한, 참조번호 64a는 화살표 A 방향으로 캐리지(2)를 왕복 주사를 수행시키는 캐리지 모터를 구동하는 캐리지 모터 드라이버를 나타내고, 64b는 기록매체 P를 반송하는 반송 모터(M2)를 구동하는 반송 모터 드라이버를 나타낸다.

기록 헤드(3)에 의한 기록 주사 시에, ASIC(60c)는 RAM(60d)의 저장 영역에 직접 액세스하면서 기록 헤드에 대하여 기록 소자(히터)의 구동 데이터(DATA)를 전송한다.

다음에, 상기와 같이 구성된 기록장치의 기록 헤드에 사용된 헤드용 기판(소자 기판)에 관해서 상세히 설명한다. 특히, 헤드용 기판(히터 보드) 상에 형성된 구동 회로의 구성을 중심으로 설명한다. 상기 설명한 바와 같이, 헤드용 기판에는 기록 헤드를 구성하는 기록 소자들에 대응하여 잉크 토출구(1302C, 1302M 및 1302Y), 및 잉크 토출구들과 통신하는 잉크 유로들(2C, 2M 및 2Y)을 형성하는 부재(미도시)가 설치된다. 기록 소자에 공급된 잉크를 기록 소자를 구동하여 가열시켜서, 막 비등에 의한 기포를 발생시켜 토출구로부터 잉크를 토출한다.

도 7은 제1 실시예에 따른 헤드용 기판(301)의 회로 구성과 전기 신호의 흐름을 개략적으로 도시한 회로 블록도이다. 도 7에서, 헤드용 기판(301)은 반도체 프로세스 기술에 의해 히터와 구동 회로가 일체로 내장된 기판으로, 상기 언급된 헤드용 기판(1705)과 동일하다. 도 7에 도시한 바와 같이, 이 기판(301)은 잉크 공급구(311)를 중심으로 대칭으로 위치된 회로 블록들을 갖는다. 이 회로 블록은 히터 어레이(310), 구동 회로 어레이(309), 구동 선택 회로 어레이(308), 소자 구동 신호 회로(304) 및 블록 선택 회로(305)를 포함한다. 히터 어레이(310)는 잉크 공급구(311)를 지나서 설치되고, 다수의 히터로 구성된다. 구동 회로 어레이(309)는 히터에 전류를 흘리는 구동회로들로 구성된다. 구동 선택 회로 어레이(308)는 구동 회로들을 제어하는 회로이다. 소자 구동 신호 회로(304)와 블록 선택 회로(305)는 구동 선택 회로 어레이(308)로 전달하는 신호를 발생한다. 입력회로(303)는 패드(302)로부터 입력된 신호들을 처리한다. 이들 회로 블록들은 잉크 공급구(311)에 대칭으로 배치되고, 그래서 공통 참조번호들이 대칭으로 배치된 블록들에 부여된다. 이하, 이들 블록의 기능과 신호 흐름에 관해서 설명한다.

헤드용 기판(301)은 실리콘 기판 상에 LSI 프로세스를 사용하여 회로 블록들 및 잉크를 가열하는 히터들이 형성된 것이다. 전원전압, 및 화상 데이터를 입출력 하는 패드(302)로부터 입력된 신호들은 입력회로(303)를 통해서 소자 구동 신호 회로(304)와 블록 선택 회로(305)로 전송된다. 블록 선택 회로(305)는 입력된 신호에 근거하여 구동되어야 할 블록을 선택하는 블록 선택 신호를 발생한다. 소자 구동 신호 회로(304)는 입력된 신호에 근거하여 화상 데이터에 따라 선택된 블록에서 각 히터를 구동하는 시분할 선택 신호를 발생한다. 시분할 선택 신호 및 블록 선택 신호는 레벨 변환 회로(312, 313)에 각각 공급된다. 레벨 변환 회로(312, 313)는 입력된 신호의 레벨을 입력된 신호 진폭보다 큰 전원전압 진폭의 신호로 변환시킨다. 레벨 변환 회로의 회로 구성 예는 도 6에 도시한 것과 같다. 레벨 변환 회로(312, 313)로부터 출력된 시분할 선택 신호 및 블록 선택 신호는 다수의 선으로 구성되는 버스 선(306, 307)에 의해 히터 정렬 방향으로 인도된다.

버스 선(306, 307)로부터의 시분할 선택 신호 및 블록 선택 신호는 구동 선택 회로 어레이(308)의 구성소자들인 구동 선택 회로에 각각 접속된다. 구동 선택 회로들의 온 및 오프는 버스 선(306, 307)으로부터의 신호들에 의해 결정된다. 잉크의 토출 동작을 수행할 때, 소망의 구동 선택 회로를 온시키는 버스 선의 신호가 인가되고, 그 신호는 구동 선택 회로로부터 출력되어, 대응하는 구동 회로를 온시킨다. 온되어 있는 구동 회로는 전류를 히터에 전달하므로, 히터가 통전에 의해 가열되어 잉크 발포 및 토출 동작이 수행된다.

도 8은 상기 언급된 구동 선택 회로 어레이(308)와 구동 회로 어레이(309)로부터 추출된 히터 어레이(310) 내의 임의의 히터에 대응하는 구동 회로와 구동 선택 회로를 도시한 회로도이다.

상술한 바와 같이, 소자 구동 신호 회로(304)와 블록 선택 회로(305)로부터의 출력신호들은 입력 신호 진폭인 VDD보다 높은 전압 VDDM의 신호 진폭을 갖도록 레벨 변환 회로(312, 313)에 의해 레벨 변환된다. 버스 선(306, 307)은 전압 VDDM의 신호 진폭을 갖는 신호들을 전달한다.

회로 소자들(408a~408d)은 각각 VDDM 전위에서 동작하는 고 내압의 소자들로, 구동 선택 회로 어레이(308) 내의 하나의 히터에 대응하는 구동 선택 회로(NOR 게이트)를 구성한다. NOR 게이트의 출력은 히터들의 온 및 오프를 제어하는 구동 회로인 NMOS 트랜지스터(409)의 게이트에 접속된다. 이 세그먼트는 다음의 흐름의 동작에 의해 온 된다.

먼저, 소자 구동 신호 회로(304)와 블록 선택 회로(305)로부터의 출력신호는 레벨 변환 회로(312, 313)에 의해 VDDM으로 레벨 변환된 출력 신호 진폭을 갖는다. 여기서, 소자 구동 신호 회로(304)와 블록 선택 회로(305)로부터의 출력신호들은 대응하는 소자들과 블록들을 선택하지 않는 경우에 Hi 레벨인 VDDM 전위를 버스 선에 출력하고, 그들을 선택하는 경우에는 Lo 레벨인 OV를 버스 선에 출력한다.

따라서, 미선택된 세그먼트의 경우에, 버스 선(306, 307)으로부터 NOR 게이트에 입력된 신호들 중 적어도 하나는 VDDM 전위이다. VDDM 전위가 NOR 게이트의 입력들 중 적어도 하나에 입력되므로, 그것의 출력 전위는 0V가 되고, 트랜지스터(409)는 온되지 않아, 어떠한 히터 전류도 흐르지 않는다. 버스 선(306, 307)로부터의 두 입력 신호 모두가 0V가 될 때는, NOR 게이트의 출력이 VDDM 전위가 된다. 그 결과, 트랜지스터(409)가 온-상태가 되고, 히터 전류는 히터(410)를 통해서 히 터 전원 전위 VH로부터 전달된다. 통전된 히터는 잉크 발포 및 토출에 필요한 열을 발생한다.

NOR 게이트로부터의 출력은 그것의 모든 입력 신호들이 0V가 되는 경우에만 Hi가 된다. 그 이유로 인해, NOR 게이트는 히터 전류 구동 NMOS 트랜지스터(409)를 단독으로 제어할 수 있다. NAND 게이트를 사용하는 경우에는, NAND 게이트로의 모든 입력 신호들이 Hi(VDDM)가 되는 경우에만 출력이 Lo가 된다. 이 이유로 인해, NAND 게이트에 의한 연산의 결과로 히터 전류 구동 NMOS 트랜지스터를 제어하기 위해서는, NOT 연산을 수행하는 인버터를 더 삽입할 필요가 있어, 세그먼트마다 소자의 수가 증가한다. 따라서, 그것은 고밀도로 선택회로를 배치할 때 장해가 될 수 있다.

즉, 2입력 NOR 게이트가 소자 구동 신호 회로(304)와 블록 선택 회로(305)로부터의 출력신호들 모두를 Lo 레벨로 가질 때, 2입력 NOR 회로(408)의 출력신호는 Hi 레벨이 되므로, 그 출력이 NMOS 트랜지스터(409)의 게이트에 직접 인가되어, NMOS 트랜지스터(409)를 온시킨다.

2입력 NOR을 2입력 NAND으로 대체하는 경우를 고려한다.

2입력 NAND를 통해서 소자 구동 신호 회로와 블록 선택 회로로부터의 신호들로 임의의 소자를 선택하는 경우에, Hi 신호들이 소자 구동 신호 회로와 블록 선택 회로로부터 NAND 회로로의 신호들로서 입력된다. 즉, 소자 구동 신호 회로와 블록 선택 회로로부터의 신호들이 먼저 Hi가 될 때 Lo가 NAND 회로의 출력신호로서 출력된다. 여기서, 소자 구동 신호 회로와 블록 선택 회로로부터의 신호들 중 하나 또 는 둘 모두가 Lo가 되는 경우에, NAND 회로의 출력 신호는 Hi가 되고, 관련 NAND 회로는 선택 상태에 있지 않는다.

이 경우에는, NAND 회로의 출력신호는 선택 상태에서 Lo이다. 출력신호가 히터 구동 NMOS 트랜지스터의 게이트에 직접 인가되어 선택 상태에서 Lo를 출력하더라도, 그것은 선택 상태에서 온되지 않을 수 있다. 이것을 선택 상태에서 온시키기 위해서는, NAND 회로와 히터 구동 NMOS 트랜지스터 사이에 NOT 회로(인버터)를 삽입할 필요가 있다.

따라서, NAND 회로에 Hi의 선택 신호를 입력하는 경우에, NAND 회로와 히터 구동 NMOS 트랜지스터 간에 NOT 회로를 삽입할 필요가 있다. NOR 회로에 Lo의 선택 신호를 입력하는 이 실시예에 따르면, 히터 구동 NMOS 트랜지스터에 직접 NOR 회로의 출력신호를 인가하여 히터 전류를 제어하는 것이 가능하다. 또한, NAND 회로 구성에 필요한 NOT 회로를 제거하는 것이 가능하여, 적은 수의 소자로 그 구성을 실현할 수 있다.

여기서, 히터 구동 NMOS 트랜지스터를 구동할 때, 그것의 구동전압으로서 인가된 전압이 높으면 높을수록 가능한 히터 전류가 더 커지게 된다. 따라서, 고 내압의 MOS 트랜지스터로 NOR 회로를 구성하는 것이 바람직하다. 즉, NMOS 트랜지스터에 관해서는, 히터 구동 NMOS 트랜지스터와 같은 구성의 트랜지스터를 사용하여 높은 전원전압을 제어하는 것이 바람직하다.

NMOS 트랜지스터(409)는 히터 전류 구동을 위해 사용되는데, 그 이유는 NMOS 트랜지스터가 일반적으로 홀보다 높은 이동도의 전자를 캐리어(carrier)로서 사용 하기 때문에, PMOS 트랜지스터보다도 같은 면적마다 그것의 온저항이 낮을 수 있기 때문이다. 즉, 히터의 구동 회로 상의 전자를 캐리어로서 하는 채널을 갖는 전계효과 트랜지스터를 사용함으로써 온 저항이 감소된다.

또한, 히터 구동용 트랜지스터는 히터로 잉크 토출에 필요한 열을 발생해야 하기 때문에 대전류를 제어한다. 많은 경우에 있어서, MOS 트랜지스터는 전원 MOS 트랜지스터의 구조를 취한다. 다양한 구조의 전원 MOS 트랜지스터가 있다. 그러나, 일반적인 대전류 제어용 전원 MOS 트랜지스터는 기판 전위가 소스 혹은 드레인인 이중 확산 구조의 MOS 트랜지스터(DMOS 트랜지스터)를 사용한다.

N-형 채널로 전류 제어를 수행하는 NMOS 트랜지스터의 경우에 관해 이중 확산 구조의 트랜지스터를 설명한다. 도 21은 측면 이중 확산 구조의 MOS 트랜지스터의 단면도를 나타낸다.

여기서, n-확산 층(2101)은 p-형 실리콘 기판(2100) 상에 형성된다. p-형 확산층(2102)은 n-확산층(2101)에서 p-형 실리콘 기판(2100)에 도달하는 깊이까지 더 확산되어 형성된다. 확산형된 2102 내과 게이트 전극(2105)을 지나 대향하는 위치에 n+층(2103, 2104)을 확산 및 형성한다.

여기서, 참조번호 2104는 드레인을 나타내고, 참조번호 2103은 소스 전극을 나타낸다.

포지티브 전위가 소스 전극과 드레인 전극 사이에 전압을 인가한 상태에서 게이트 전극(2105)에 인가되면, 채널이 형성되어, 전류가 참조번호 2106로 표시된 영역(채널 형성 영역 2106)에 흐른다.

이 구조의 트랜지스터는 채널이 형성된 p-형 확산층(2106)과 소스 전극 간의 대략 0의 전위 차로 구동되어야 한다.

그 이유는 n+층(2103)과 p-확산층(2102)이 비교적 높은 고 불순물 농도의 불순물 확산층이어서, p-n 접합의 역 내저항을 충분히 보증하는 것이 어렵기 때문이다.

같은 전위로서 소스와 기판 간의 내저항을 가진 DMOS 트랜지스터를 구동해야 한다.

이 DMOS 트랜지스터를 사용하여 선택 회로를 구성하는 경우에는, 도 8에 도시한 바와 같이 두 NMOS 트랜지스터 모두의 소스 전위를 기판 전위로서 설정하는 것이 NOR 회로의 경우에는 가능하다. 다른 한편으로, NAND 회로를 구성하기 위해서는, 출력 노드와 기판 전위 사이에 직렬로 2개의 NMOS 트랜지스터를 접속해야 하므로, 한 개의 NMOS의 소스 전위가 기판 전위로서 고정될 수 없다.

NMOS 트랜지스터(409)의 게이트를 구동하는 회로로서 NOR 회로를 사용함으로써 소자의 수를 감소시켜 레이아웃 면적을 줄이는 것이 가능해진다. 또한, 고 내저항의 DMOS로 NOR를 구성함으로써 기판 전위로서 소스 전위를 고정시키는 구성을 갖는 것도 가능하다.

또한, 도 8에 도시한 회로는 CMOS(Complementary MOS 트랜지스터)를 이용한 NOR 게이트로, PMOS 트랜지스터가 직렬로 접속된 구성을 포함한다. 즉, 도 8에 도시한 바와 같이, NOR 게이트는 PMOS 트랜지스터(408b)와 NMOS 트랜지스터(408a)를 가진 CMOS 구조와, PMOS 트랜지스터(408d)와 NMOS 트랜지스터(408c)를 가진 CMOS 구조로 형성된다. 그리고 PMOS 트랜지스터(408b)와 PMOS 트랜지스터(408d)는 직렬로 접속된다. 이 구성으로 인해, 도 5에서 설명한 저항(208l)의 기능, 즉 히터 전류의 가파른 상승 에지가 완화되는 효과를 획득하는 것이 가능하다. 즉, NOR 게이트를 구성하는 PMOS 트랜지스터가 전원 전위로부터 출력 노드에 직렬로 접속된다. 이 이유로 인해, Lo에서 Hi로 출력을 변경할 때의 온저항이 동일한 게이트 폭과 게이트 길이의 PMOS 및 NMOS 트랜지스터로 구성되는 인버터(도 5의 PMOS 트랜지스터(208k)와 NMOS 트랜지스터(208j)로 형성된 인버터)를 사용하는 경우보다 높을 수 있다. 히터 전류의 가파른 상승 에지는 직렬로 접속된 PMOS 트랜지스터(408b 및 408d)에 의한 온저항과 히터 구동 트랜지스터(409)의 게이트 용량의 시상수에 의해 완화되어, 노이즈에 의한 오동작이 억제된다. 즉, 도 5에서, 전류의 가파른 상승 에지를 완화시킬 목적으로 배치된 저항(208l)을 제거하거나, 저항(208l)을 작은 소자 영역을 갖는 저저항 소자로 교체하여 구동 제어 회로를 고밀도로 배치하는 것이 가능하다.

상술한 바와 같이, 제1 실시예에 따르면, 각 세그먼트 상에 위치된 고 내저항의 소자의 수를 감소시켜 칩 사이즈의 증가없이 고밀도로 헤드용 기판(301)에 필요한 회로들을 배치하는 것이 가능하다. 또한, 고밀도로 배치된 히터 선택 회로들에 대응하여 히터들을 배치함으로써 고밀도 히터 배치를 달성하는 것도 가능하다. 즉, 칩 사이즈의 증가 없이 고밀도로 배치된 히터들을 선택적으로 구동시킬 수 있는 회로 구성을 제공하는 것이 가능하다.

[제2 실시예]

제1 실시예에 따르면, 레벨 변환 회로(312, 313)는 소자 구동 신호 회로(304)와 블록 선택 회로(305)의 출력들에 각각 접속된다. 제2 실시예에서는, 레벨 변환 회로들을 소자 구동 신호 회로와 블록 선택 회로의 입력측에 접속하는 구성을 설명한다.

도 9는 회로 구성 예와 제2 실시예에 따른 헤드용 기판(301')의 전기 신호의 흐름을 개략적으로 도시한 회로 블록도이다. 도 9에 도시한 회로 블록은 제1 실시예와 같이 잉크 공급구(311)를 중심으로 대칭으로 배치된다. 이 회로 블록을 구성하는 소자들은 잉크 공급구(311)를 지나 다수의 히터들로 구성되는 히터 어레이(310), 히터들을 통전시키는 구동 회로 어레이(309), 구동회로를 제어하는 구동 선택 회로 어레이(308), 신호들을 발생시켜 구동 선택 회로 어레이에 전달하는 소자 구동 신호 회로(504)와 블록 선택 회로(505), 및 패드(302)로부터 입력된 신호들을 처리하는 입력회로(303)이다.

입력 신호로서 동일한 전압 진폭의 제1 전원전압 진폭을 보다 높은 제2 전원전압 진폭으로 변환하는 레벨 변환 회로의 삽입 위치에 관해서는 제2 실시예가 제1 실시예와 다르다. 제2 실시예에 따르면, 레벨 변환 회로(512, 513)는 입력 회로(303)의 출력측에 접속되고, 소자 구동 신호 회로(504)와 블록 선택 회로(505)는 레벨 변환 회로(512 및 513)의 다음 단에 접속된다. 제1 실시예에 따르면, 소자 구동 신호 회로(304)와 블록 선택 회로(305)는 제1 전원전압(VDD)에서 동작하고, 레벨 변환 회로(312 및 313)는 이들 회로들로부터의 출력신호들에 관한 신호 진폭을 제2 전원전압(VDDM)으로 변환하기 위해 삽입된다. 제2 실시예에 따르면, 레벨 변환 회로(512 및 513)는 입력회로(303)로부터의 출력신호들에 관한 신호 진폭을 제2 전원전압(VDDM)으로 변환하기 위해 삽입되고, 소자 구동 신호 회로(504)와 블록 선택 회로(505)는 제2 전원전압(VDDM)에서 동작한다.

그러한 제2 실시예의 구성을 채택함으로써 예를 들면 블록 선택 회로가 입력 신호들을 확장하는 디코더인 경우에 레이아웃 면적이 커지는 레벨 변환 회로의 규모(scale)를 억제하는 것이 가능하다. 예를 들면, 선택 회로가 4비트 입력 신호들로부터의 16개의 신호 선들 중 하나를 선택하여 그 신호를 출력하는 디코더를 갖는 경우에 대해서 고려한다. 도 10은 제2 실시예의 레벨 변환 회로(513)와 블록 선택 회로(505)의 회로 구성을 나타낸다. 도 11은 제1 실시예의 레벨 변환 회로(313)와 블록 선택 회로(305)의 회로 구성을 나타낸다.

4비트 입력 신호들을 이용해 16개의 버스 선들 중에서 임의의 선을 선택하기 위해서는, 4개의 입력 신호들의 Hi/Lo 로직들이 서로 달라지도록 4개의 입력신호들의 Hi/Lo 로직들을 16개의 4입력 AND 게이트에 접속시킬 필요가 있다. 제2 실시예의 디코더는 4비트 입력 신호들을 입력 회로(601)의 출력으로부터 4개의 레벨 변환 회로(513a~513d)에 접속시킨다. 그 출력과 인버터(603a~603d)에 의해 그들의 로직들이 반전된 신호들은 16개의 AND 게이트(604a~604p)에 접속되어 그들이 서로 다르게 된다. 여기서, 레벨 변환 회로(513a~513d)의 출력전압은 입력신호의 전원전압인 제1 전원전압보다 높은 제2 전원전압이다. 이 이유로 인해, 인버터(603a~603d)와 AND 게이트(604a~604p)는 제2 전원전압에서 동작한다. 그러한 구성으로 인해, 4개의 레벨 변환 회로가 배치되어 있다.

편의상, 도 10은 AND 게이트(604a~604p)를 사용하는 회로도이다. 그러나, 이전에 설명한 바와 같이, 네가티브 로직을 입력받는 NOR 게이트로 도 10의 AND 게이트(604a~604p)를 구성하는 것이 바람직하다.

다른 한편으로, 도 11에 도시한 제1 실시예의 구성은 제1 전원전압에서 블록 선택 회로(305)에 의존하여 동작한다. 그 이유로 인해, 블록 선택 회로(305)의 출력들로서 16개의 버스 선의 각각에, 즉 16개의 AND 게이트(704a~704p)의 각 출력에 레벨 변환 회로(313a~313p)를 제공할 필요가 있다. 상술한 제2 실시예에 따르면, 레벨 변환 회로의 수를 도 11에 도시한 제1 실시예의 1/4로 감소시켜 소자의 수를 줄이는 것이 상기와 같이 가능하다.

또한, 네가티브 로직을 입력받는 NOR 게이트로 도 11의 AND 게이트를 구현하거나 포지티브 로직을 입력받는 NAND 게이트에 인버터를 부가하여 그들을 구현하는 것도 가능하다.

레벨 변환 회로(512, 513)가 소자 구동 신호 회로(504)와 블록 선택 회로(505)에 대해서는 전단에 배치되므로, 소자 구동 신호 회로(504)와 블록 선택 회로(505)를 구성하는 소자들이 고 내압을 갖는데 필요하게 되어, 소자 면적이 커진다. 따라서, 레벨 변환 회로(512, 513)가 회로(504, 505)에 대해서 전단 혹은 후단에 배치되어야 하는가에 관해서는, 레벨 변환 회로들에 필요한 소자의 수의 감소에 의한 회로 면적의 감소와 회로(504, 505)의 내압을 보다 크게 하는 경우의 회로 면적의 증가 간의 균형을 고려하여 결정해야 한다.

예를 들면, 소자 구동 신호 회로(504)의 입력 및 출력 신호 선의 수가 변경 되지 않은 채로 존재하면, 레벨 변환 회로(512)를 소자 구동 신호 회로(504)의 다음 단에 배치하는 것이 유리하다. 그 이유는 소자 구동 신호 회로(504)가 보다 고밀도의 구현에 있어서 유리한 저 내압의 소자로 구성될 수 있기 때문이다. 따라서, 그러한 경우에, 블록 선택 회로(505)는 레벨 변환 회로들을 전단에 설치해야 하고, 소자 구동 신호 회로(504)는 레벨 변환 회로들을 다음 단에 설치해야 한다. 물론, 회로들 중 하나(예를 들면 블록 선택 회로)에 대해서는 전단에 레벨 변환 회로를 설치하고, 다른 회로(예를 들면 소자 구동 신호 회로)에 대해서는 다음 단에 그들을 설치하는 것도 가능하다.

상술한 바와 같이, 제2 실시예에 따르면, 제1 실시예의 효과뿐만 아니라 블록 선택 회로와 소자 구동 신호 회로와 관련된 회로 면적을 더 감소키는 것이 가능하다.

[제3 실시예]

도 12는 잉크젯 기록 헤드용 기판(이하, 헤드용 기판(301))을 설명하는 회로 블록도와 제3 실시예에 따른 전기 신호들의 흐름을 개략적으로 도시한 도면이다. 헤드용 기판(301)은 제1 실시예(도 7)에 도시한 것이다. 도 12는 회로 블록들의 기능과, 도 7의 잉크 공급구(111)를 중심으로 대칭으로 배치된 하나의 회로 블록 그룹에 관한 신호들의 흐름을 나타낸다. 헤드용 기판(301)은 도 19의 상기 언급된 헤드용 기판(301)에 대응한다. 잉크 공급구, 히터 어레이, 및 구동 회로들과 같은 회로 블록들의 배치는 제1 실시예(도 7)에 도시한 구성과 동일하므로, 그것의 설명은 생략한다.

도 12에서, 패드(302)에 인가되어야 할 화상 데이터를 포함하는 신호는 입력 회로(303)를 통해서 내부 회로를 구성하는 블록 선택 회로(305)에 접속된다. 블록 선택 회로(305)의 출력 신호의 일부는 소자 구동 신호 회로(304)에 공급된다. 소자 구동 신호 회로(304)의 출력 신호는 시분할 선택 신호로서 레벨 변환 회로(312)를 통해서 다수의 히터 구동 블록(331)에 공급된다.

블록 선택 회로(304)에는 화상 데이터를 입력하기 위해 사용된 동기 신호(클럭)와 동기화하는 화상 데이터 신호가 입력된다. 블록 선택 회로(304)는 화상 데이터 신호에 근거하여 히터 구동 블록 1-8(331)을 선택하는 블록 선택 신호를 발생한다. 블록 선택 회로(304)에 의해 발생된 블록 선택 신호는 레벨 변환 회로(313)를 통해서 히터 구동 블록(331)에 공급된다. 히터 구동 블록(331)의 각각이 유효한지 아닌지는 블록 선택 신호에 의해 결정된다. 블록 선택 신호에 의해 선택된 (유효하다고 결정된) 히터 구동 블록은 소자 구동 신호 회로(402)로부터의 시분할 선택 신호에 따라 히터를 구동한다. 즉, 구동되어야 할 히터는 블록 선택 신호와 시분할 선택 신호의 AND 로직에 의해 결정된다.

상술한 바와 같이, 이 실시예에 따르면, 블록 선택 회로(305)와 소자 구동 신호 회로(304)로부터 출력된 블록 선택 신호와 시분할 선택 신호는 레벨 변환 회로(313 및 312)에 의해 레벨 변환되고(제1 전원전압에서 제2 전원전압으로 변환되고), 그 후에, 이 신호들은 히터 구동 블록(331)으로 전송된다. 입력 신호 진폭과 동일한 전위인 제1 전원전압에서 구동된 회로는 직사각형 321로 둘러싸인 회로 블록이다. 레벨 변환된 제1 전원전압보다 높은 제2 전원전압에서 구동된 회로는 직사 각형 322로 둘러싸인 회로 블록이다. 레벨 변환 회로(313 및 312)는 도 6의 상술한 레벨 변환 회로(회로부 205a 및 205b)와 동일한 회로 구성을 갖는다.

회로부(305a)(블록 선택 회로(305) 및 레벨 변환 회로(313))와 회로부(304a)(소자 구동 신호 회로(304) 및 레벨 변환 회로(312)) 모두는 마지막 단에 레벨 변환 회로들을 설치한다. 그러나, 제2 실시예에서 설명한 바와 같이, 그들도 전단에 레벨 변환 회로를 설치한 구성을 가질 수도 있다.

이 실시예에 따른 헤드용 기판(301)은 블록 선택 회로(305) 혹은 소자 구동 신호 회로(304)의 출력 직후에 레벨 변환 회로(313 및 312)를 제공함으로써 레벨 변환을 수행한다. 즉, 이 실시예의 구성을 취함으로써 각 히터에 대하여 레벨 변환 회로를 배치하는 것이 불필요해지고, 도 3에 도시한 일반적인 회로 구성은 도 4에 도시한 바와 같이 히터 구동 블록(206)의 각각에 제공되어야 할 레벨 변환 회로(205)(도 6)를 필요로 한다. 따라서, 제1 및 제2 실시예와 같이, 회로들의 고밀도화 및 레이아웃 면적의 감소의 효과를 획득하는 것이 가능하다.

도 11에 도시한 회로 블록을 도 13을 사용하여 상보적으로 설명한다. 블록 선택 회로(305)와 소자 구동 신호 회로(304)의 출력 신호들은 레벨 변환 회로(312 및 313)에 의해 제1 전원전압에서 제2 전원전압으로 레벨 변환되어, 히터 구동 블록(331)에 입력된다. 제1 실시예와 같이, 히터 구동 블록(331)은 히터 구동 MOS 트랜지스터(409)와 그 내부에 배치된 각 히터(410)에 대응하여 히터 구동 MOS 트랜지스터(409)를 선택적으로 구동시키는 2입력 NOR(408)를 갖는다. 여기에 도시한 예에서는, 블록 선택 회로(305)와 소자 구동 신호 회로(304)로부터 2입력 NOR(408)로의 두 입력신호 모두가 논리적으로 로우 레벨(이하, Lo)이 될 때 2입력 NOR(408)의 출력이 논리적으로 하이 레벨(이하, Hi)이 된다. 히터 구동 MOS 트랜지스터는 NMOS이므로, 2입력 NOR(408)의 출력이 Hi가 될 때, 온 상태가 된다. 따라서, 2입력 NOR(408)의 출력이 Hi일 때, 히터 구동 MOS 트랜지스터(409)가 그것의 게이트에 제2 전원전압을 인가함으로써 온 상태가 되어, 전류가 히터(410)를 통해서 흐른다.

이들 예에서 전원전압의 값의 예에 관해서는, 제1 전원전압이 3V~5V 정도이고, 제2 전원전압이 10V~30V 정도이다. 제3 실시예에 따르면, 2입력 NOR(408)을 사용한다. 따라서, 인버터는 레벨 변환 회로(312 및 313)의 출력 단에서 도 6에 도시한 회로에 부가되고, 신호 출력들(블록 선택 신호와 시분할 구동 선택 신호)은 반전된다(도 13 참조).

상술한 2입력 NOR(408)의 상세한 회로 구성 예는 도 8에 도시한 바와 같다. 상술한 바와 같이, 2입력 NOR(408)는 레벨 변환 후에 입력으로서 블록 선택 신호와 시분할 선택 신호를 갖는다. 회로 소자들(408a~408d)은 각각 제2 전원전압의 전위(VDDM)에서 동작하는 고 내압의 소자들로, 하나의 히터에 대응하는 구동 선택 회로(NOR 게이트)를 구성한다. NOR 게이트(408)의 출력은 히터의 온 및 오프를 제어하는 구동 회로인 NMOS 트랜지스터(409)의 게이트에 접속된다. 이 세그먼트를 온시키는 동작은 제1 실시예에서 도 8을 참조하여 설명한 것과 같다.

제3 실시예에 따른 헤드용 기판의 회로에 있어서는, 2종류의 전원전압, 즉 입력신호의 전압 진폭인 제1 전원전압과 제1 실시예와 같이 히터 전류를 제어하는 MOS 트랜지스터의 게이트에 인가되어야 할 보다 높은 제2 전원전압에 의해 구동이 제어된다. 제1 전원전압의 구동 회로의 출력 신호는 레벨 변환 회로에 의해 제2 전원전압의 신호 진폭으로 변환된다. 상술한 바와 같이 (히터 구동 블록의 전단에서)블록 선택 회로(305)와 소자 구동 신호 회로(304) 직후에 레벨 변환을 수행하는 구성에 있어서는, 레벨 변환 회로가 블록 신호 선과 데이터 신호 선의 각각에 위치되어야 한다. 그 이유로 인해, 종래의 구성에서와 같이 각 비트에 대하여 레벨 변환 회로를 배치할 필요가 없다. 따라서, 도 3 및 도 4에 도시한 회로 구성과 비교하여, 회로들의 고밀도화 및 레이아웃 면적의 감소의 효과를 획득하는 것이 가능하다.

다른 한편으로, 레벨 변환 후에 고 전압 진폭의 로직 신호를 기판의 히터 어레이 정렬 방향으로 안내하여 각 비트에 대한 레벨 변환을 수행한 신호를 전송하는 것이 필요하게 된다. 즉, 고 전압 진폭의 로직 신호를 운반하는 다수의 신호 선들이 히터 어레이를 따라 경로 선택된다. 최근 프린터들에 관해서는, 노즐의 수가 감소되고, 프린트 폭이 확장되어, 고속 및 고 품질 기록을 달성한다. 정렬 반향으로 히터 어레이의 길이가 히터 어레이의 비트의 수의 증가와 관련하여 확장되는 경향이 있다. 그것과 관련하여, 시프트 레지스터 혹은 디코더 직후에 레벨 변환을 수행하는 구성에 있어서는 레벨 변환 후에 고 전압 진폭의 로직 신호를 기판의 히터 어레이 정렬 방향으로 인도하는 선 길이를 연장하는 경향이 있다.

상술한 바와 같이 히터 어레이를 따라 10V~30V 정도의 고 전원전압 진폭의 신호 선을 경로 선택하는 경우에는, 게이트에 배선된 기생 MOS 트랜지스터인 필드 MOS 트랜지스터의 채널의 반전이 있을 수도 있어, 회로의 오동작이 발생할 가능성 이 있다. 따라서, 그러한 오동작에 대비한 대책을 취하는 것이 바람직하다.

그러한 오동작이 발생하는 경우는 기생 MOS 트랜지스터가 기판의 서로 다른 전위 층인 n-형 기판(n-웰) 영역과 p-형 기판(p-웰) 영역 사이의 경계 부분에서 온상태가 되는 경우이다. 이 경우에, 전기적으로 분리된 n-웰 및 p-웰이 도통 상태에 놓여 있어 오동작을 일으킨다. 본래의 환경 하에서는, 기생 MOS 트랜지스터를 온시키는 배선이 종종 다수의 배선 층 중에서 기판에 가장 가까운 층의 배선층이다. 기판으로부터 더 먼 상부층에 형성된 배선 층은 층간막에 의해 특정 거리를 유지하므로, 기생 MOS 트랜지스터를 온시키는 것이 어렵다.

그 이유로 인해, n-웰과 p-웰 간의 경계에서, 기판에 가까운 배선층에서 횡단(crossing)을 제거하고 보다 높은 배선층으로 스위칭 후에 그 횡단을 수행하는 것이 바람직하다. 그러나, 이 배선 스위칭부는 그 목적을 위해 레이아웃 면적을 보장해야 하므로, 칩 사이즈를 증가시킨다. 또한, 배선층을 스위칭하는 콘택도 형성해야 하므로, 콘택 저항이 추가되어 신호 전달의 지연 가능이 발생하게 된다.

도 14a 및 도 14b는 도 8에 도시된 회로를 구현하기 위한 기판의 레이아웃 예를 도시한 도면이다. 도 14a 및 도 14b는 PMOS 소자들을 형성하는 n-웰 영역(710)이 p-형 기판 상에 형성되고, 기생 MOS 트랜지스터에 의한 오동작이 n-웰(710)과 p-웰(709) 사이의 경계에서 상부층의 배선층으로 스위칭함으로써 방지되는 구성을 도시한다. 도 14a는 레이아웃의 최상면도를 나타내고, 도 14b는 레이아웃 최상면도에서 A-A'의 단면도를 나타낸다.

이 레이아웃은 도 8 및 도 13에 도시한 히터 구동 블록 내의 임의의 2입력 NOR(408)와, 2입력 NOR(408)로의 입력 신호 선들을 추출하여 도시한 것이다. 여기서, 신호 선(707)에서는, 레벨 변환 회로(313 및 312)에 의해 블록 선택 회로(305)와 소자 구동 신호 회로(304)로부터의 출력신호들을 제2 전원전압의 진폭으로 레벨 변환함으로써 얻어지는 신호들을 전송한다.

상술한 바와 같이, 이 실시예는 p-형 기판 상에 CMOS 트랜지스터가 형성된 예이다. 따라서, n-웰 영역(710)을 형성하여 PMOS 트랜지스터를 형성한다. 참조번호 701은 NMOS 트랜지스터(도 8의 408a 및 408c)의 게이트를 나타내고, 참조번호 702는 PMOS 트랜지스터(도 8의 408b 및 408d)의 게이트를 나타내는데, 이들은 폴리실리콘 층(704)으로 형성된다. MOS 트랜지스터들의 게이트들은 폴리실리콘 층(704)이 소자 형성 영역(711)을 지나는 영역에 형성된다. 도 14a 및 도 14b에 있어서, MOS 트랜지스터들의 소스 및 드레인 영역은 그 도면을 간략화할 목적으로 도시되어 있지 않다. 선 A1과 소스 및 드레인 간의 접속은 확산 층 콘택(712)을 통해서 이루어진다.

신호 선(707)에서 2입력 NOR(408)의 게이트로 입력신호를 인가하기 위해서는, 폴리실리콘 층과 전원 선(706)을 교차시켜야 한다. 여기서, 전원 선(706)과 신호 선(707) 사이에는 n-웰 영역과 p-웰 영역의 웰 경계선(713)이 있다. 이 이유로 인해, 웰 경계선(713)이 폴리실리콘 층에서 교차되면, 게이트가 폴리실리콘 층인 기생 MOS 트랜지스터를 온시킬 수도 있어 비정상 전류를 흘려서 오동작을 일으킬 가능성이 있다. 따라서, 그 구성과 같이, 폴리실리콘 층보다 기판으로부터 더 멀리 떨어져 있는 Al 배선층(705)으로 스위칭함으로써 웰 경계선(713)이 교차된다. 이 스위칭부에 있어서는, 폴리실리콘 층과 Al 배선층 사이의 콘택 형성 영역이 필요하므로, 소정의 레이아웃 면적이 점유된다.

제3 실시예에 있어서는, 설치된 스위칭부의 수를 감소시킴으로써 칩 사이즈를 더 감소시키는 헤드용 기판에 관해 설명한다.

도 15a 및 도 15b는 이 실시예에 따른 오동작 방지 방법을 설명했던 기판의 레이아웃 예를 도시한 도면이다. 도 15a는 레이아웃의 최상면도를 나타내고, 도 15b는 레이아웃 최상면도에서 A-A'의 단면도를 나타낸다. 이 실시예는 CMOS 트랜지스터들이 p-형 기판 상에 형성되고, 10V~30V 정도의 고 전원전압에서 동작하는 2입력 NOR(408)이 히터(410)를 선택적으로 구동시키기 위해 사용되는 예를 도시한다. 더 설명하면, 도 15a 및 도 15b에 도시한 레이아웃은 히터 어레이의 히터 정렬 방향으로 연장되는 신호 선(807)으로 출력된 신호들을 히터들에 대응하여 배치된 2입력 NOR(408)로 입력하는 부분의 레이아웃을 나타낸다. 신호 선(807)은 신호들을 인가받는데, 이 신호들은 블록 선택 회로(305)와 소자 구동 신호 회로(304)로부터 출력된 로직 신호들의 진폭 레벨을 레벨 변환 회로(313 및 312)에 의해 입력 신호들의 진폭 레벨보다 높은 제2 전원전압으로 레벨 변환함으로써 얻어진 신호들이다.

도 15a 및 도 15b의 2입력 NOR(408)은 히터들에 대응하여 히터 정렬 방향으로 어레이와 같이 배치된 것들 중에서 추출된 것이다. 참조번호 801은 NMOS 트랜지스터(도 8의 408a 및 408c)의 게이트를 나타내고, 참조번호 802는 PMOS 트랜지스터(도 8의 408b 및 408d)의 게이트를 나타내는데, 이들은 폴리 실리콘 층(804)으로 형성된다. MOS 트랜지스터들의 게이트들은 폴리실리콘 층(804)이 소자 형성 영역 (811)을 지나는 영역에 형성된다. 도 15a 및 도 15b에 있어서, MOS 트랜지스터들의 소스 및 드레인 영역은 도면을 간략화할 목적으로 도시되어 있지 않다. 선 A1과 소스 및 드레인 간의 접속은 확산 층 콘택(812)을 통해서 이루어진다.

NMOS 트랜지스터들과 PMOS 트랜지스터들의 게이트에 인가된 신호들은 신호 선(807)으로부터 인가된다. 신호 선(807)은 히터 정렬 방향을 따라 경로 선택된 다중 선이다. 히터 정렬 방향으로 어레이와 같이 배치된 2입력 NOR(408)은 다수의 신호 선들 주에서 임의의 2개의 신호 선에 접속되고, 2개의 신호 선으로부터 인가된 두 신호 모두가 Lo가 될 때 그것의 출력이 Hi가 된다. 또한, 2입력 NOR(408)의 출력은 NMOS형의 히터 구동 MOS 트랜지스터(409)에 접속된다. 2입력 NOR(408)를 구동시키는 전원에 관해서는, GND 선(803)이 NMOS 트랜지스터 측 상에 배치되고, 전원 선(806)은 PMOS 트랜지스터 측 상에 배치된다.

신호 선(807)에서 2입력 NOR(605)의 PMOS 및 NMOS 트랜지스터로 신호를 인가하기 위해서는, 다른 신호 선과 전원 선을 교차시켜야 한다. 이 실시예에 따르면, 신호 선과 전원 선은 Al 배선 층(805)에 의해 형성된다. 따라서, 교차점에서, 그들이 배선 층간(inter-wiring-layer) 콘택(808)을 통해서 또 다른 배선층인 폴리실리콘 배선층(804)에 접속되어 MOS 트랜지스터의 게이트와 접속한다.

히터들을 선택적으로 구동하는 CMOS 트랜지스터 회로(이 실시예의 2입력 NOR(408))를 구성하는 MOS 트랜지스터들 중에서, 히터 구동 MOS 트랜지스터(409)와 같은 형태의 채널을 형성하는 트랜지스터들(이 예에서는 NMOS 트랜지스터(408a 및 408c)가 그들 자신과 드라이버 트랜지스터들 사이에 GND 선(803)을 개재함으로써 드라이버 트랜지스터 측 상에 위치된다. 다른 한편으로, 2입력 NOR에 입력되는 신호 선(807)과 드라이버 MOS 트랜지스터들과 다른 형태의 채널을 형성하는 트랜지스터들(PMOS 트랜지스터(408b 및 408d))는 전원 선(806)을 개재함으로써 배치된다.

GND 전위(기판 전위)와 같은 전위의 p-웰 영역(809)은 히터 구동 MOS 트랜지스터(409)(도 15a 및 도 15b에 미도시), GND 선(803) 및 NMOS 트랜지스터(801) 바로 아래의 기판 층에 형성된다. 전원전위(제2 전원전압)와 같은 전위의 n-웰 영역(810)은 PMOS 트랜지스터(802), 전원 선(805), 및 신호 선(807)의 바로 아래의 기판 층에 형성된다. 더 설명하면, n-웰 영역은 도 14a 및 도 14b의 레이아웃과 비교하여 신호 선(807) 아래로 연장되도록 형성된다.

이 n-웰 영역은 신호 선들의 하부층(807)을 포함하도록 형성되고, 변환 회로(313)의 출력부로 연장된다. 변환 회로(313)에 관해서는, 도 15에서와 같이, 신호 선(807)에 가까운 위치에 PMOS 트랜지스터를 배치하고, 변환 회로(313) 내의 PMOS 트랜지스터들로 n-웰 영역을 연장시키는 것도 바람직하다.

도 15a 및 도 15b에 도시한 레이아웃이 사용되면, 신호가 신호 선(807)로부터 2입력 NOR(408)의 PMOS 트랜지스터(408b 및 408d)로 전송되는 신호 인가 경로(route) 바로 아래의 모든 실리콘 기판 전위가 n-웰 층(810)의 전원전위가 된다. 이 이유로 인해, n-웰 층(810)과 p-웰 층(809) 간의 경계선이 더 이상 횡단하지 않는다. 따라서, Al 배선층(805)으로의 스위칭이 불필요하게 되어, 레이아웃 면적이 감소될 수 있다. 2입력 NOR(408)의 출력부에서는, 신호 선들이 NMOS 트랜지스터(408a 및 408c) 측의 실리콘 층으로 스위칭하여, 그 신호들을 직접 NMOS 드라이버 게이트로 인가한다. 상기에 의해, 신호들은 p-웰 층(809) 상의 폴리실리콘 배선에 의해 전적으로 경로 선택되고, Al 배선으로의 스위칭은 더 이상 필요하지 않다.

따라서, 도 15a 및 도 15b에 도시된 레이아웃은 어떠한 n-웰 층도 형식적으로 배치되지 않는 신호 선(807) 바로 아래에 위치된 전원 전위의 n-웰층을 갖는다. 신호 선(807)과 선택 회로로서 CMOS 트랜지스터를 구성하는 PMOS는 전원 선(806)을 삽입함으로써 배치되므로, 폴리실리콘 층에서 경로 선택되어야 할 신호 선이 서로 다른 웰 경계선은 더 이상 회당하지 않는다. 즉, 그 영역 내의 기생 MOS 트랜지스터에 대비한 대책으로서 Al 배선으로의 스위칭부가 불필요하게 되므로, 그것의 레이아웃 면적이 감소되고 어떤 오동작도 일으키지 않는 잉크젯 기록 헤드용 기판을 실현하는 것이 가능하다.

[제 4 실시예]

도 16a 및 도 16b는 제2 실시예를 설명하는 레이아웃의 최상면도 및 레이아웃도에서의 A-A'의 단면도를 도시한 도면이다.

제3 실시예에 따르면, Al 배선으로의 스위칭은 종래의 경우와 같이 PMOS와 NMOS 사이에 존재하는 웰 경계선에 대한 기생 MOS 트랜지스터에 대비한 대책으로서 수행된다. 제3 실시예와 비교되는 제4 실시예에 따르면, 기생 MOS 트랜지스터에 대비한 대책은 웰 콘택을 삽입함으로써 실현된다. 웰 콘택에 관해서는, 소자 형성 영역(811')이 PMOS와 NMOS 사이에 새롭게 형성되고, 웰 영역보다 높은 불순물 농도의 n+확산 영역(913)은 소자 형성 영역(811')에 형성된다. n+확산 영역(913)은 전원 선(806)에 접속된 PMOS 트랜지스터(802)의 소스를 통해서 연장된 Al 배선층과 접촉 하고, 전원 선 전위(10V~30V)에 접속된다.

이 실시예에서와 같이, n+확산 영역(913)(웰 콘택, 가이드 링)의 형성으로 인해 PMOS와 NMOS 간의 필드 MOS 대책에 관해서는 특히 어떠한 문제점도 없다. 왜냐하면, 반전층이 저 불순물 농도의 웰 층의 표면 주위에 형성되어, 필드 MOS의 경우에는 채널로서의 반전층에 오동작이 발생하고, 웰 콘택으로서 고 불순물 농도의 영역을 배치함으로써 이 영역에 반전층을 형성하는 것이 어려워지기 때문이다. 따라서, 제4 실시예를 사용하면, 웰 경계선에 걸쳐서 폴리실리콘층이 배치되는 것은 더 이상 문제가 아니다. 또한, NMOS 트랜지스터와 PMOS 트랜지스터 사이에 웰 콘택을 배치함으로써 전원 노이즈 등에 의해 발생된 래치-업에 대한 내량(withstanding capacity)을 동시에 보장하는 것도 가능하다.

여기서, 기생 MOS 트랜지스터의 영향은 n-웰 영역 내에 전원 전위의 확산층을 배치함으로써 방지된다. 이 불순물 영역에 관해서는, p-웰 영역 내에 기판 전위의 확산층을 배치하거나 두 확산층 모두를 배치함으로써 동일한 효과를 얻는 것이 가능하다.

이 실시예에서의 논리적 구성은 단지 예일 뿐이다. 예를 들면 NAND 게이트, 인버터, 복합 게이트 혹은 2입력 NOR(408) 대신에 이들 게이트의 결합을 갖는 논리적 구성을 갖는 것도 가능하다. 제3 및 제4 실시예의 회로 구성의 중요한 관점들 중 하나는 복수의 신호 선에 인접한 소자 그룹을 구성하는 웰 영역 타입과 복수의 신호 선(807) 바로 아래의 기판 층의 웰 영역 타입(p-형 혹은 n-형)을 일치시키는 것이다. 그것에 의해 도 14a 및 도 14b의 웰 경계선(713)을 제거하고 이 부분에 배 선 스위칭부를 배제하는 것이 가능하다.

상술한 바와 같이, 이 실시예에 따르면, 각 세그먼트에 위치된 고 내압의 소자의 수를 줄여서 보다 고밀도의 선택 회로를 달성하는 것이 가능하다.

이 실시예에 따르면, 레벨 변환 회로의 크기를 줄이고, 기판 사이즈의 증가를 억제하며, 회로 구성을 간략화하는 것이 가능하다. 또한, 기판 상에 형성된 소자의 수를 줄임으로써 수율을 향상시키는 것도 가능하다. 또, 오동작을 제거하여 기판 사이즈의 감소 시에도 안정적인 동작을 실현하는 것도 가능하다.

본 발명의 많은 명백히 서로 다른 실시예들은 본 발명의 정신 및 범주를 벗어나지 않고 이루어질 수 있으므로, 본 발명이 청구항에 규정된 것 이외에 그것의 특정 실시예에 제한되지 않는다는 것을 이해할 것이다.

Claims (19)

1. 잉크를 토출하기 위해 사용된 열 에너지를 발생하는 전기열 변환소자와 상기 전기열 변환소자를 구동하는 구동소자를 탑재한 잉크젯 기록 헤드용 기판으로서,

   제1 전압의 진폭 레벨의 입력신호에 근거하여 구동되어야 할 상기 전기열 변환소자를 선택하는 선택 신호들 상기 제1 전압보다 높은 제2 전압의 진폭 레벨에서 출력하는 제1 회로부와,

   상기 제1 회로부로부터 상기 선택신호들을 입력하여, 상기 제2 전압의 하에서 상기 선택신호들에 근거하여 구동되어야 할 상기 전기열 변환소자에 대응하는 상기 구동소자를 제어하는 NOR 회로를 포함하는 제2 회로부와,

   상기 제1 및 제2 회로부들 간에 상기 선택신호들을 전송하는 신호 선 군을 구비하는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
2. 제 1 항에 있어서,

   상기 제1 회로부는 구동되어야 할 블록을 선택하는 블록 선택 신호와 화상 데이터에 따라 구동되어야 할 상기 전기열 변환소자를 구동하는 소자 구동 신호의 각각을 상기 제2 전압 진폭 레벨에서 출력하고 ,

   상기 제2 회로부는 상기 블록 선택 신호와 상기 소자 구동 신호를 입력하여, 상기 구동 소자를 제어하기 위해 상기 제2 전압 진폭 레벨의 제어 신호를 출력하는 상기 NOR 회로를 포함하는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
3. 제 2 항에 있어서

   상기 NOR 게이트는 상보적 MOS 트랜지스터로 구현되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
4. 제 2 항에 있어서,

   상기 구동 소자는 1 이상의 전계효과 트랜지스터로 구성되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
5. 제 4 항에 있어서,

   상기 NOR 게이트는 상기 구동 소자를 구성하는 상기 전계효과 트랜지스터와 공통의 소자 구조의 소자를 포함하는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
6. 제 4 항에 있어서,

   상기 구동 소자는 전자를 캐리어로 하는 채널을 갖는 상기 전계효과 트랜지스터를 포함하는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
7. 제 4 항에 있어서,

   상기 구동 소자는 채널 길이를 불순물의 확산 길이로 규정하는 상기 전계효과 트랜지스터를 포함하는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
8. 제 2 항에 있어서,

   상기 제1 회로부는 상기 제1 전압 진폭 레벨의 신호를 상기 제2 전압 진폭 레벨의 신호로 변환하는 변환부를 상기 블록 선택 신호를 발생하는 회로의 전단에 갖는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
9. 제 2 항에 있어서,

   상기 제 1 회로부는 상기 제1 전압 진폭 레벨의 신호를 상기 제2 전압 진폭 레벨의 신호로 변환하는 변환부를 상기 소자 구동 신호를 발생하는 회로의 전단에 갖는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
10. 제 1 항에 있어서,

    상기 제2 회로부는 상기 구동 소자와 같은 형태의 반도체 소자들로 구성되는 제1 소자 그룹을 상기 구동 소자의 어레이에 인접하게 배치하고, 상기 구동 소자와 다른 형태의 반도체 소자들로 구성되는 제2 소자 그룹을 상기 신호 선 측 위에 배치하며, 상기 제2 소자 그룹을 형성하는 기판 층이 상기 신호 선 군의 바로 아래에서 연장되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
11. 제 10 항에 있어서,

    상기 구동 소자와 상기 제1 소자 그룹은 N-형 MOS 트랜지스터들로 구성되고, 상기 제2 소자 그룹은 P-형 MOS 트랜지스터들로 구성되며, 상기 신호 선 군의 바로 아래에서 연장되는 상기 기판 층은 N-형 층이고, 상기 N형 층에는 상기 제2 전압이 인가되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
12. 제 11 항에 있어서,

    상기 제2 전압을 공급하는 전원 선은 상기 제2 소자 그룹과 상기 신호 선 군 사이에 배치되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
13. 제 10 항에 있어서,

    기판 전위에 도통하는 웰 콘택은 상기 제1 소자 그룹과 상기 제2 소자 그룹 사이에 설치되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
14. 제 10 항에 있어서,

    상기 제2 전압의 전원 전위에 도통하는 웰 콘택은 상기 제1 소자 그룹과 상기 제2 소자 그룹 사이에 설치되는 것을 특징으로 하는 잉크젯 기록 헤드용 기판.
15. 잉크를 토출하기 위해 사용된 열 에너지를 발생하는 전기열 변환소자와 상기 전기열 변환소자를 구동하는 구동소자를 탑재한 기판의 전기열 변환소자의 구동 제어 방법으로서,

    제1 전압 진폭 레벨의 입력신호를 입력하는 단계와,

    상기 입력 신호에 근거하여 구동되어야 할 상기 전기열 변환소자를 선택하는 선택신호들을 상기 제1 전압 진폭 레벨보다 높은 제2 전압 진폭 레벨에서 출력하는 단계와,

    상기 제2 전압 진폭 레벨에서 출력된 신호에 근거하여, 상기 제2 전압의 하에서 NOR 회로를 사용함으로써 상기 선택신호들에 근거하여 구동되어야 할 상기 전 기열 변환소자에 대응하는 구동소자를 제어하는 단계를 포함하는 것을 특징으로 하는 전기열 변환소자의 구동 제어방법.
16. 제 15 항에 있어서,

    상기 선택 신호들은 구동되어야 할 블록을 선택하는 블록 선택 신호와, 화상 데이터에 따라 구동되어야 할 상기 전기열 변환소자를 구동하는 소자 구동 신호를 포함하고,

    상기 제어단계에서, 상기 블록 선택 신호와 상기 소자 구동 신호를 상기 NOR 회로에 입력하고, 상기 NOR 회로로부터 구동되어야 할 상기 전기열 변환소자에 대응하는 구동 소자를 제어하기 위해, 상기 제2 전압 진폭 레벨의 제어신호를 얻는 것을 특징으로 하는 전기열 변환소자의 구동 제어 방법.
17. 잉크를 토출하는 토출구와,

    상기 토출구에 대응하여 설치된 전기열 변환소자와,

    상기 전기열 변환소자를 구동하는 구동소자를 탑재한 기판을 구비하고,

    상기 기판은,

    제1 전압의 진폭레벨의 입력신호에 근거하여, 구동되어야 할 상기 전기열 변환소자를 선택하는 선택 신호들을 상기 제1 전압보다 높은 제2 전압의 진폭레벨에 서 출력하는 제1 회로부와,

    상기 제1 회로부로부터 상기 선택신호들을 입력하여, 상기 제2 전압의 하에서 상기 선택 신호들에 근거하여 구동되어야 할 상기 전기열 변환소자에 대응하는 상기 구동소자를 제어하는 제2 회로부와,

    상기 제1 및 제2 회로부들 간에 상기 선택신호들을 전송하는 신호 선 군을 구비하는 것을 특징으로 하는 잉크젯 기록 헤드.
18. 잉크를 토출하는 토출구와,

    상기 토출구에 대응하여 설치된 전기열 변환소자와,

    상기 전기열 변환소자를 구동하는 구동회로를 포함한 기판을 구비한 잉크젯 기록 헤드와,

    상기 잉크젯 기록 헤드에 공급되는 잉크가 충전된 잉크 탱크를 구비하고,

    상기 기판은,

    제1 전압의 진폭레벨의 입력신호에 근거하여, 구동되어야 할 상기 전기열 변환소자를 선택하는 선택 신호를 상기 제1 전압보다 높은 제2 전압의 진폭레벨에서 출력하는 제1 회로부와,

    상기 제1 회로부로부터 상기 선택 신호들을 입력하여, 상기 제2 전압의 하에서, 상기 선택 신호들에 근거하여 구동되어야 할 상기 전기열 변환소자에 대응하는 상기 구동 소자를 제어하는 NOR 회로를 포함하는 제2 회로부와,

    상기 제1 및 제2 회로부들 간의 상기 선택 신호들을 전송하는 신호 선 군을 포함하는 것을 특징으로 하는 잉크젯 기록 헤드 카트리지.
19. 잉크를 토출하는 토출구와, 상기 토출구에 대응하여 설치된 전기열 변환소자와, 상기 전기열 변환소자를 구동하는 구동회로를 포함하는 기판을 갖는 잉크젯 기록 헤드와,

    상기 잉크젯 기록 헤드에 제어신호를 전송하는 회로를 구비하고,

    상기 기판은,

    제1 전압의 진폭레벨의 입력신호에 근거하여, 구동되어야 할 전기열 변환소자를 선택하는 선택 신호들을 상기 제1 전압보다 높은 제2 전압의 진폭레벨에서 출력하는 제1 회로부와,

    상기 제1 회로부로부터 상기 선택신호들을 입력하여, 상기 제2 전압의 하에서 상기 선택신호들에 근거하여 구동되어야 할 상기 전기열 변환소자에 대응하는 상기 구동소자를 제어하는 NOR 회로를 포함하는 제2 회로부와,

    상기 제1 및 제2 회로부들 간에 상기 선택신호들을 전송하는 신호 선 군을 포함하는 것을 특징으로 하는 잉크젯 기록 장치.

Images