JPH11314368A

JPH11314368A - 記録ヘッド基板、記録ヘッド及び該記録ヘッドを用いた記録装置

Info

Publication number: JPH11314368A
Application number: JP12234298A
Authority: JP
Inventors: Tatsuo Furukawa; 達生古川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-01
Filing date: 1998-05-01
Publication date: 1999-11-16

Abstract

(57)【要約】【課題】インクジェット記録ヘッドなどに使用され、
高濃度の不純物領域の形成などの工程を増やすことな
く、寄生のＭＯＳトランジスタがオン状態とならないよ
うに構成されたＣＭＯＳロジック回路を有する記録ヘッ
ド基板を提供する。【解決手段】素子分離領域の層間絶縁膜上に、Ｎ型ウ
ェル領域１０２をチャネル領域とする寄生ｐチャネルＭ
ＯＳトランジスタ１２１を防止するための第１の電極１
３１と、Ｐ型ウェル領域をチャネル領域とする寄生ｎチ
ャネルＭＯＳトランジスタ１２２を防止するための第２
の電極１３２とを設け、各ウェル領域１０２,１０３で
の反転が起こらないようにこれら電極１３１,１３２に
電圧を印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、紙などの記録媒体
に記録を行う際に用いられる記録ヘッドに関し、特に、
インクを吐出して記録媒体に記録を行うインクジェット
方法等の記録方式に適した記録ヘッド、この記録ヘッド
で使用される記録ヘッド基板、この記録ヘッドを使用し
た記録装置に関する。

【０００２】

【従来の技術】プリンタや複写機、あるいはファクシミ
リやプロッタなど記録を行う装置での記録方法として、
ノズル（吐出口）から微小なインク液滴を吐出して文字
や図形等の記録を行うインクジェット記録方法が注目を
浴びている。インクジェット記録方法は、高精細な画像
の出力、高速印字が可能であるという優れた利点を有し
ている。特に、電気熱変換体（以下、ヒータともいう）
等により液体中に気泡を発生させ、この生成した気泡に
よる圧力を用いてノズルからインク液滴を吐出する方法
（特公昭６１−５９９１１〜４号公報）は、装置の小型
化、画像の高記録密度化が容易であるなどの特徴を有し
ている。

【０００３】このようなインクジェット記録方法によっ
て記録を行う場合、通常は、多数の吐出口を有するとと
もに吐出口ごとに電気熱変換体を配設した記録ヘッドを
用意し、この記録ヘッドを記録媒体に対向配置し、記録
信号に応じて該当する電気熱変換体を駆動することによ
って吐出口からインク液滴を吐出する。

【０００４】ところで、インクジェット記録方法などで
用いる記録ヘッドの場合、電気熱変換体などの駆動素子
を多数個配備する必要があるため、これら駆動素子への
駆動回路も記録ヘッド内に設けることが多い。さらに、
半導体デバイスの製造技術を用い、半導体基板上に、駆
動素子と駆動回路とをまとめて作り込むような構成が一
般的になってきた。以下、駆動素子や駆動回路などがモ
ノリシックに形成された基板のことを記録ヘッド基板と
呼ぶ。

【０００５】図５は、インクジェット記録方法による記
録装置に搭載される記録ヘッドで使用される従来の記録
ヘッド基板の構成を示す回路図である。図示されるよう
に、このような記録ヘッドの電気熱変換素子（ヒータ）
とその駆動回路は、例えば特開平５−１８５５９４号公
報に示されているように、半導体プロセス技術を用いて
同一基板上に形成されている。

【０００６】記録ヘッド基板には、熱エネルギーを発生
するための電気熱変換素子（ヒータ）４０１が多数個設
けられている。各ヒータ４０１の一端は、共通の電源ラ
イン４０５に接続している。各ヒータ４０１ごとに、そ
のヒータ４０１に所望の電流を供給するためのパワート
ランジスタ４０２が設けられており、各パワートランジ
スタ４０２は対応するヒータ４０１の他端と共通のグラ
ンドライン４１０との間に挿入されている。ヒータ４０
１に電流を供給して記録ヘッドのノズルからインクを吐
出するか否かの画像データがシフトレジスタ４０４に一
時的に格納されるようになっており、シフトレジスタ４
０４は、ヒータ４０１をオン（ＯＮ）／オフ（ＯＦＦ）
させる画像データ（ＤＡＴＡ）がシリアルに入力する画
像データ入力端子４０６と、転送クロック（ＣＬＫ）入
力端子４０７とを備えている。シフトレジスタ４０４の
各シフト出力には、それぞれ、対応するヒータ４０１に
対する画像データをヒータ４０１ごとに記憶保持するた
めのラッチ回路４０３が接続している。ラッチのタイミ
ング信号（ＬＴ）は、共通のラッチ信号入力端子４０８
を介してラッチ回路４０３に入力する。ラッチ回路４０
３ごとに、ヒータ４０１に電流を通ずるタイミングを決
定するスイッチ４０９が設けられており、ラッチ回路４
０３の出力は、対応するスイッチ４０９を経て、対応す
るヒータ４０１に接続したパワートランジスタ４０２の
ゲートに入力している。

【０００７】電源ライン４０５は、ヒータ４０１に所定
の電圧を印加して電流を供給するためのものである。グ
ランドライン４１０には、ヒータ４０１及びパワートラ
ンジスタ４０２を流れた電流が流れ込む。

【０００８】この記録ヘッド基板では、シリコンなどの
半導体基板上に、ヒータ４０１、パワートランジスタ４
０２、ラッチ回路４０３、シフトレジスタ４０４、電源
ライン４０５、スイッチ４０９及びグランドライン４１
０がモノリシックに形成されている。ここでパワートラ
ンジスタ４０２、ラッチ回路４０３、シフトレジスタ４
０４及びスイッチ４０９は、ヒータ４０１に対する駆動
回路を構成する。

【０００９】図５に示した記録ヘッド基板での駆動回路
を駆動するための各種信号のタイミングチャートが図６
に示されており、図６を用いてこの駆動回路の動作につ
いて説明する。

【００１０】転送クロック入力端子４０７には、シフト
レジスタ４０４に格納される画像データのビット数分の
転送クロック（ＣＬＫ）が入力する。シフトレジスタ４
０４へのデータ転送が転送クロック（ＣＬＫ）の立ち上
がりのタイミングに同期して行われるものとして、各ヒ
ータ４０１をＯＮ／ＯＦＦさせるための画像データ（Ｄ
ＡＴＡ）を画像データ入力端子４０６にシリアルに入力
する。シフトレジスタ４０４に格納される画像データの
ビット数と、ヒータ及び電流駆動用パワートランジスタ
の数と同じであるから、ヒータ４０１の個数の分だけ転
送クロック（ＣＬＫ）を入力して画像データ（ＤＡＴ
Ａ）をシフトレジスタ４０４に転送した後、ラッチ信号
入力端子４０８にラッチ信号（ＬＴ）を与えることによ
り、ヒータ４０１に対応した画像データをそれぞれラッ
チ回路４０３に保持される。

【００１１】このようにしてヒータ４０１ごとの画像デ
ータをそれぞれラッチ回路４０３に保持されたら、スイ
ッチ４０９を適当な時間だけオン状態（導通状態）にす
ることにより、スイッチ４０９がオン状態になっている
その長さに応じて、電源ライン４０５からヒータ４０１
及びパワートランジスタ４０２を通ってグランドライン
４１０に向かって電流が流れ、このとき、ヒータ４０１
はインクを吐出するために必要な熱を発生し、画像デー
タに見合ったインクが記録ヘッドのノズルから吐出す
る。

【００１２】また、上述した回路の改良型として、特開
平１０−３４８９８号公報には、図７に示すような回路
が示されている。

【００１３】図７に示す回路は、図５に示す回路におい
て、スイッチ４０９の代わりに、ラッチ回路４０３に保
持された信号の電圧レベルを変換するためのレベルシフ
ト回路４２０と、パワートランジスタ４０２のゲート電
圧を供給するためのインバータ形式のバッファ回路４２
１とを設けた構成のものであり、レベルシフト回路４２
０の出力がバッファ回路４２１に入力する。バッファ回
路４２１はバッファ回路用の電源ライン４２２から電源
電圧が供給される。なお、図７は、図５に示した回路か
ら１ビット分の回路を取り出してその改良形を示したも
のである。

【００１４】通常、ラッチ回路４０３に保持される信号
の電圧レベルは５Ｖ程度の電圧値とされるが、これは、
外部からの信号、例えばＣＰＵなどの処理装置からの信
号などのいわゆるロジック系のデジタル信号では、一般
に５Ｖ程度の電圧振幅でハイ（Ｈｉｇｈ）とロー（Ｌｏ
ｗ）の２値信号をやりとりするのに合わせたものであ
る。ラッチ回路のみならずシフトレジスタやその外部の
切換スイッチなどの信号も、全て５Ｖ振幅のデジタル信
号で供給される。

【００１５】これに対してヒータに供給する電源電圧
は、電気熱変換を行なってインクの吐出を行なうための
ものであって電圧が高ければ高い程より大きな熱パワー
が発生するので、ロジック系の電圧より高く設定される
のが通常であり、例えば３０Ｖ程度の電圧とされる。

【００１６】ヒータ４０１に流れる電流をオン／オフし
てヒータ４０１を駆動するパワートランジスタ４０２
は、そのトランジスタ自身での電圧降下を小さくするた
めに、そのオン抵抗をできるだけ小さくすることが望ま
しい。パワートランジスタ４０２にｎチャネル型のＭＯ
Ｓトランジスタを用いる場合、そのゲート電極に印加す
る電圧が高い方が、トランジスタのオン抵抗が小さくな
る傾向を示す。そこで、図７に示す回路では、ラッチ回
路４０３からの信号の電圧振幅は、レベルシフト回路４
２０によって高目にシフトさせられてからバッファ回路
４２１に送られ、バッファ回路４２１は、その高目にシ
フトさせられた信号によって、パワートランジスタ４０
２のゲートを駆動する。この時、レベルシフト回路４２
０でシフトさせる信号の電圧振幅とバッファ回路４２１
への電源ライン４２２での電源電圧とヒータに電力を供
給する電源ライン４０５での電圧とが同一の電圧となる
ようにすれば、最も効率がよい。

【００１７】図８は、上述した図７の記録ヘッド基板に
設けられる駆動回路に用いられる、ＣＭＯＳ回路の構成
の一例を示す断面構造図である。ここでは、ＣＭＯＳ回
路としての一例として、インバータ回路（反転回路）の
断面構成を示している。このインバータ回路は、図８の
駆動回路におけるバッファ回路４２１に好ましく使用さ
れるものである。

【００１８】記録ヘッド基板を構成しシリコンなどから
なるＰ型半導体基板５０１の一方の表面側に、ｐチャネ
ルＭＯＳトランジスタを形成するためのＮ型ウェル領域
５０２とｎチャネルＭＯＳトランジスタを形成するため
のＰ型ウェル領域５０３とが相互に側面が接するように
配置している。Ｎ型ウェル領域５０２には、ｐチャネル
ＭＯＳトランジスタのソース領域とドレイン領域を形成
するための１対のＰ型不純物領域５０４が設けられ、Ｐ
型ウェル領域５０３には、ｎチャネルＭＯＳトランジス
タのソース領域とドレイン領域を形成するための１対の
Ｎ型不純物領域５０５が設けられている。各ウェル領域
５０２,５０３の表面には酸化膜５１０が形成されてい
る。酸化膜５１０は、各ＭＯＳトランジスタのチャネル
領域（そのトランジスタのソース領域とドレイン領域の
間の領域）の位置では薄く形成されてゲート酸化膜とな
っている。また、Ｎ型ウェル領域５０２とＰ型ウェル領
域５０３とが接する領域の近傍では、素子分離のために
酸化膜５１０は厚く形成されて素子分離絶縁膜を構成し
ている。

【００１９】各ＭＯＳトランジスタのチャネル領域で
は、ゲート酸化膜である酸化膜５１０上に、多結晶シリ
コン（ポリシリコン）からなるゲート電極５０７が設け
られている。また、各ＭＯＳトランジスタの電極間など
を接続するために、アルミニウムなどからなる金属配線
層５０８が設けられている。この金属配線層５０８は、
素子分離領域において、酸化膜５１０を乗り越えるよう
に設けられている。

【００２０】このように金属配線層５０８を形成した結
果、ｐチャネルＭＯＳトランジスタのドレイン領域（Ｐ
型不純物領域５０４）とＰ型ウェル領域５０３の間に金
属配線層５０８をゲート電極とする寄生のｐチャネルＭ
ＯＳトランジスタ５２１が形成されることがあり、同様
に、ｎチャネルＭＯＳトランジスタのドレイン領域（Ｎ
型不純物領域）５０５とＮ型ウェル領域５０２の間に金
属配線層５０８をゲート電極とする寄生のｎチャネルＭ
ＯＳトランジスタが形成されることがある。

【００２１】上述したように、駆動回路内にレベルシフ
ト回路４２１を設け、パワートランジスタ４０２のゲー
トにヒータ４０１の電源電圧に相当する高い電圧を供給
しようとした場合、パワートランジスタ４０２の前段に
位置するバッファ回路４２１を構成するＣＭＯＳロジッ
ク回路部にも高い電圧が供給されることになる。このた
め、寄生ＭＯＳトランジスタ５２１,５２２のそれぞれ
チャネル領域となるＮ型ウェル領域５０２及びＰ型のウ
ェル領域５０３が、寄生ＭＯＳトランジスタのゲート電
極となる金属配線層５０８の電圧によってチャネル状態
が反転し、これら寄生ＭＯＳトランジスタ５２１,５２
２がオン状態となりやすくなる。寄生ＭＯＳトランジス
タ５２１,５２２がオン状態となると、それぞれの本来
のＭＯＳトランジスタのウェル領域に電流がもれ出し、
誤動作やラッチアップ等の悪影響を及ぼすことがある。

【００２２】従来、このような寄生ＭＯＳトランジスタ
５２１,５２２（いわゆるフィールドＭＯＳトランジス
タ）が生成して導通状態となることを防ぐために、いわ
ゆるチャネルストッパーを用いる構成が提案されてい
る。具体的には、寄生のｐチャネルＭＯＳトランジスタ
５２１への対策として、この寄生ＭＯＳトランジスタの
チャネル領域となるＮ型ウェル領域５０２が反転しない
ように、Ｎ型ウェル領域５０２のうちゲート電極となる
金属配線層５０８の下方にあたる部位に、Ｎ型ウェル領
域５０２よりも不純物濃度が高いＮ型不純物領域５１１
を挿入する。同様に、寄生のｎチャネルＭＯＳトランジ
スタ５２２への対策として、Ｐ型ウェル領域５０３のう
ちゲート電極となる金属配線層５０８の下方にあたる部
位に、Ｐ型ウェル領域５０３よりも不純物濃度が高いＰ
型不純物領域５１２を挿入する。

【００２３】

【発明が解決しようとする課題】しかしながら、チャネ
ルストッパーとして、Ｐ型ウェル領域及びＮ型ウェル領
域に不純物濃度が高い不純物領域を設ける上述した従来
の記録ヘッド基板では、このような不純物領域を挿入す
るために、全体としての製造工程が長くかつ複雑になる
とともに、パターン形成のためのフォトマスクも多く必
要となり、製造コストが高くなるという欠点がある。チ
ャネルストッパーとして高濃度の不純物領域を、ＭＯＳ
トランジスタのソース領域やドレイン領域の近傍に挿入
すると、この間のブレークダウン耐圧が低下する。ブレ
ークダウン耐圧の低下を防ぐためにソース領域やドレイ
ン領域とチャネルストッパー領域との距離を大きくした
場合には、全体としての回路面積が増大し、これもコス
トアップにつながる。

【００２４】本発明の目的は、高濃度の不純物領域の形
成などの工程を増やすことなく、寄生のＭＯＳトランジ
スタがオン状態とならないように構成されたＣＭＯＳロ
ジック回路を有する記録ヘッド基板と、この記録ヘッド
基板を用いた記録ヘッドと、この記録ヘッドを用いた記
録装置を提供することにある。

【００２５】

【課題を解決するための手段】本発明の記録ヘッド基板
は、半導体基板上に、電気エネルギーを記録のための作
用力に変換する変換素子と変換素子を駆動する駆動回路
とを少なくとも有する記録ヘッド基板において、駆動回
路は、半導体基板のＰ型領域内に形成されるｎチャネル
ＭＯＳトランジスタと半導体基板のＮ型領域内に形成さ
れるｐチャネルＭＯＳトランジスタで構成されるＣＭＯ
Ｓ論理回路を有し、Ｐ型領域とＮ型領域との境界近傍の
素子分離領域に素子分離絶縁膜が設けられ、素子分離絶
縁膜上に、Ｎ型領域をチャネル領域とする寄生ｐチャネ
ルＭＯＳトランジスタを防止するための第１の電極と、
Ｐ型領域をチャネル領域とする寄生ｎチャネルＭＯＳト
ランジスタを防止するための第２の電極とを有する。

【００２６】本発明では、寄生ｐチャネルＭＯＳトラン
ジスタのチャネル領域となるＮ型ウェル領域上に、素子
分離絶縁膜を介して第１の電極を形成し、寄生ｎチャネ
ルＭＯＳトランジスタのチャネル領域となるＰ型ウェル
領域上に、素子分離絶縁膜を介して第２の電極を形成す
る。ここで重要なことは、ＣＭＯＳ論理回路を構成する
ための一般の配線、例えばｐチャネルＭＯＳトランジス
タのドレイン電極とｎチャネルＭＯＳトランジスタのド
レイン電極を接続する配線は、これら第１の電極及び第
２の電極よりもさらに上層に設けるようにし、素子分離
領域において、これら第１の電極及び第２の電極が最下
層の配線層となるようにすることである。このような構
成の本発明の記録ヘッド基板では、寄生ｐチャネルＭＯ
Ｓトランジスタがオン状態とならないレベルの電圧（Ｎ
型ウェル領域が反転しないレベルの電圧）を第１の電極
に印加し、寄生ｎチャネルＭＯＳトランジスタがオン状
態とならないレベルの電圧（Ｐ型ウェル領域が反転しな
いレベルの電圧）を第２の電極に印加することによっ
て、第１の電極や第２の電極よりも上層を通る配線層の
電圧がいかなるものであっても、寄生ＭＯＳトランジス
タがオン状態とならないようにすることができる。具体
的には、ＣＭＯＳ論理回路の＋側電源電圧端子と同電位
になるように第１の電極を接続し、ＣＭＯＳ論理回路の
−側電源電圧端子と同電位になるように第２の電極を接
続すればよい。実用的には、ｐチャネルＭＯＳトランジ
スタのドレインとｎチャネルＭＯＳトランジスタのドレ
インとが相互に接続するＣＭＯＳ回路である場合に、ｐ
チャネルＭＯＳトランジスタのソース電極と第１の電極
とを接続し、ｎチャネルＭＯＳトランジスタのソース電
極と第２の電極とを接続すればよい。

【００２７】本発明の記録ヘッド基板においては、ゲー
ト酸化膜上に形成されるｎチャネルＭＯＳトランジスタ
のゲート電極及びｐチャネルＭＯＳトランジスタのゲー
ト電極と、素子分離絶縁膜上に形成される第１の電極及
び第２の電極とを、同一の電極形成工程によって形成す
ることが好ましい。このように各電極を形成することに
より、寄生ＭＯＳトランジスタを防止するために電極
に、各ＭＯＳトランジスタのゲート電極のための金属層
を共用することができ、余分の工程の増加をしなくて
も、寄生ＭＯＳトランジスタがオン状態とならない構成
を実現できる。さらに、チャネルストッパー領域という
高濃度不純物領域を挿入することなく、ゲート電極と同
じフォトリソグラフィ工程によって第１の電極と第２の
電極を形成するするので、フォトリソグラフィ工程での
最小の線幅までソース領域やドレイン領域までの距離を
縮めても、耐圧の低下などを招くことなく、結果とし
て、安価な記録ヘッド装置を提供することができるよう
になる。

【００２８】上述したような第１の電極及び第２の電極
を構成する材料としては、ＭＯＳトランジスタのゲート
電極に用いられるのと同じ材料、例えば、多結晶シリコ
ンや、アルミニウムまたはアルミニウムを含む合金など
を用いることができる。

【００２９】本発明の記録ヘッド基板では、変換素子と
して、典型的には電気熱変換素子が使用される。変換素
子に通じる電流をスイッチするパワートランジスタを駆
動回路に備えるようにしてもよい。

【００３０】また、本発明の記録ヘッド基板では、半導
体基板上に複数の変換素子を設けるともに変換素子ごと
に駆動回路を設け、さらに、半導体基板上に、入力した
画像信号を保持して各駆動回路に出力する保持回路を備
えるようにすることが好ましい。この場合、入力された
画像信号を一時的に格納して各駆動回路に分配するシフ
トレジスタを保持回路に備えるようにするとよい。

【００３１】本発明の記録ヘッドは、本発明の記録ヘッ
ド基板と、記録素子に対応して設けられる液流路と、液
流路に連通する吐出口と、液流路に記録液を供給する液
室とを有し、画像信号に応じて記録素子を駆動すること
により生じる作用力を記録液に及ぼすことにより吐出口
から記録液滴を吐出させる。また、本発明の記録装置
は、本発明の記録ヘッドと、記録ヘッドから吐出された
記録液滴を受ける記録媒体を搬送するための記録媒体搬
送手段とを有する。

【００３２】

【発明の実施の形態】次に、本発明の好ましい実施の形
態について、図面を参照して説明する。

【００３３】《第１の実施形態》図１は本発明の第１の
実施形態での記録ヘッド基板におけるＣＭＯＳ回路の構
成を示す断面構成図である。図１には示していないもの
の、この記録ヘッド基板は、図５乃至図８に示す従来の
記録ヘッド基板と同様に、電気熱変換素子（ヒータ）
と、このヒータに電流を流すためのパワートランジスタ
と、画像信号がシリアルに入力して一時的に保持し、各
ビットがそれぞれ各ヒータに対応するようにパラレルに
出力するシフトレジスタと、シフトレジスタの各シフト
出力に設けられたラッチ回路と、ラッチ回路の出力のレ
ベルをシフトするレベルシフト回路と、ＣＭＯＳ論理回
路で構成されたインバータ回路であってレベルシフト回
路の出力を入力とし、ヒータに接続するパワートランジ
スタのゲートを駆動するバッファ回路とを半導体基板上
にモノリシックに形成したものである。

【００３４】この記録ヘッド基板では、シリコンなどの
Ｐ型半導体基板１０１を使用している。ＣＭＯＳ論理回
路部分の構成を説明すると、Ｐ型半導体基板１０１の一
方の表面側に、ｐチャネルＭＯＳトランジスタを形成す
るためのＮ型ウェル領域１０２とｎチャネルＭＯＳトラ
ンジスタを形成するためのＰ型ウェル領域１０３とが相
互に側面が接するように配置している。Ｎ型ウェル領域
１０２には、ｐチャネルＭＯＳトランジスタのソース領
域とドレイン領域を形成するための１対のＰ型不純物領
域１０４が設けられ、Ｐ型ウェル領域１０３には、ｎチ
ャネルＭＯＳトランジスタのソース領域とドレイン領域
を形成するための１対のＮ型不純物領域１０５が設けら
れている。

【００３５】各ウェル領域１０２,１０３の表面には酸
化膜１１０が形成されている。酸化膜１１０は、Ｎ型ウ
ェル領域１０２とＰ型ウェル領域１０３にまたがって連
続して形成されているが、その厚さは均一でない。各Ｍ
ＯＳトランジスタのチャネル領域の位置では薄く形成さ
れてゲート酸化膜となっている。これに対し、Ｎ型ウェ
ル領域１０２とＰ型ウェル領域１０３とが接する領域
（素子分離領域）の近傍では、素子分離のために酸化膜
１１０は厚く形成されて素子分離絶縁膜を構成してい
る。

【００３６】各ＭＯＳトランジスタのチャネル領域で
は、ゲート酸化膜である酸化膜１１０上に、多結晶シリ
コン（ポリシリコン）からなるゲート電極１０７が設け
られている。素子分離領域では、酸化膜１１０からなる
素子分離絶縁膜上にこの素子分離絶縁膜と接するよう
に、多結晶シリコンからなる第１の電極１３１及び第２
の電極１３２が形成されている。ゲート電極１０７、第
１の電極１３１及び第２の電極１３２は、多結晶シリコ
ンについての同一の成膜工程と同一のフォトリソグラフ
ィ工程によって、同時に形成されている。もちろん、ゲ
ート電極１０７、第１の電極１３１及び第２の電極１３
２は、アルミニウムあるいはアルミニウムを主に含む合
金によって形成するようにしてもよい。第１の電極１３
１に電圧を印加するために端子１４１が設けられ、第２
の電極１３２に電圧を印加するために端子１４２が設け
られている。

【００３７】第１の電極１３１は、素子分離絶縁膜（酸
化膜１１０）を介してＮ型ウェル領域１０２上に位置す
るように配置し、第２の電極１３２は、素子分離絶縁膜
を介してＰ型ウェル領域１０３上に位置するように配置
している。第１の電極１３１及び第２の電極１３２は、
それぞれ、Ｎ型ウェル領域１０２内に形成される寄生ｐ
チャネルＭＯＳトランジスタ１２１及びＰ型ウェル領域
１０３内に形成される寄生ｎチャネルＭＯＳトランジス
タを抑制し、オン状態とならないようにするためのもの
です。寄生ｐチャネルＭＯＳトランジスタ１２１は、ｐ
チャネルＭＯＳトランジスタのドレイン領域（Ｐ型不純
物領域１０４）とＰ型ウェル領域１０３の間をチャネル
領域とするものであり、寄生ｎチャネルＭＯＳトランジ
スタ１２２は、ｎチャネルＭＯＳトランジスタのドレイ
ン領域（Ｎ型不純物領域１０５）とＮ型ウェル領域１０
２の間をチャネル領域とするものである。

【００３８】また、各ＭＯＳトランジスタの電極間など
を接続するために、アルミニウムなどからなる金属配線
層１０８が設けられている。素子分離領域においては、
この金属配線層１０８は、素子分離絶縁膜、第１の電極
１３１及び第２の電極１３２を覆うように設けられた層
間絶縁膜１１１上に設けられている。

【００３９】この記録ヘッド基板では、Ｎ型ウェル領域
１０２が反転しない程度の電圧を端子１４１から第１の
電極１３１に対して印加し、Ｐ型ウェル領域１０３が反
転しない程度の電圧を端子１４２から第２の電極１３２
に対して印加する。このようにすれば、各ウェル領域１
０２,１０３での反転が防止されるので、チャネルスト
ッパーとなるべき不純物層を設けた場合と実効的に同じ
ことになる。すなわち、この記録ヘッド基板によれは、
各ＭＯＳトランジスタのゲート電極１０７を形成すると
きに同時に電極１３１,１３２を形成するだけで、実質
的に、寄生ＭＯＳトランジスタを防止するためのチャネ
ルストッパーをも形成することができる。これは、ウェ
ル領域１０２,１０３が反転しないように、電極１３１,
１３２に印加する電圧によりこれらウェル領域１０２,
１０３が抑えられているためである。したがって、金属
配線層１０８の電位によらず、寄生ＭＯＳトランジスタ
１２１、１２２が導通状態となることはない。

【００４０】次に、本発明の第２の実施形態について、
図２を用いて説明する。図２に示す本発明の第２の実施
形態の記録ヘッド基板におけるＣＭＯＳ論理回路は、図
１に示すものとほぼ同様の構成を示すものであるが、第
１の電極１３１とｐチャネルＭＯＳトランジスタのソー
ス電極１０８ａとが、ＣＭＯＳ回路で構成されたインバ
ータの＋電源電圧端子１５１とに接続するとともに、第
２の電極１３２とｎチャネルＭＯＳトランジスタのソー
ス電極１０８ｂとが、ＣＭＯＳ回路で構成されたインバ
ータの−電源電圧端子１５２に接続している点で、図１
に示すものと異なっている。＋電源電圧端子１５１には
電源電圧Ｖ_DDが供給され、−電源電圧端子１５２には電
源電圧Ｖ_SSが供給されている。

【００４１】このような構成にすることにより、寄生Ｍ
ＯＳトランジスタのチャネルとなるウェル領域を反転さ
せないようにするための電圧を選んでその電圧を電極１
３１,１３２に印加するということを行うことなく、Ｎ
型ウェル領域反転防止用には第１の電極１３１に＋側電
源電圧を供給し、Ｐ型ウェル領域反転防止用には第２の
電極１３２に−側電源電圧を供給するという簡単な構成
で、寄生ＭＯＳトランジスタができないようにすること
ができる。なお、この＋側電源電圧を、Ｐ型ＭＯＳトラ
ンジスタを構成するＮ型ウェル領域１０２の電位と共通
に、−側電源電圧をＮ型ＭＯＳトランジスタを構成する
Ｐ型ウェル領域１０４の電位を共通にしてもよい。

【００４２】次に、上述した記録ヘッド基板を用いて構
成するインクジェット記録ヘッドについて説明する。

【００４３】本発明に基づく記録ヘッド基板であり、モ
ノリシックに形成された駆動回路や電気熱変換体２０１
を有する基板２００には、インク流路２５５を隔てるた
めのノズル壁２５１が形成され、インク流路２５５の開
放端が、インクの吐出する吐出口２５０となっている。
電気エネルギーを記録のための作用力に変換する変換素
子である電気熱変換体２０１は、インク流路２５５ごと
に配置されており、上述したように電気熱変換体２０１
に通電することによって、対応するインク流路２５５内
のインクが加熱されて発泡し、この発泡のエネルギーに
よって吐出口２５０からインクが吐出する。各インク流
路２５５の他端は、インクを一時的に貯える共通液室２
５４に連通している。これらノズル壁２５１や共通液室
２５４は天板２５２に一体的に形成されており、天板２
５２を基板２００に接合することによって、インクジェ
ット記録ヘッドが完成する。なお、天板２５２には、共
通液室２５４にインクを供給するための供給口２５３も
設けられている。

【００４４】次に、上述した記録ヘッドを用いたインク
ジェット記録装置について、図４を用いて説明する。

【００４５】このインクジェット記録装置３００では、
上述したインクジェット記録ヘッドとインクタンクとを
一体化させたカートリッジタイプのインクジェット記録
ヘッド３５０が使用されている。インクジェット記録ヘ
ッド３５０は、駆動モータ３０１の正逆回転に連動して
駆動力伝達ギア３０２,３０３を介して回転するリード
スクリュー３０４の螺旋溝３２１に対して係合するキャ
リッジ３２０上に搭載されており、駆動モータ３０１の
動力によって、キャリッジ３２０とともに、ガイド３１
９に沿って矢印ａ,ｂ方向に往復移動する。図示しない
記録媒体給送装置によってプラテン３０６上に搬送され
る記録用紙Ｐ用の紙押さえ板３０５は、キャリッジ３２
０の移動方向にわたって記録用紙Ｐをプラテン３０６に
対して押圧する。

【００４６】符号３０７,３０８はフォトカプラであ
り、キャリッジ３２０のレバー３０９のこの域での存在
を確認して駆動モータ３０１の回転方向切り替え等を行
うためのホームポジション検知手段である。３１０は上
述の記録ヘッド３５０の全面をキャップするキャップ部
材３１１を支持する支持部材である。３１２はキャップ
部材３１１内を吸引する吸引手段であって、キャップ内
開口３１３を介してインクジェット記録ヘッド３５０の
吸引回復を行う。３１４はクリーニングブレードで、３
１５はこのブレード３１４を前後方向に移動可能にする
移動部材であり、本体支持板３１６に、これらは支持さ
れている。クリーニングブレード３１４はこの形態でな
くてもよく、周知のクリーニングブレードを適用できる
ことは言うまでもない。

【００４７】また、３１７は、吸引回復の吸引を開始す
るためのレバーで、キャリッジ３２０と係合するカム３
１８の移動に伴って移動し、駆動モータ３０１からの駆
動力がクラッチ切り替え等の公知の伝達手段で移動制御
される。インクジェット記録ヘッド３００に設けられた
電気熱変換体２０１からインクを吐出するための画像デ
ータ信号を出力するとともに、上述した各機構の駆動制
御を行う記録制御部（不図示）は、記録装置本体側に設
けられている。

【００４８】上述のような構成のインクジェット記録装
置３００は、記録媒体給送装置によってプラテン３０６
上に搬送される記録用紙Ｐに対し、インクジェット記録
ヘッド３５０が記録用紙Ｐの全幅にわたって往復移動し
ながら記録を行うものであり、インクジェット記録ヘッ
ド３５０は上述したような方法で製造したものを用いて
いるため、高精度で高速な記録が可能である。

【００４９】以上、本発明の実施の形態について、ＣＭ
ＯＳインバータ回路を例にとって説明したが、本発明は
これに限られるものでなく、他の種類のＣＭＯＳゲート
論理回路に対して適用することができて同様の効果が得
られ、さらに、寄生ＭＯＳトランジスタが形成されうる
すべての半導体装置についても同様の効果が得られるこ
とはいうまでもない。

【００５０】

【発明の効果】以上説明したように本発明は、通常のＭ
ＯＳトランジスタのゲート電極に用られる多結晶シリコ
ンやアルミニウム、アルミニウム合金を用いて素子分離
絶縁膜上に電極を形成し、この電極によって、寄生ＭＯ
Ｓトランジスタを防止するためのチャネルストッパー層
を設けたのと同等の作用を発揮できるようにしている。
これにより、従来チャネルストッパー層として形成して
いた高濃度不純物領域を挿入するための工程やフォトマ
スクなどを削減でき、なおかつ、チャネルストッパーと
ＭＯＳトランジスタのソース領域・ドレイン領域とが接
近することによるブレークダウン耐圧の低下を気にしな
くてすむようになる。したがって、記録ヘッド基板自体
の省スペース化が図れ、結果として安価な記録ヘッドを
提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の記録ヘッド基板にお
けるＣＭＯＳ回路の断面図である。

【図２】本発明の第２の実施形態の記録ヘッド基板にお
けるＣＭＯＳ回路の断面図である。

【図３】インクジェット記録ヘッドの構成を示す模式的
分解斜視図である。

【図４】インクジェット記録装置の構成の一例を示す図
である。

【図５】従来の記録ヘッド基板を説明する回路図であ
る。

【図６】図５に示す記録ヘッド基板の動作タイミング図
である。

【図７】従来の記録ヘッド基板での駆動回路の部分的回
路図である。

【図８】従来の記録ヘッド基板におけるＣＭＯＳ回路の
断面図である。

【符号の説明】

１０１Ｐ型半導体基板１０２Ｎ型ウェル領域１０３Ｐ型ウェル領域１０４Ｐ型不純物領域１０５Ｎ型不純物領域１０７ゲート電極１０８金属配線層１１０酸化膜１１１層間絶縁膜１２１寄生ｐチャネルＭＯＳトランジスタ１２２寄生ｎチャネルＭＯＳトランジスタ１３１,１３２電極１４１,１４２端子４０１ヒータ４０２パワートランジスタ４０３ラッチ回路４０４シフトレジスタ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、電気エネルギーを記録
のための作用力に変換する変換素子と前記変換素子を駆
動する駆動回路とを少なくとも有する記録ヘッド基板に
おいて、前記駆動回路は、前記半導体基板のＰ型領域内に形成さ
れるｎチャネルＭＯＳトランジスタと前記半導体基板の
Ｎ型領域内に形成されるｐチャネルＭＯＳトランジスタ
で構成されるＣＭＯＳ論理回路を有し、前記Ｐ型領域と前記Ｎ型領域との境界近傍の素子分離領
域に素子分離絶縁膜が設けられ、前記素子分離絶縁膜上に、前記Ｎ型領域をチャネル領域
とする寄生ｐチャネルＭＯＳトランジスタを防止するた
めの第１の電極と、前記Ｐ型領域をチャネル領域とする
寄生ｎチャネルＭＯＳトランジスタを防止するための第
２の電極とを有することを特徴とする記録ヘッド基板。
【請求項２】前記変換素子が、電気熱変換素子である
請求項１に記載の記録ヘッド基板。
【請求項３】前記ｎチャネルＭＯＳトランジスタのゲ
ート電極と前記ｐチャネルＭＯＳトランジスタのゲート
電極と前記第１の電極と前記第２の電極とが同一の電極
形成工程によって形成されたものである請求項１または
２に記載の記録ヘッド基板。
【請求項４】前記ｎチャネルＭＯＳトランジスタのゲ
ート電極と前記ｐチャネルＭＯＳトランジスタのゲート
電極と前記第１の電極と前記第２の電極とがいずれも多
結晶シリコンによって構成されている請求項３の記載の
記録ヘッド基板。
【請求項５】前記ｎチャネルＭＯＳトランジスタのゲ
ート電極と前記ｐチャネルＭＯＳトランジスタのゲート
電極と前記第１の電極と前記第２の電極とがアルミニウ
ムまたはアルミニウムを含む合金によって構成されてい
る請求項３の記載の記録ヘッド基板。
【請求項６】前記変換素子に通じる電流をスイッチす
るパワートランジスタが前記駆動回路に備えられる請求
項１乃至３いずれか１項に記載の記録ヘッド基板。
【請求項７】前記第１の電極に、前記寄生ｐチャネル
ＭＯＳトランジスタがオン状態とならないレベルの電圧
が印加され、前記第２の電極に、前記寄生ｎチャネルＭ
ＯＳトランジスタがオン状態とならないレベルの電圧が
印加される請求項１乃至６いずれか１項に記載の記録ヘ
ッド基板。
【請求項８】前記第１の電極が、前記ＣＭＯＳ論理回
路の＋側電源電圧端子と同電位になるように接続され、
前記第２の電極が、前記ＣＭＯＳ論理回路の−側電源電
圧端子と同電位になるように接続される請求項１乃至６
いずれか１項に記載の記録ヘッド基板。
【請求項９】前記第１の電極が前記ｐチャネルＭＯＳ
トランジスタのソース電極に接続し、前記第２の電極が
前記ｎチャネルＭＯＳトランジスタのソース電極に接続
し、前記ｐチャネルＭＯＳトランジスタのドレインと前
記ｎチャネルＭＯＳトランジスタのドレインとが相互に
接続する請求項１乃至６いずれか１項に記載の記録ヘッ
ド基板。
【請求項１０】複数の前記変換素子を前記半導体基板
上に有するともに前記変換素子ごとに前記駆動回路を有
し、さらに、前記半導体基板上に、入力した画像信号を
保持して前記各駆動回路に出力する保持回路を備える請
求項１乃至９いずれか１項に記載の記録ヘッド基板。
【請求項１１】前記保持回路が、前記入力された画像
信号を一時的に格納して前記各駆動回路に分配するシフ
トレジスタを備える請求項１０に記載の記録ヘッド基
板。
【請求項１２】請求項１乃至１１のいずれか１項に記
載の記録ヘッド基板と、前記変換素子に対応して設けら
れる液流路と、前記液流路に連通する吐出口と、前記液
流路に記録液を供給する液室とを有し、画像信号に応じ
て前記変換素子を駆動することにより生じる作用力を前
記記録液に及ぼすことにより前記吐出口から記録液滴を
吐出させる記録ヘッド。
【請求項１３】請求項１２の記載の記録ヘッドと、前
記記録ヘッドから吐出された前記記録液滴を受ける記録
媒体を搬送するための記録媒体搬送手段とを有する記録
装置。