KR20060059416A - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060059416A
KR20060059416A KR1020040098501A KR20040098501A KR20060059416A KR 20060059416 A KR20060059416 A KR 20060059416A KR 1020040098501 A KR1020040098501 A KR 1020040098501A KR 20040098501 A KR20040098501 A KR 20040098501A KR 20060059416 A KR20060059416 A KR 20060059416A
Authority
KR
South Korea
Prior art keywords
forming
dielectric film
capacitor
semiconductor device
tio
Prior art date
Application number
KR1020040098501A
Other languages
Korean (ko)
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040098501A priority Critical patent/KR20060059416A/en
Publication of KR20060059416A publication Critical patent/KR20060059416A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 대용량의 충전용량을 확보함과 동시에 누설전류 특성을 개선할 수 있는 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극 상에 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막을 형성하는 단계; 및 상기 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막 상에 플레이트 전극을 형성하는 단계를 포함한다.The present invention discloses a method for forming a capacitor of a semiconductor device capable of securing a large charge capacity and improving leakage current characteristics. The disclosed subject matter includes forming a storage electrode on a semiconductor substrate; Forming a dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3 on the storage electrode; And forming a plate electrode on the dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}Method for forming capacitor of semiconductor device

도 1은 종래 반도체 소자의 캐패시터 형성방법의 문제점을 설명하기 위한 공정 단면도.1 is a cross-sectional view illustrating a problem of a method of forming a capacitor of a conventional semiconductor device.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.2A through 2C are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 ALD 또는 펄스드 CVD 공정에 따른 유전체막 형성 과정을 나타내는 도면.3 is a view showing a dielectric film forming process according to an ALD or pulsed CVD process according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : 반도체 기판 12 : 층간절연막11 semiconductor substrate 12 interlayer insulating film

13 : 스토리지 노드 콘택 14 : 스토리지 전극13: storage node contact 14: storage electrode

15 : 제1유전체막 16 : 제2유전체막15: first dielectric film 16: second dielectric film

17 : 제3유전체막 18 : 플레이트 전극17: third dielectric film 18: plate electrode

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 는, 대용량의 충전용량을 확보함과 동시에 누설전류 특성을 개선할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device capable of ensuring a large charging capacity and improving leakage current characteristics.

최근, 미세화된 반도체 공정 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나, 메모리 소자의 동작에 필요한 충전용량은 셀 면적 감소에도 불구하고 소프트 에러(Soft Error)의 발생과 리프레쉬 시간(Refresh Time)의 단축을 방지하기 위해 셀 당 25fF 이상의 충분한 용량이 지속적으로 요구되고 있다. Recently, as the integration of memory products is accelerated due to the development of miniaturized semiconductor processing technology, the unit cell area has been greatly reduced, and the operating voltage has been reduced. However, despite the reduction in cell area, the charging capacity required for the operation of the memory device is continuously required to have a sufficient capacity of 25 fF or more per cell in order to prevent the occurrence of soft errors and shortening of the refresh time. .

따라서, 현재, DCS(Di-Chloro-Silane) 가스를 사용하여 증착한 Si3N4 유전막을 유전체로 사용하고 있는 디램용 NO(Nitride Oxide) 캐패시터의 경우에는 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 전하저장전극을 사용하고 있으며, 또한, 충분한 용량을 확보하기 위해서 그 높이를 계속적으로 증가시키고 있다.Therefore, in the case of a DRAM (Nitride Oxide) capacitor using a Si3N4 dielectric film deposited using a Di-Chloro-Silane (DCS) gas as a dielectric, a three-dimensional shape having a hemispherical electrode surface having a large surface area is present. A charge storage electrode is used, and its height is continually increased to ensure sufficient capacity.

한편, NO 캐패시터가 256M 이상의 차세대 디램 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있다. 따라서, 도 1에 도시된 바와 같이, 충분한 충전용량 확보를 위해 유전체막(5)으로서, Ta2O5(ε= 25), Al2O3(ε= 9) 및 HfO2(ε= 20) 등의 고유전 물질을 단일 유전체막 구조로 채용한 캐패시터의 개발이 활발하게 이루어지고 있다. 여기에서, 도면 부호 1은 반도체 기판, 2는 층간절연막, 3은 스토리지 노드 콘택, 4는 스토리지 전극 및 6은 플레이트 노드를 나타낸다.On the other hand, NO capacitors are showing a limit in securing the necessary charging capacity for the next generation DRAM products of more than 256M. Therefore, as shown in FIG. 1, a high dielectric material such as Ta 2 O 5 (ε = 25), Al 2 O 3 (ε = 9), and HfO 2 (ε = 20) is used as the dielectric film 5 to secure sufficient charge capacity. There is an active development of capacitors employing dielectric film structures. Here, reference numeral 1 denotes a semiconductor substrate, 2 an interlayer insulating film, 3 a storage node contact, 4 a storage electrode, and 6 a plate node.

종래 전하저장전극으로 도프트 폴리실리콘을 사용하고, Si3N4(ε= 7) 유전체막을 적용한 NO 캐패시터에서는 유전율이 낮은 Si3N4 박막을 유전체막으로 사용하 기 때문에 더 이상 등가산화막의 두께를 40Å 이하로 낮출 수가 없으며, Ta2O5 유전체막을 적용한 Ta2O5 캐패시터에서는 제조 특성상 하부전극의 산화 즉, Ta2O5 증착 및 후속 열산화 처리 과정에서 발생하는 필연적 현상이 심하게 발생하여 저유전 산화막(SiO2)이 비교적 두껍게 형성되기 때문에 사실상 등가산화막의 두께를 30Å 이하로 낮출 수 없는 문제점과 함께 상부전극 형성 후 고온 열공정에 의한 유전체막의 열화로 누설전류가 발생하는 문제점을 갖고 있다.In conventional NO capacitors using doped polysilicon as a charge storage electrode and using a Si3N4 (ε = 7) dielectric film, the Si3N4 thin film with low dielectric constant is used as the dielectric film. In the Ta2O5 capacitor with Ta2O5 dielectric film, due to the manufacturing characteristics, the inevitable phenomenon that occurs during the oxidation of the lower electrode, that is, Ta2O5 deposition and subsequent thermal oxidation process occurs severely, so that the low dielectric oxide film (SiO2) is formed relatively thick. In addition to the problem that the thickness cannot be lowered to 30 kΩ or less, a leakage current is generated due to deterioration of the dielectric film by a high temperature thermal process after forming the upper electrode.

또한, 상기 Ta2O5 캐패시터가 갖고 있는 누설전류 문제점을 극복하기 위해 Al2O3 유전체막을 적용한 캐패시터가 현재 개발되어 있다. 하지만, Al2O3(ε= 9)의 경우, 유전상수가 작기 때문에 100nm급 이하의 금속배선 공정을 적용하는 반도체 캐패시터의 유전막을 사용할 수 없는 상황이다. 따라서, 상기와 같은 유전성의 한계를 극복하기 위해 최근 HfO2 유전체막을 적용한 캐패시터가 개발되고 있다. 그러나, 현재까지 Ta2O5 유전체막과 마찬가지로 등가산화막의 두께 감소에 따른 누설전류 문제점을 완전히 극복하지 못하고 있다.In addition, in order to overcome the leakage current problem of the Ta2O5 capacitor, a capacitor using an Al2O3 dielectric film has been developed. However, in the case of Al 2 O 3 (ε = 9), since the dielectric constant is small, it is impossible to use a dielectric film of a semiconductor capacitor to which a metal wiring process of 100 nm or less is applied. Therefore, in order to overcome the above dielectric limit, a capacitor using an HfO 2 dielectric film has recently been developed. However, to date, as in Ta2O5 dielectric film, the leakage current problem caused by the reduction in the thickness of the equivalent oxide film has not been completely overcome.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 대용량 충전용량을 확보함과 동시에 누설전류 특성을 개선할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of improving the leakage current characteristics while ensuring a large charge capacity.

상기와 같은 목적을 달성하기 위해, 본 발명은 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극 상에 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막을 형성하는 단계; 및 상기 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막 상에 플레이트 전극을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention comprises the steps of forming a storage electrode on a semiconductor substrate; Forming a dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3 on the storage electrode; And forming a plate electrode on the dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3.

여기에서, 상기 스토리지 전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속을 사용하여 형성한다.Here, the storage electrode is formed using doped polysilicon or any one metal selected from the group consisting of TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, and Pt.

상기 Al2O3로 이루어지는 유전체막은 5∼15Å로 형성한다.The dielectric film made of Al 2 O 3 is formed from 5 to 15 Å.

상기 Al2O3로 이루어지는 유전체막은 Al 성분의 소오스 가스인 Al(CH3)3를 사용하거나 또는 Al(C2H5)3과 같이 Al를 함유한 유기 급속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2 및 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성한다.The dielectric film made of Al2O3 uses Al (CH3) 3, which is a source gas of Al, or an organic rapid compound containing Al, such as Al (C2H5) 3, as a precursor, and the reaction gas has a concentration of 200 ± 20 g / m3. It is formed using any one selected from the group consisting of O3, O2 and H2O.

상기 반응가스는 0.1∼1slm 정도를 플로우시킨다.The reaction gas flows about 0.1 to 1 slm.

상기 TiO2로 이루어지는 제2유전체막은 30∼80Å의 두께로 형성한다.The second dielectric film made of TiO2 is formed to a thickness of 30 to 80 kPa.

상기 TiO2로 이루어지는 제2유전체막은 Ti 성분의 소오스 가스인 Ti[OCH(CH3)2]4를 사용하거나 또는 Ti를 함유한 유기 금속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 또는 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성한다.The second dielectric film made of TiO2 uses Ti [OCH (CH3) 2] 4, which is a source gas of Ti, or an organometallic compound containing Ti, as a precursor, and the reaction gas has a concentration of 200 ± 20 g / m3. It is formed using any one selected from the group consisting of O3, O2, plasma O2, N2O, plasma N2O or H2O.

상기 반응가스는 0.1∼1slm 정도를 플로우시킨다.The reaction gas flows about 0.1 to 1 slm.

상기 유전체막을 형성하는 단계는 막질의 특성을 향상시키기 위해 O2, N2O, N2 또는 NH3 분위기에서 200∼500℃의 온도에서 어닐링을 수행한다.In the forming of the dielectric film, annealing is performed at a temperature of 200 to 500 ° C. in an O 2, N 2 O, N 2, or NH 3 atmosphere to improve film quality.

상기 NH3는 25∼1sccm으로 플로우시킨다. The NH 3 is flowed at 25 to 1 sccm.                     

상기 유전체막을 형성하는 단계와 플레이트 전극을 형성하는 단계 사이에 스토리지 전극의 치밀화 또는 전극 표면의 균질성을 향상시키기 위해 400∼800℃의 온도로 N2 또는 NH3 분위기에서 어닐링을 수행한다.Between the step of forming the dielectric film and the step of forming the plate electrode, annealing is performed in an N 2 or NH 3 atmosphere at a temperature of 400 to 800 ° C. to improve densification of the storage electrode or homogeneity of the electrode surface.

상기 플레이트 전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속을 사용하여 형성한다.The plate electrode is formed using doped polysilicon or any one metal selected from the group consisting of TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2 and Pt.

상기 플레이트 전극을 금속계 물질로 형성하는 경우, 플레이트 상부에 보호막 또는 완충막으로 200∼1000Å의 두께를 갖는 실리콘질화막 또는 도프트 폴리실리콘막을 형성한다.When the plate electrode is formed of a metal material, a silicon nitride film or a doped polysilicon film having a thickness of 200 to 1000 Å is formed on the plate as a protective film or a buffer film.

상기 플레이트 전극 상에 Al2O3, TiO2, HfO2 및 La2O3로 이루어지는 그룹으로부터 선택되는 어느 하나를 사용하여 50∼100Å의 두께로 형성한다.On the plate electrode, it is formed to a thickness of 50 to 100 kPa using any one selected from the group consisting of Al2O3, TiO2, HfO2 and La2O3.

또한, 본 발명은 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극 상에 TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막을 형성하는 단계; 및 상기 TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막 상에 플레이트 전극을 형성하는 단계를 포함한다.In addition, the present invention comprises the steps of forming a storage electrode on the semiconductor substrate; Forming a dielectric film having a triple structure of TiO 2 / Al 2 O 3 / TiO 2 on the storage electrode; And forming a plate electrode on the dielectric film having a triple structure made of TiO 2 / Al 2 O 3 / TiO 2.

여기에서, 상기 TiO2로 이루어지는 유전체막은 15∼60Å의 두께로 형성한다.Here, the dielectric film made of TiO2 is formed to a thickness of 15 to 60 kPa.

상기 Al2O3로 이루어지는 유전체막은 5∼20Å의 두께로 형성한다.The dielectric film made of Al 2 O 3 is formed to a thickness of 5 to 20 Å.

(실시예)(Example)

이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.                     

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.2A through 2C are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 2a에 도시된 바와 같이, 트랜지스터 및 비트라인을 포함한 소정의 하부패턴들(미도시)이 형성된 반도체 기판(11)의 전면 상에 상기 하부패턴들을 덮도록 층간절연막(12)을 형성한다. 그 다음, 상기 층간절연막(12)을 식각하여 기판 접합영역 또는 랜딩플러그 폴리를 노출시키는 콘택홀을 형성한 후에 상기 콘택홀 내에 도전막을 매립시켜 콘택플러그 즉, 스토리지 노드 콘택(13)을 형성한다. 이어서, 상기 층간절연막(12) 상에 도프트 폴리실리콘(doped poly-Si) 또는 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt 등과 같은 금속계 물질을 증착한 후에 이를 패터닝하여 상기 스토지리 노드 콘택(13)과 연결되는 스토리지 전극(14)을 형성한다.As shown in FIG. 2A, an interlayer insulating layer 12 is formed on the entire surface of the semiconductor substrate 11 on which predetermined lower patterns (not shown) including transistors and bit lines are formed. Then, the interlayer insulating layer 12 is etched to form a contact hole exposing the substrate bonding region or the landing plug poly, and then a conductive plug is embedded in the contact hole to form a contact plug, that is, a storage node contact 13. Subsequently, a metal material such as doped poly-Si or TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, and Pt is deposited on the interlayer insulating layer 12 and then patterned thereon. As a result, a storage electrode 14 connected to the storage node contact 13 is formed.

여기에서, 도시된 바와 같이, 상기 스토리지 전극(14)은 실린더(cylinder) 구조로 형성하였지만, 단순 플레이트(plate) 구조는 물론 오목(concave) 구조로도 형성 가능하다. 또한, 상기 스토리지 전극(10)은 도핑된 폴리실리콘으로 이루어진 경우, 보다 더 큰 충량을 확보하기 위해 그 표면에 HSG(Hemi-Spherical Grain)를 형성할 수 있다.Here, as illustrated, the storage electrode 14 is formed in a cylinder structure, but may be formed in a concave structure as well as a simple plate structure. In addition, when the storage electrode 10 is made of doped polysilicon, hemispherical grains (HSG) may be formed on the surface of the storage electrode 10 in order to secure a larger filling amount.

도 2b에 도시된 바와 같이, 상기 스토리지 전극(10)을 포함한 층간절연막(12) 상에 원자층 증착(Atomic Layer Deposition ; 이하, ALD), 펄스드 화학기상증착(pulsed Chemical Vapor Deposition ; 이하, 펄스드 CVD) 및 저압력 화학기상증착(Low Pressure Chemical Vapor Deposition ; 이하 LP CVD) 공정에 따라 Al2O3로 이루어지는 제1유전체막(15)을 형성한다. 이때, 상기 제1유전체막(15)은 5∼15Å의 두께로 형성한다. As shown in FIG. 2B, atomic layer deposition (ALD), pulsed chemical vapor deposition (hereinafter, ALD) on the interlayer insulating layer 12 including the storage electrode 10 is performed. The first dielectric film 15 made of Al 2 O 3 is formed according to a low pressure chemical vapor deposition (LP CVD) process. At this time, the first dielectric film 15 is formed to a thickness of 5 ~ 15Å.

여기에서, 상기 제1유전체막(15)은 Al 성분의 소오스 가스인 Al(CH3)3를 사용하거나 또는 Al(C2H5)3과 같이 Al를 함유한 유기 급속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2 및 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성한다. 이때, 반응가스는 0.1∼1slm 정도를 플로우시킨다.Here, the first dielectric film 15 uses Al (CH 3) 3, which is a source gas of Al component, or an organic rapid compound containing Al, such as Al (C 2 H 5) 3, as a precursor, and as a reaction gas. It is formed using any one selected from the group consisting of O 3, O 2 and H 2 O at a concentration of 200 ± 20 g / m 3. At this time, the reaction gas flows about 0.1 to 1 slm.

그 다음, 상기 제1유전체막(15) 상에 TiO2로 이루어지는 제2유전체막(16)을 형성한다. 이때, 상기 제2유전체막(16)은 30∼80Å의 두께로 형성한다. 여기에서, 상기 제2유전체막(16)은 Ti 성분의 소오스 가스인 Ti[OCH(CH3)2]4를 사용하거나 또는 Ti를 함유한 유기 금속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 또는 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성한다. 여기에서, 반응가스는 0.1∼1slm 정도를 플로우시킨다.Next, a second dielectric film 16 made of TiO 2 is formed on the first dielectric film 15. At this time, the second dielectric film 16 is formed to a thickness of 30 ~ 80Å. Here, the second dielectric layer 16 uses Ti [OCH (CH3) 2] 4, which is a source gas of Ti component, or uses an organometallic compound containing Ti as a precursor, and 200 ± 20g as a reaction gas. It is formed using any one selected from the group consisting of O 3, O 2, plasma O 2, N 2 O, plasma N 2 O or H 2 O at a concentration of / m 3. Here, the reaction gas flows about 0.1 to 1 slm.

이어서, 상기 제2유전체막(16) 상에 Al2O3로 이루어지는 제3유전체막(17)을 형성한다. 이때, 상기 제3유전체막(17)은 5∼15Å의 두께로 형성한다. 여기에서, 상기 제3유전체막(17)은 Al 성분의 소오스 가스인 Al(CH3)3를 사용하거나 또는 Al(C2H5)3과 같이 Al를 함유한 유기 급속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2 및 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성한다. 이때, 반응가스는 0.1∼1slm 정도를 플로우시킨다.Subsequently, a third dielectric film 17 made of Al 2 O 3 is formed on the second dielectric film 16. At this time, the third dielectric layer 17 is formed to a thickness of 5 to 15 Å. Here, the third dielectric layer 17 uses Al (CH3) 3, which is a source gas of Al component, or uses an organic rapid compound containing Al, such as Al (C2H5) 3, as a precursor. It is formed using any one selected from the group consisting of O 3, O 2 and H 2 O at a concentration of 200 ± 20 g / m 3. At this time, the reaction gas flows about 0.1 to 1 slm.

도 2c에 도시된 바와 같이, 상기 제3유전체막(17) 상에 도프트 실리콘 또는 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 플레이트 전극(18)을 형성하여 본 발명에 따른 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막이 적용된 캐패시터를 형성한다.As shown in FIG. 2C, any one selected from the group consisting of doped silicon or TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2 and Pt on the third dielectric layer 17 is used. Thus, the plate electrode 18 is formed to form a capacitor to which a dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3 according to the present invention is applied.

여기에서, 상기 플레이트 전극(18) 물질로 금속계 물질을 이용하는 경우에는 습도, 온도 또는 전기적 충격으로부터 구조적인 안정성을 확보하기 위해 플레이트 전극 상부에 일종의 완충막 또는 보호막으로써 200∼1000Å의 두께를 갖는 실리콘질화막(SiN) 또는 폴리실리콘막을 형성한다. 또한, 상기 플레이트 전극 상에 실리콘질화막(SiN) 또는 폴리실리콘막 대신 Al2O3, TiO2, HfO2 및 La2O3로 이루어지는 금속 산화물을 50∼100Å의 두께로 형성할 수 있다.Here, when using a metal-based material as the material of the plate electrode 18, silicon nitride film having a thickness of 200 ~ 1000Å as a kind of buffer film or protective film on the plate electrode to ensure structural stability from humidity, temperature or electric shock (SiN) or polysilicon film is formed. In addition, a metal oxide made of Al 2 O 3, TiO 2, HfO 2, and La 2 O 3 may be formed on the plate electrode to have a thickness of 50 to 100 kPa instead of a silicon nitride film (SiN) or a polysilicon film.

본 발명에서 상기 스토리지 전극(14) 상에 유전체막을 형성하기 전에 스토리지 전극(14) 내부 또는 표면에 존재하는 불순물을 확산 또는 휘발시켜서 제거하거나 또는 스토리지 전극의 치밀화 또는 전극 표면의 균질성을 향상시키기 위해 400∼800℃의 온도로 N2 또는 NH3 분위기에서 어닐링을 수행한다.In the present invention, before forming the dielectric film on the storage electrode 14, the impurities existing in or on the surface of the storage electrode 14 may be diffused or volatilized to remove or to increase the density of the storage electrode or the homogeneity of the electrode surface. Annealing is carried out in an N 2 or NH 3 atmosphere at a temperature of ˜800 ° C.

도 3은 본 발명의 실시예에 따른 ALD 또는 펄스드 CVD 공정에 따른 유전체막 형성 과정을 나타내는 도면이다.3 is a view showing a dielectric film forming process according to an ALD or pulsed CVD process according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 상기 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막의 형성은 소오스 가스 플로우(Al(CH3)3 또는 Ti[OCH(CH3)2]4), 퍼지, 반응가스 플로우(O3 또는 O2), 퍼지의 단계를 순차적으로 진행하여 원하는 두께를 얻을 때까지 반복 수행하는 방식으로 진행된다. 상기 스토리지 전극(10) 상에 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막 형성시 Al2O3 및 TiO2 박막 내에 선택적으로 탄소 불순물 제거, 유전막 표면의 거칠기 감소 및 결정립을 제거하여 막질의 특성을 향상시키기 위해 O2, N2O, N2 또는 NH3 분위기에서 200∼500℃의 온도에서 어닐링을 수행한다. 이때, NH3는 1∼25sccm으로 플로우시킨다.As shown in FIG. 3, the formation of the triple layer dielectric film made of Al 2 O 3 / TiO 2 / Al 2 O 3 is performed by source gas flow (Al (CH 3) 3 or Ti [OCH (CH 3) 2] 4), purge, and reaction gas flow ( O3 or O2), the purge step is carried out in sequence to repeatedly perform until the desired thickness. In order to improve the properties of the film by selectively removing carbon impurities, reducing the roughness of the surface of the dielectric film and removing grains in the Al2O3 and TiO2 thin films when forming a dielectric film having a structure of Al2O3 / TiO2 / Al2O3 on the storage electrode 10. Annealing is carried out at a temperature of 200 to 500 ° C. in an O 2, N 2 O, N 2 or NH 3 atmosphere. At this time, NH 3 is flowed at 1 to 25 sccm.

본 발명에서는 스토리지 전극 상에 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막을 형성하였으나, TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막을 형성하는 것도 가능하다. 이때, 상기 TiO2 박막은 15∼60Å, Al2O3 박막은 5∼20Å의 두께를 갖도록 형성하며, 200∼500℃의 온도에서 ALD 또는 펄스드 CVD 공정을 통해 형성한다.In the present invention, a triple dielectric film of Al2O3 / TiO2 / Al2O3 is formed on the storage electrode, but a triple dielectric film of TiO2 / Al2O3 / TiO2 may be formed. In this case, the TiO 2 thin film is formed to have a thickness of 15 to 60 kPa, and the Al 2 O 3 thin film is 5 to 20 kPa.

이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.

이상에서와 같이, 본 발명은 도프트 폴리실리콘 또는 금속계 물질의 스토리지 전극 상에 Al2O3/TiO2/Al2O3 또는 TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막을 형성함으로써 대용량 충전용량을 확보할 수 있다. 또한, 누설전류와 항복전압 특성을 양산 가능한 수준인 2.0V@1pA/셀 이상으로 유지하면서 누설 전류 특성을 0.5fA/셀 이하로 제어할 수 있어 캐패시터의 내구성 및 전기적 성능을 동시에 향상시킬 수 있다.As described above, the present invention can secure a large-capacity charging capacity by forming a dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3 or TiO 2 / Al 2 O 3 / TiO 2 on a storage electrode made of doped polysilicon or a metallic material. In addition, the leakage current characteristics can be controlled to 0.5fA / cell or less while maintaining leakage current and breakdown voltage characteristics of 2.0V@1pA/cell or more, which can simultaneously improve the durability and electrical performance of the capacitor.

Claims (17)

반도체 기판 상에 스토리지 전극을 형성하는 단계;Forming a storage electrode on the semiconductor substrate; 상기 스토리지 전극 상에 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막을 형성하는 단계; 및Forming a dielectric film having a triple structure of Al 2 O 3 / TiO 2 / Al 2 O 3 on the storage electrode; And 상기 Al2O3/TiO2/Al2O3로 이루어지는 삼중 구조의 유전체막 상에 플레이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a plate electrode on the dielectric layer having a triple structure consisting of Al 2 O 3 / TiO 2 / Al 2 O 3. 제 1 항에 있어서, 상기 스토리지 전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the storage electrode is formed using doped polysilicon or any one metal selected from the group consisting of TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, and Pt. A method for forming a capacitor of a semiconductor device, characterized in that. 제 1 항에 있어서, 상기 Al2O3로 이루어지는 유전체막은 5∼15Å로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of Al2O3 is formed from 5 to 15 microseconds. 제 1 항에 있어서, 상기 Al2O3로 이루어지는 유전체막은 Al 성분의 소오스 가스인 Al(CH3)3를 사용하거나 또는 Al(C2H5)3과 같이 Al를 함유한 유기 급속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2 및 H2O로 구성 된 그룹으로부터 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The dielectric film of claim 1, wherein the dielectric film made of Al 2 O 3 uses Al (CH 3) 3, which is a source gas of Al, or an organic rapid compound containing Al, such as Al (C 2 H 5) 3, as a precursor. A capacitor forming method of a semiconductor device, characterized in that formed using any one selected from the group consisting of O3, O2 and H2O concentration of 200 ± 20g / ㎥. 제 4 항에 있어서, 상기 반응가스는 0.1∼1slm 정도를 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 4, wherein the reaction gas flows in a range of about 0.1 to about 1 slm. 제 1 항에 있어서, 상기 TiO2로 이루어지는 제2유전체막은 30∼80Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the second dielectric film made of TiO2 is formed to have a thickness of 30 to 80 kPa. 제 1 항에 있어서, 상기 TiO2로 이루어지는 제2유전체막은 Ti 성분의 소오스 가스인 Ti[OCH(CH3)2]4를 사용하거나 또는 Ti를 함유한 유기 금속 화합물을 전구체로 사용하며, 반응가스로는 200 ±20g/㎥ 농도의 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 또는 H2O로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the second dielectric film made of TiO2 uses Ti [OCH (CH3) 2] 4, which is a source gas of Ti component, or an organometallic compound containing Ti as a precursor. A method for forming a capacitor of a semiconductor device, characterized in that formed using any one selected from the group consisting of O3, O2, plasma O2, N2O, plasma N2O or H2O at a concentration of ± 20g / ㎥. 제 7 항에 있어서, 상기 반응가스는 0.1∼1slm 정도를 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.8. The method of claim 7, wherein the reaction gas flows in a range of about 0.1 to about 1 slm. 제 1 항에 있어서, 상기 유전체막을 형성하는 단계는 막질의 특성을 향상시키기 위해 O2, N2O, N2 또는 NH3 분위기에서 200∼500℃의 온도에서 어닐링을 수행 하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the forming of the dielectric film comprises performing annealing at a temperature of 200 ° C. to 500 ° C. in an O 2, N 2 O, N 2, or NH 3 atmosphere to improve film quality. . 제 9 항에 있어서, 상기 NH3는 25∼1sccm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.10. The method of claim 9, wherein the NH3 flows at 25 to 1 sccm. 제 1 항에 있어서, 상기 유전체막을 형성하는 단계와 플레이트 전극을 형성하는 단계 사이에 스토리지 전극의 치밀화 또는 전극 표면의 균질성을 향상시키기 위해 400∼800℃의 온도로 N2 또는 NH3 분위기에서 어닐링을 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein annealing is performed in an N 2 or NH 3 atmosphere at a temperature of 400 ° C. to 800 ° C. to increase densification of the storage electrode or to improve homogeneity of the electrode surface between forming the dielectric layer and forming the plate electrode. A method for forming a capacitor of a semiconductor device, characterized in that. 제 1 항에 있어서, 상기 플레이트 전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the plate electrode is formed using doped polysilicon or any one metal selected from the group consisting of TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, and Pt. A method for forming a capacitor of a semiconductor device, characterized in that. 제 1 항에 있어서, 상기 플레이트 전극을 금속계 물질로 형성하는 경우, 플레이트 상부에 보호막 또는 완충막으로 200∼1000Å의 두께를 갖는 실리콘질화막 또는 도프트 폴리실리콘막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.2. The semiconductor device capacitor as claimed in claim 1, wherein when the plate electrode is formed of a metallic material, a silicon nitride film or a doped polysilicon film having a thickness of 200 to 1000 Å is formed on the plate as a protective film or a buffer film. Formation method. 제 1 항에 있어서, 상기 플레이트 전극 상에 Al2O3, TiO2, HfO2 및 La2O3로 이루어지는 그룹으로부터 선택되는 어느 하나를 사용하여 50∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein a thickness of 50 to 100 kW is formed on the plate electrode by using any one selected from the group consisting of Al2O3, TiO2, HfO2, and La2O3. 반도체 기판 상에 스토리지 전극을 형성하는 단계;Forming a storage electrode on the semiconductor substrate; 상기 스토리지 전극 상에 TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막을 형성하는 단계; 및Forming a dielectric film having a triple structure of TiO 2 / Al 2 O 3 / TiO 2 on the storage electrode; And 상기 TiO2/Al2O3/TiO2로 이루어지는 삼중 구조의 유전체막 상에 플레이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Forming a plate electrode on the dielectric layer having a triple structure consisting of TiO 2 / Al 2 O 3 / TiO 2. 제 1 항에 있어서, 상기 TiO2로 이루어지는 유전체막은 15∼60Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of TiO2 is formed to a thickness of 15 to 60 kPa. 제 1 항에 있어서, 상기 Al2O3로 이루어지는 유전체막은 5∼20Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of Al2O3 is formed to a thickness of 5 to 20 [mu] s.
KR1020040098501A 2004-11-29 2004-11-29 Method for forming capacitor of semiconductor device KR20060059416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098501A KR20060059416A (en) 2004-11-29 2004-11-29 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098501A KR20060059416A (en) 2004-11-29 2004-11-29 Method for forming capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060059416A true KR20060059416A (en) 2006-06-02

Family

ID=37156606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098501A KR20060059416A (en) 2004-11-29 2004-11-29 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060059416A (en)

Similar Documents

Publication Publication Date Title
US7361548B2 (en) Methods of forming a capacitor using an atomic layer deposition process
JP5094057B2 (en) Capacitor manufacturing method for semiconductor device
US6656789B2 (en) Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
KR100772099B1 (en) Method for forming capacitor of semiconductor device
KR20030083442A (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR100713906B1 (en) Method for forming capacitor of semiconductor device
KR100772101B1 (en) Method for forming capacitor of semiconductor device
KR100596805B1 (en) Method for forming capacitor of semiconductor device
KR100500940B1 (en) Method for fabricating capacitor in semiconductor device
KR100587082B1 (en) Method for forming capacitor of semiconductor device
KR100668832B1 (en) Method for forming capacitor of semiconductor device
KR20060059416A (en) Method for forming capacitor of semiconductor device
KR100772100B1 (en) Method for forming capacitor of semiconductor device
KR100680952B1 (en) Method for forming capacitor of semiconductor device
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100668849B1 (en) Method for forming capacitor of semiconductor device
KR100713908B1 (en) Method for forming capacitor of semiconductor device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100713922B1 (en) Method for forming capacitor of semiconductor device
KR100798735B1 (en) Capacitor and method of manufacturing the same
KR20080062726A (en) Metal-insulator-metal capacitor having high capacitance and method of fabricating the same
KR100582404B1 (en) Method for fabricating capacitor in semiconductor device
KR20090002491A (en) Metal-insulator-metal capacitor having high capacitance and method of fabricating the same
KR20040003967A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid