KR20060053933A - 에러 확산과 또 다른 디더딩을 결합함으로써 비디오데이터를 처리하는 방법 및 장치 - Google Patents

에러 확산과 또 다른 디더딩을 결합함으로써 비디오데이터를 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR20060053933A
KR20060053933A KR1020050065710A KR20050065710A KR20060053933A KR 20060053933 A KR20060053933 A KR 20060053933A KR 1020050065710 A KR1020050065710 A KR 1020050065710A KR 20050065710 A KR20050065710 A KR 20050065710A KR 20060053933 A KR20060053933 A KR 20060053933A
Authority
KR
South Korea
Prior art keywords
pixel
cell
dithering
error
mask
Prior art date
Application number
KR1020050065710A
Other languages
English (en)
Inventor
세바스티안 바이트브루치
세드릭 데볼트
코레아 카를로스
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP04291878A external-priority patent/EP1619651A1/en
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20060053933A publication Critical patent/KR20060053933A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G09G3/2062—Display of intermediate tones using error diffusion using error diffusion in time
    • G09G3/2066—Display of intermediate tones using error diffusion using error diffusion in time with error diffusion in both space and time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

그레이 스케일 표시를 향상시키기 위하여, 몇가지 디더링법, 즉 셀-기반 디더링, 멀티-마스크 디더링, 또는 에러 확산이 사용되고 있다. 이들 각각은 특정한 단점을 가진다. 이들의 단순한 조합은 예상되는 장점을 가져오지 않는다. 그러나, 예컨대 멀티-마스크 디더링(4')의 결과가 스위치(8)에 의해 에러 확산(2)을 제어하기 위하여 사용되는 경우에는 향상된 결과가 얻어진다.

Description

에러 확산과 또 다른 디더딩을 결합함으로써 비디오 데이터를 처리하는 방법 및 장치{METHOD AND DEVICE FOR PROCESSING VIDEO DATA BY COMBINING ERROR DIFFUSION AND ANOTHER DITHERING}
도 1은 픽셀-기반 디더링과 셀-기반 디더링의 원리를 보여주는 개략도.
도 2는 에러 확산의 원리를 보여주는 개략도.
도 3은 멀티-마스크 디더링 및 에러 확산의 결합을 보여주는 블록도.
도 4는 본 발명의 제 1 실시예에 따른 멀티-마스크 디더링과 에러 확산의 향상된 결합을 보여주는 블록도.
도 5는 본 발명의 제 2 실시예를 보여주는 블록도.
<도면의 주요 부분의 설명>
1 : 디감마 블록
2 : 에러 확산 블록
3, 3' : 가산기
4, 4' : 멀티-마스크 디더링 블록
6 : 절단
7 : 디스플레이
8 : 스위치
9 : 제한기
본 발명은 화상의 픽셀에 대응하는 복수의 휘도 요소를 구비하는 디스플레이 장치 상의 디스플레이를 위해 비디오 데이터를 처리하는 방법으로서, 여기서 비디오 프레임 또는 필드의 시간은 복수의 서브-필드로 분할되고, 이 서브-필드 동안 상기 휘도 요소는 픽셀을 점등하는 p개의 가능한 비디오 레벨을 인코딩하는데 사용되는 n 비트의 서브-필드 코드 워드에 대응하는 작은 펄스의 광 방출을 위해 활성화될 수 있는, 비디오 데이터 처리 방법에 관한 것으로서, 상기 방법은: 양자화 에러를 감소시키기 위하여 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링을 수행하는 단계로서, 상기 디더링은 각각의 픽셀 또는 셀에 대해 "1" 또는 "0"의 디더값을 출력하며, 하나의 셀은 하나의 픽셀의 하나의 휘도 요소인, 디더링 수행 단계와, 상기 양자화 에러를 감소시키기 위하여 각각의 픽셀 또는 셀에 대해 에러 확산을 수행하는 단계를 포함한다. 더 나아가, 본 발명은 비디오 데이터를 처리하는 대응하는 장치에 관한 것이다.
PDP는, 단지 "ON" 또는 "OFF"일 수만 있는 방전 셀의 매트릭스 어레이를 이용한다. 또한, 그레이 레벨이 광 방출의 아날로그 제어에 의해 표현되는 CRT나 LCD와는 달리, PDP는 프레임당 광 펄스(서스테인 펄스)의 개수를 변조함으로써 그레이 레벨을 제어한다. 이 시간-변조는, 눈의 시간 응답에 대응하여 하나의 주기에 걸쳐 눈에 의해 통합될 것이다. 진폭 비디오는 소정 주파수에서 발생하는 광 펄스의 개수에 의해 표현되기 때문에, 더 큰 진폭은 더 많은 광 펄스를 의미하며 따라서 더 많은 "ON" 시간을 의미한다. 이런 이유로, 이러한 종류의 변조는 또한 PWM(pulse width modulation: 펄스폭변조)라고 알려져 있다.
이러한 PWM은 PDP 영상 품질 문제들 중 하나, 즉 특히 화상의 더 어두운 영역에서의 열악한 그레이 스케일 표현 품질에 대한 원인이다. 이는, 디스플레이된 휘도가 펄스의 개수에 대해 선형이지만 노이즈에 대한 눈 반응과 민감도는 선형이 아닌 것에 기인한다. 더 어두운 영역에서 눈은 더 밝은 영역에서보다 더 민감하다. 이는 현대의 PDP가 256개의 별도의 그레이 레벨을 디스플레이할 수 있음에도 불구하고, 양자화 에러는 더 어두운 영역에서 매우 현저할 것임을 의미한다.
더 양호한 그레이 스케일 표현을 성취하기 위하여, 내부 데이터 프로세싱 내에서, 최종 비디오 그레이 스케일 진폭 분해를 위한 절단 이전에, 프로세싱된 비디오 신호에 디더링 신호가 추가된다. 디더링(dithering)은 기술문헌으로부터 잘 알려져 있는 기법이며, 디스플레이된 분해 비트의 감소된 개수에 기인하는 양자화 노이즈의 효과를 감소시키기 위해 사용된다. 디더링은, 중간에 인위적인 레벨을 추가함으로써, 그레이 스케일 표현을 향상시키지만, 짧은 시청 거리에서 인간 시청자에게만 지각가능한 고주파수 저진폭 디더링 노이즈를 추가시킨다. PDP에 대해 사용되는 디더링은 주로 2가지 종류가 있다:
- 셀-기반 디더링(EP1269457) 및 그 향상된 버전: 멀티-마스크 디더링(EP1262947)은 그레이 스케일 표현을 향상시키지만 고주파수 저진폭 디더링 패턴( 예컨대, 체커 패턴)을 추가시킨다. 이 두 자료의 내용은 인용문헌으로서 본 명세서에 병합된다. 이러한 디더링 개념은 공간적 및 시간적 눈 통합 기능에 기초한다. 다시 말해서, 값 1 과 2 사이에 위치하는 레벨을 단순히 이들 값을 공간적으로 및 시간적으로 혼합함으로써 디스플레이하는 것이 가능하다. 그러나, 이러한 방법으로는 짜증나는 저주파수 깜빡임을 도입하지 않으면서 3개의 추가 비트보다 더 많은 비트를 렌더링하는 것은 불가능하다. 이러한 개념의 주된 장점은 이 방법에 의해 도입되는 부자연스러운 디더링 패턴이 정상 시청 거리에서는 거의 보이지 않는다는 것이다. 더 나아가, 이 방법은 화상 내용에 대해 독립적이다.
- 에러-확산: 이 방법은 그레이 스케일 표현을 향상시키며 아무런 디더링 패턴을 생성하지 않는다. 이 방법은 이웃하는 셀들에 분수 부분들을 분배하는 것에 기초한다. 그러나, 이것은 주로 더 어두운 영역에 노이즈를 추가한다(이 노이즈는 시간적인 노이즈없는 정적 화상에 대해 더 현저하게 된다). 이론적으로, 이 방법으로 더 많은 비트를 렌더링하는 것이 가능하지만 특정 한계 이후 이득은 더 이상 가시적이지 않고 오히려 노이즈가 증가한다. 마지막으로, 이 방법은 정상 시청 거리에서조차 가시적인 노이즈를 추가하는 단점을 가지지만 동영상에 대해서는 더 자연스럽다고 말할 수 있다. 더 나아가, 이 방법은 화상 내용에 대해 종속적이다.
아래에서는, 디더링의 필요성이 상세하게 지적된다. 앞에서 언급된 바와 같이, PDP는 PWM(펄스폭변조)를 사용하여 그레이의 서로다른 색농도를 생성시킨다. 휘도가 인가된 음극 전압에 대해 대략적인 2차 방정식인 CRT와는 대조적으로, 휘도는 방전 펄스의 개수에 대해 선형이다. 따라서, 대략적인 디지털 2차 디감마 함수 (degamma function)가 PWM 이전에 비디오에 인가되어야만 한다.
이 디감마 함수를 통해, 더 작은 개수의 비디오 레벨에 대하여, 많은 입력 레벨들이 동일 출력 레벨로 매핑된다. 다시 말해서, 더 어두운 영역에 있어서, 양자화 비트의 출력된 개수는 입력된 개수보다 더 작으며, 특히 16개보다 더 작은 특정 값(비디오 입력에 대해 8 비트로 작업할 때)은 모두 값 0으로 매핑된다(이는 비디오에 대해 실제로는 수용불가능한 4비트 분해에 대응한다). 참으로, 11의 입력 비디오 레벨에 대응하는 출력 값은, 2.2의 감마값의 경우(표준 비디오)에 있어서, 출력 = 255 ×(11/255)2.2 = 0.25 이다. 그러나, PDP와 같은 8-비트 디스플레이는 이러한 분수 부분을 렌더링할 수 없을 것이다. 따라서, 특별한 조치가 행해지지 않는다면, 낮은 입력 레벨들은 모두 0 으로 매핑되고, 나머지도 같은 식으로 매핑될 것이다.
그러나, 이미 말한 바와 같이, 디더링은 절단에 대해 진폭 분해 비트의 손실을 회피하기 위한 알려진 방법이다. 디더링은, 절단 이전에 분해가 가능한 경우에만 적용되며, 이는 현재 경우(더 많은 비트가 디감마에 대해 사용되는 경우)이다. 디더링은 원칙적으로 절단에 의해 손실된 비트 개수만큼의 비트 개수를 복구할 수 있다. 그러나, 디더링 노이즈 주파수는, 디더링 비트의 개수와 함께, 감소하며 따라서 더 현저하게 된다.
1 비트의 디더링은 이용가능한 출력 레벨의 개수를 2로 곱하는 것에 대응하며, 2 비트의 디더링은 출력 레벨의 개수를 4로 곱하는 것에 대응하고, 3 비트의 디더링은 출력 레벨의 개수를 8로 곱하는 것에 대응한다. 첫번째 입력 비디오 레벨(1)을 렌더링하는데 필요한 요구되는 분수 비트의 양은 255 ×(1/255)2.2 = 0.00129 이고 0.00129 × 210 ≥ 1 이기 때문에 10 비트이다.
셀-기반 디더링은, 패널의 매 셀에 대해 한정되며 이 패널의 매 픽셀(3개의 셀)에 대해서는 한정되지 않는, 디더링 패턴을 추가한다. 하나의 패널 픽셀은 3개의 셀, 즉 적색 셀, 녹색 셀, 및 청색 셀로 구성된다. 이는 디더링 노이즈를 더 세밀하게 렌더링하고 따라서 인간 시청자에게 덜 인식가능하다는 장점을 가진다. 그 차이는 도 1에서 직관적으로 알 수 있다.
멀티-마스크 디더링은 렌더링될 분수 부분에 종속하여 서로 다른 종류의 디더링 함수를 사용함으로써 셀-기반 디더링을 향상시킨 버전을 나타낸다. 예를 들어, 값 x의 8개의 서로 다른 분수 부분을 렌더링할 수 있는 3비트 디더링에 있어서, 8개의 서로 다른 마스크가 아래에 기술된 바와 같이 사용될 것이다(참고, EP 1 262 947).
x.000과 x.125 사이의 입력 --> 마스크 0 (0으로 가득찬 마스크)
x.125와 x.250 사이의 입력 --> 마스크 1
x.250과 x.375 사이의 입력 --> 마스크 2
x.375와 x.500 사이의 입력 --> 마스크 3
x.500과 x.625 사이의 입력 --> 마스크 4
x.625와 x.750 사이의 입력 --> 마스크 5
x.750과 x.875 사이의 입력 --> 마스크 6
x.875와 1 사이의 입력 --> 마스크 7
아래 표에 몇가지 마스크의 예가 주어져 있는데, 여기서 각각의 프레임(Frame) 또는 마스크는 4×4 = 16 개의 셀을 커버한다. 마스크 1은 level 1/8에 대해 한정된 마스크이고, 마스크 2는 level 1/4에 대해 한정된 마스크이며, 마스크 3은 level 3/8에 대해 한정된 마스크이며, 마스크 4는 level 1/2에 대해 한정된 마스크이고, 마스크 5는 level 5/8에 대해 한정된 마스크이고, 마스크 6은 level 3/4에 대해 한정된 마스크이고, 마스크 7은 level 7/8에 대해 한정된 마스크이다.
Figure 112005039265307-PAT00001
이들 패턴은 노이즈 있는 정적인 패턴, 라인 깜빡거림의 크기를 감소시키기 위하여, 또한 서로 다른 디더링 패턴들 사이의 비대칭성에 의해 도입되는 노이즈를 감소시키기 위하여 선택되었다. 이런 해법의 주된 장점은 마스크는 고정적이며, 화상의 비디오 내용에 대해서 종속적이지 않다는 것이다. 그러나, 단지 3비트만이 렌더링될 수 있는데, 이는 8의 최소 입력값에 대응한다(디감마 함수의 상기 방정식으 로부터 이해될 수 있는 바와 같이, 0과 8 사이의 모든 값은 손실된다).
디더링과는 대조적으로, 에러 확산은, 현재 픽셀 신호를 예컨대 이 신호 값의 정수 부분을 유지시켜 양자화한 양자화 에러(분수 부분)를 미래의 픽셀들로 전달하는 이웃 연산(neighbourhood operation)이다. 형식적으로, Floyd(플로이드)와 Steinberg(스타인버그)(Proc. Soc. Information Display, 1976, vol.17, no.2, pp.75-78, "An adaptive algorithm for spatial greyscale")는 출력 픽셀 y[n]을 픽셀 신호 즉 입력 픽셀 x[n]을 조정하고 라운딩함으로써 다음과 같이 정의한다: y[n] = int(x[n] + xe[n] {여기서 xe[n]은
Figure 112005039265307-PAT00002
으로서 이전에 반복들 동안에 축적된 확산된 에러(분수 부분)이며, 여기서 ye[n]은 ye[n] = (x[n]+xe[n])-y[n] 과 같은 다양한 분수 부분을 나타낸다).
비록 에러 확산 영상이 눈에 대해 매우 편안하지만(도입된 노이즈는 자연스러운 비디오 노이즈와 유사하다), 알고리즘은 매우 짜증날 수 있는 그리고 멀티-마스크 디더링과 같은 매트릭스 해법에서는 결코 발생하지 않는 (화상 내용에 종속하여) 어떤 원하지 않는 텍스처를 생성한다.
에러 확산 처리 그 자체는 3개의 단계로 이루어진다. 첫째, 원래의 입력 값과 확산된 과거의 에러(현재 픽셀의 위와 좌측에 위치된)의 합으로서 수정된 입력이 형성된다. 두번째 단계에서, 이 수정된 에러는 출력을 산출하기 위하여 라운딩된다. 마지막 단계로서, 수정된 입력과 최종 출력 사이의 차이로서 양자화 에러(나 머지 분수 부분)가 계산된다. 그후, 이 양자화 에러는 여러 방식으로 선택될 수 있는 계수를 이용하여 이 양자화 에러를 가중시킴으로써 이웃하는 픽셀들로 확산될 것이다.
도 2는 이러한 원리를 예시한다. 본 예의 첫째 단계에서, 현재 픽셀의 값은 4.5 이다. 그 다음에, 이 값은 4로 라운딩되어 0.5의 에러를 생성한다. 이 에러는 3개의 서로 다른 계수(오른쪽 픽셀에 대해 0.5, 오른쪽 아래 픽셀에 대해 0.3, 아래 픽셀에 대해 0.2)를 사용하여 3개의 이웃하는 픽셀에 확산될 것이다. 통상적으로, 이 계수들은 에너지를 일정하게 유지시키도록 선택된다(계수의 합은 1). 이는 화상 내에 양호한 안정성을 유지시키기 위해 필수적이다. 이들 단계들 이후, 3개의 픽셀의 값은 변화되었다:
4.85 + 0.5 × 0.5 = 5.1
4.55 + 0.5 × 0.3 = 4.7
5.10 + 0.5 × 0.2 = 5.2
그 다음에, 이 처리는 값 5.1 을 가진 현재 픽셀을 이용하여 계속될 것이다.
이 개념의 주된 단점은 화상 내용에 대한 그 종속성이다. 참으로 확산 에러는 현재 픽셀의 값에 종속하며, 그 효과는 오직 그 이웃에 대해서만 가시적이고 따라서 화상 종속적이다. 더 나아가, 매우 낮은 레벨의 렌더링은 신속한 효과를 가지기에는 그 확산 에러가 너무 작기 때문에 서로 멀리 있는 몇개의 확산되어 있는 픽셀들에 기초한다. 마지막으로, 그 효과는 실제 가시적인 레벨보다 낮은 레벨에 대해 노이즈가 더 많다는 것이다.
한편으로, 매우 비가시적인 방식으로 3비트의 분수 부분을 렌더링할 수 있는 멀티-마스크 셀-기반 매트릭스 디더링이 있고, 다른 한편으로, CRT 표준과 유사한 그레이스케일 품질을 가지기 위해서는 10비트까지가 필수적이다. 더 나아가, 에러 확산 홀로 더 많은 레벨을 렌더링할 수 있으나, 최종 화상 품질이 가능한 만큼 향상되지 않는 노이즈많은 방식으로 되고, 그 결과는 오늘날 대면적 스크린을 위한 주된 애플리케이션은 아닌 매우 긴 시청 거리에서만 양호할 것이다. 에러 확산과 멀티-마스크 디더링의 결합은, 만약 양 개념의 주된 장점, 즉 더 많은 비트를 가진 매우 비가시적인 디더링 패턴을 유지할 수만 있다면, 더 많은 비트의 분수 부분을 렌더링하는데 도움을 줄 수 있다(본 명세서의 아래 부분에서 예로서 8비트가 고찰될 것이다).
이들 알고리즘을 결합하는 단순한 가능성이 도 3에 도시된다.
일반 표현 "8.8 비트"는 8-비트 정수와 8-비트 분수 부분을 의미한다. 8 비트의 분수 부분은 다르게 취급될 것이기 때문에, 이 분수 부분은 "3.5"라고 기술되는 3개의 MSB와 이어지는 5개의 LSB로 분해될 것이다. 마지막으로, 16-비트의 정보는 8.3.5 비트 형태하에서 기술된다.
도 3의 경우, 8 비트의 비디오 정보는 디감마 블록(1)으로 전달된다. 이 블록(1)은 8.3.5 비트의 정보를 출력하기 위하여 16 비트 분해도를 가진 2차방정식 디감마 함수를 실행할 것이다. 5개의 최하위 비트는 앞서 설명된 바와 같은 표준 에러 확산 원리에 따라 블록(2)에서 확산될 것이다. 따라서, 이 블록 이후, 오직 8.3 비트의 정보만이 존재한다{5개의 LSB는 이전에 확산되며, 가산기(3)로 기호화 되어 있다}. 3 비트의 분수 부분은, 프레임 수, 픽셀 위치 및 컬러(R, G, B)에 종속하여 화상에 인가될 멀티-마스크 디더링 함수(4, 5) 중에서 적합한 마스크(4)를 선택하는데 사용된다. 이 위치에서, 이 마스크의 출력값은 현재 8.3 비트 값에 가산되는 (값 "0"에 대응하는) 000 이거나 (값 "1"에 대응하는) 111 이다. 그후 단순 절단(6)은 디스플레이(7)로 표준 8-비트 정수를 출력할 것이다.
여기서 기술된 개념은 단순하고 명확하다. 그러나, 이는 적절하게 작동하지 않는다. 실제로 이 개념에 있어서 두개의 디더링 모두는 하나씩 독립적으로 인가된다. 이는 수직적인 또는 대각선적인 주기적인 구조의 형태로 스크린 상에 일종의 간섭현상을 보여준다. 이들 주기적인 구조는 매우 성가시며 디더링 함수의 대부분을 무력화시킴으로써, 결과적으로 분수 부분의 렌더링이 8개의 목표 비트를 성취할 수 없게 한다.
이러한 관점에서, 본 발명의 목적은 더 양호한 화상 품질을 보장하도록 비디오 데이터를 처리하는 방법 및 장치를 제공하는 것이다.
본 발명에 따라, 이러한 목적은, 화상의 픽셀에 대응하는 복수의 휘도 요소를 구비하는 디스플레이 장치 상의 디스플레이를 위해 비디오 데이터를 처리하는 방법으로서, 여기서 비디오 프레임 또는 필드의 시간은 복수의 서브-필드로 분할되고, 이 서브-필드 동안 상기 휘도 요소는 픽셀을 점등하는 p개의 가능한 비디오 레벨을 인코딩하는데 사용되는 n 비트의 서브-필드 코드 워드에 대응하는 작은 펄스 의 광 방출을 위해 활성화될 수 있는, 비디오 데이터 처리 방법에 의해 성취되는데, 상기 방법은: 양자화 에러를 감소시키기 위하여 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링을 수행하는 단계로서, 상기 디더링은 각각의 픽셀 또는 셀에 대해 "1" 또는 "0"의 디더값을 출력하며, 하나의 셀은 하나의 픽셀의 하나의 휘도 요소인, 디더링 수행 단계와, 상기 양자화 에러를 감소시키기 위하여 각각의 픽셀 또는 셀에 대해 에러 확산을 수행하는 단계로서, 하나의 픽셀 또는 셀에 대한 에러 확산은, 에러 확산 동안에, 디더 값이 "1"과 같을 때 상기 픽셀 또는 셀의 값에 추가되는, 에러 확산 단계를 포함한다.
또한, 화상의 픽셀에 대응하는 복수의 휘도 요소를 구비하는 디스플레이 장치 상의 디스플레이를 위해 비디오 데이터를 처리하는 장치로서, 여기서 비디오 프레임 또는 필드의 시간은 복수의 서브-필드로 분할되고, 이 서브-필드 동안 상기 휘도 요소는 픽셀을 점등하는 p개의 가능한 비디오 레벨을 인코딩하는데 사용되는 n 비트의 서브-필드 코드 워드에 대응하는 작은 펄스의 광 방출을 위해 활성화될 수 있는, 비디오 데이터 처리 장치로서: 양자화 에러를 감소시키기 위하여 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링을 수행하는 디더링 수단으로서, 상기 디더링은 각각의 픽셀 또는 셀에 대해 "1" 또는 "0"의 디더값을 출력하며, 하나의 셀은 하나의 픽셀의 하나의 휘도 요소인, 디더링 수단과, 상기 양자화 에러를 감소시키기 위하여 또한 에러 확산을 수행하는 확산 수단으로서, 상기 디더링 수단의 출력 신호는, 하나의 픽셀 또는 셀에 대한 에러 확산이, 디더 값이 "1"과 같을 때 상기 픽셀 또는 셀의 값에 추가될 수 있도록 상기 확산 수단으로 공급되는, 확산 수 단을 포함한다.
유리하게, 에러 확산은 셀-기반, 픽셀-기반 또는 멀티-마스크 디더링의 제어하게 인가된다. 따라서 성가신 결함(artifact)들은 회피될 수 있다.
픽셀 또는 셀에 대한 에러 확산은 디더링의 값이 "1"인 경우에 수행된다. 디더링의 값은 통상적으로 "0"이거나 "1"이기 때문에 이들 값은 또한 스위칭 비트로서 사용될 수 있다.
코드 워드는, 코드 워드의 분수 부분이 형성될 수 있도록 하며 또한 에러 확산이 분수 부분의 모든 비트에 인가될 수 있도록, n 비트보다 많은 비트로 처리되어야 한다. 그러나, 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링의 결과가 에러 확산을 스위칭 온 또는 스위칭 오프하기 위한 스위칭 파라미터로서 사용되는 경우에, 최상의 결과가 얻어진다.
특히, 분수 부분의 최상위 비트 또는 한쌍의 최상위 비트가 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링의 값을 결정하는데 사용될 수 있다. 따라서, 오직 더 큰 양자화 에러만이 에러 확산을 개시시키며, 반면에 더 작은 양자화 에러에 대한 에러 확산은 하나의 셀 또는 하나의 픽셀에 대해 축적될 수 있다. 따라서, 에러 확산은 화상의 내용에 종속하여 수행될 수 있다. 에러가 확산되지 않는 경우 이 에러는 미래 픽셀을 위해 저장될 수 있다.
에러 확산에 의해 픽셀 또는 셀에 가산될 에러는 최대값 에러로 제한될 수 있다. 바람직하게 이러한 최대값 에러는 1 이다. 이러한 제한은 에러가 과도하게 증가하지 않는 것을 보장한다.
이제 본 발명은 첨부된 도면을 참조하여 더 상세히 기술될 것이다.
에러 확산을 멀티-마스크/셀-기반 디더링에 결합하는 것의 주된 문제는, 멀티-마스크에 유사한 디더링의 구조의 장점을 유지하면서도 더 많은 비트의 분수 부분의 렌더링을 성취하여야만 한다는 것이다. 본 발명에 따라, 이는 분수 부분의 모든 8 비트의 확산에 의해 성취되지만 에러는 각자의 멀티-마스크 값이 1을 가지는 셀에 대해서만 인가될 것이다. 멀티-마스크 값을 결정하기 위하여, 분수 부분의 3개의 최상위 비트가 선택될 것이다. 이러한 개념은 도 4에서 예시된다.
입력된 8 비트의 비디오 정보는 디감마 블록(1)으로 전달된다. 이 블록(1)은 8.3.5 비트의 정보를 출력하기 위하여 16 비트의 분해도를 가진 2차방정식 함수를 실행할 것이다. 완전한 정보는 에러 확산 블록(2)으로 입력되고, 이 에러 확산 블록(2)에서 가산기(3')로 전달된다. 디감마 블록(1)으로부터의 출력의 분수 부분의 3개의 MSB는, 1 또는 0 인 멀티-마스크 디더링(4')의 출력을 한정하는데 사용된다. 스위치(8)는 멀티-마스크 블록(4')의 출력에 의해 제어된다. 1의 경우, 이 픽셀로 확산된 에러는 에러 확산 블록(2)으로 가기 전에 가산기(3')에 의해 수용되어 픽셀에 가산된다. 멀티-마스크(4')의 출력이 0인 경우, 확산된 에러는 거절되고, 에러 확산 블록(2) 내부에서 스위치(8)를 경유하여 재-주입될 것이다. 최종 확산 에러 xe' 및 분수 부분 ye'는 다음과 같다:
Figure 112005039265307-PAT00003
및
Figure 112005039265307-PAT00004
에러 확산은 오직 멀티-마스크 매트릭스 방식으로 이 개념의 모든 장점을 유지하면서 인가될 것이다. 다른 한편, 멀티-마스크 방식으로 인가되는 값은 8-비트 분수이며 에러 확산 원리를 따른다.
도 4에 예시된 바와 같이, 확산된 에러는 에러가 (자주 거절되는 경우) 더 높은 횟수의 반복에 대해 축적될 수 있기 때문에 1.8 비트에까지 이를 수 있다.
본 명세서의 도입부에서 주어진 표에 의해 정의된 마스크를 사용하는 경우, 적절한 위치에서 에러를 가산하기 위하여 순환적인 치환(circular permutation)이 행해져야만 한다:
x.000과 x.125 사이의 입력 --> 마스크 1 (상기 도입부의 표에서 level 1/8에 대응하는 마스크)
x.125와 x.250 사이의 입력 --> 마스크 2 (상기 도입부의 표에서 level 1/4에 대응하는 마스크)
x.250과 x.375 사이의 입력 --> 마스크 3 (상기 도입부의 표에서 level 3/8에 대응하는 마스크)
x.375와 x.500 사이의 입력 --> 마스크 4 (상기 도입부의 표에서 level 1/2에 대응하는 마스크)
x.500과 x.625 사이의 입력 --> 마스크 5 (상기 도입부의 표에서 level 5/8에 대응하는 마스크)
x.625와 x.750 사이의 입력 --> 마스크 6 (상기 도입부의 표에서 level 3/4에 대응하는 마스크)
x.750과 x.875 사이의 입력 --> 마스크 7 (상기 도입부의 표에서 level 7/8에 대응하는 마스크)
x.875와 1 사이의 입력 --> 마스크 8 (1로 가득찬 마스크)
본 발명의 향상된 실시예가 도 5에 도시된다. 하나의 픽셀로 확산된 에러는, 멀티-마스크 값에 종속하여, 에러 확산 블록(2) 내부에서 재-주입될 수 있기 때문에, 에러가 상당히 증가할 수 있다는 것을 이해하기 쉽다. 따라서, 본 개념의 향상은, 에러가 제한기(9)에 의해 최대로 현재 픽셀에 가산될 수 있는 에러를 제한하는 것일 것이다. 그 나머지는 도 5에 도시된 바와 같이 에러 확산 블록 내부에서 다시 재-주입된다.
개선된 개념은 이전의 개념과 유사하지만, 다만 픽셀에 가산되는 에러가 1.0까지로 제한되고, 그 나머지는 아래에 기술된 바와 같이 에러 확산 블록(2) 내에서 다시 재-주입된다는 사실만이 다르다:
Figure 112005039265307-PAT00005
및
Figure 112005039265307-PAT00006
위에서 기술된 실시예들은 PDP에 대한 것이다. 그러나, 임의의 종류의 디지털 디스플레이가 본 발명으로부터 이익을 얻을 수 있다.
상술한 바와 같이, 본 발명에 따라 더 양호한 화상 품질을 보장하도록 비디오 데이터를 처리하는 방법 및 장치가 제공된다.

Claims (8)

  1. 화상의 픽셀에 대응하는 복수의 휘도 요소를 구비하는 디스플레이 장치(7) 상의 디스플레이를 위해 비디오 데이터를 처리하는 방법으로서, 여기서 비디오 프레임 또는 필드의 시간은 복수의 서브-필드로 분할되고, 이 서브-필드 동안 상기 휘도 요소는 픽셀을 점등하는 p개의 가능한 비디오 레벨을 인코딩하는데 사용되는 n 비트의 서브-필드 코드 워드에 대응하는 작은 펄스의 광 방출을 위해 활성화될 수 있고, 상기 방법은:
    - 양자화 에러를 감소시키기 위하여 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링(4')을 수행하는 단계로서, 상기 디더링은 각각의 픽셀 또는 셀에 대해 "1" 또는 "0"의 디더값을 출력하며, 하나의 셀은 하나의 픽셀의 하나의 휘도 요소인, 디더링 수행 단계와,
    - 상기 양자화 에러를 감소시키기 위하여 각각의 픽셀 또는 셀에 대해 에러 확산(2)을 수행하는 단계를
    포함하는, 비디오 데이터를 처리하는 방법에 있어서,
    - 하나의 픽셀 또는 셀에 대한 에러 확산(2)은, 에러 확산 동안에, 상기 디더 값이 "1"과 같을 때 상기 픽셀 또는 셀의 값에 추가되는
    것을 특징으로 하는, 비디오 데이터를 처리하는 방법.
  2. 제 1 항에 있어서, 상기 코드 워드는 n 비트보다 더 많은 비트를 통해 처리 됨으로써, 렌더링된 코드 워드의 값 사이에 놓이는 값이 형성될 수 있게 되고, 상기 에러 확산(2)은 이들 값 각각의 모든 비트에 대해 인가되는, 비디오 데이터를 처리하는 방법.
  3. 제 2 항에 있어서, 분수 부분의 하나의 최상위 비트 또는 한쌍의 최상위 비트가 상기 디더링 값을 결정하는데 사용되는, 비디오 데이터를 처리하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 확산된 에러는 하나의 셀 또는 픽셀에 대해 축적되는, 비디오 데이터를 처리하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 에러 확산(2)에 의해 픽셀 또는 셀에 가산될 에러가 최대 에러로 제한되는, 비디오 데이터를 처리하는 방법.
  6. 제 5 항에 있어서, 상기 최대 에러는 1 인, 비디오 데이터를 처리하는 방법.
  7. 화상의 픽셀에 대응하는 복수의 휘도 요소를 구비하는 디스플레이 장치(7) 상의 디스플레이를 위해 비디오 데이터를 처리하는 장치로서, 여기서 비디오 프레임 또는 필드의 시간은 복수의 서브-필드로 분할되고, 이 서브-필드 동안 상기 휘도 요소는 픽셀을 점등하는 p개의 가능한 비디오 레벨을 인코딩하는데 사용되는 n 비트의 서브-필드 코드 워드에 대응하는 작은 펄스의 광 방출을 위해 활성화될 수 있고, 상기 장치는:
    - 양자화 에러를 감소시키기 위하여 셀-기반, 픽셀-기반, 또는 멀티-마스크 디더링을 수행하는 디더링 수단(4')으로서, 상기 디더링은 각각의 픽셀 또는 셀에 대해 "1" 또는 "0"의 디더값을 출력하며, 하나의 셀은 하나의 셀의 하나의 휘도 요소인, 디더링 수단(4')과,
    - 상기 양자화 에러를 감소시키기 위하여 또한 에러 확산을 수행하는 확산 수단(2)을
    포함하는, 비디오 데이터를 처리하는 장치에 있어서,
    상기 디더링 수단(4')의 출력 신호는, 하나의 픽셀 또는 셀에 대한 에러 확산(2)이, 디더 값이 "1"과 같을 때 상기 픽셀 또는 셀의 값에 추가될 수 있도록 상기 확산 수단(2)으로 공급되는
    것을 특징으로 하는, 비디오 데이터를 처리하는 장치.
  8. 제 7 항에 있어서, 확산된 에러는 하나의 셀 또는 픽셀에 대해 축적되는, 비디오 데이터를 처리하는 장치.
KR1020050065710A 2004-07-23 2005-07-20 에러 확산과 또 다른 디더딩을 결합함으로써 비디오데이터를 처리하는 방법 및 장치 KR20060053933A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP04291878A EP1619651A1 (en) 2004-07-23 2004-07-23 Method and device for processing video data by combining error diffusion and dithering
EP04291878.9 2004-07-23
EP04023434.6 2004-10-01
EP04023434 2004-10-01

Publications (1)

Publication Number Publication Date
KR20060053933A true KR20060053933A (ko) 2006-05-22

Family

ID=35656661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050065710A KR20060053933A (ko) 2004-07-23 2005-07-20 에러 확산과 또 다른 디더딩을 결합함으로써 비디오데이터를 처리하는 방법 및 장치

Country Status (4)

Country Link
US (1) US7738719B2 (ko)
JP (1) JP5074675B2 (ko)
KR (1) KR20060053933A (ko)
MX (1) MXPA05007706A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210441A (zh) * 2010-11-15 2013-07-17 Eizo株式会社 影像显示方法及用该影像显示方法的液晶显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287634A (ja) * 2005-03-31 2006-10-19 Pioneer Electronic Corp 信号処理装置、信号処理方法およびノイズ低減装置
US8339428B2 (en) * 2005-06-16 2012-12-25 Omnivision Technologies, Inc. Asynchronous display driving scheme and display
JPWO2007129362A1 (ja) * 2006-04-21 2009-09-17 日立プラズマディスプレイ株式会社 表示装置及びその誤差拡散方法
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
KR101245664B1 (ko) * 2007-10-25 2013-03-20 엘지디스플레이 주식회사 액정표시장치의 구동방법
US8451298B2 (en) * 2008-02-13 2013-05-28 Qualcomm Mems Technologies, Inc. Multi-level stochastic dithering with noise mitigation via sequential template averaging
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) * 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255687B1 (ko) * 1993-04-30 2000-05-01 윤종용 영상처리방법 및 장치
JP3354741B2 (ja) * 1995-04-17 2002-12-09 富士通株式会社 中間調表示方法及び中間調表示装置
EP1136974A1 (en) * 2000-03-22 2001-09-26 Deutsche Thomson-Brandt Gmbh Method for processing video data for a display device
EP1262947B1 (en) 2001-06-01 2013-10-09 Thomson Licensing Method and apparatus for processing video picture data for a display device
EP1262942A1 (en) * 2001-06-01 2002-12-04 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video data for a display device
US7076110B2 (en) * 2001-08-09 2006-07-11 Texas Instruments Incorporated Quantization error diffusion for digital imaging devices
US7079289B2 (en) * 2001-10-01 2006-07-18 Xerox Corporation Rank-order error diffusion image processing
JP4032737B2 (ja) * 2001-12-26 2008-01-16 松下電器産業株式会社 画像処理装置
JP3823858B2 (ja) * 2002-03-20 2006-09-20 セイコーエプソン株式会社 補正テーブルを用いたカラー画像データの補正方法
JP2003338928A (ja) * 2002-05-21 2003-11-28 Nec Corp 画像信号の誤差拡散処理回路
US6940521B2 (en) * 2002-12-24 2005-09-06 Pioneer Corporation Gray scale processing system and display device
US6851783B1 (en) * 2003-03-31 2005-02-08 Ricoh Co., Ltd. Replacement halftoning
KR100524313B1 (ko) * 2003-12-16 2005-11-01 엘지전자 주식회사 표시장치의 비디오 데이터 처리 방법 및 장치
JP3762933B2 (ja) * 2004-03-15 2006-04-05 株式会社日立プラズマパテントライセンシング 画像処理装置及びプラズマ・ディスプレイ・パネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210441A (zh) * 2010-11-15 2013-07-17 Eizo株式会社 影像显示方法及用该影像显示方法的液晶显示装置

Also Published As

Publication number Publication date
US7738719B2 (en) 2010-06-15
MXPA05007706A (es) 2006-01-26
US20060017746A1 (en) 2006-01-26
JP5074675B2 (ja) 2012-11-14
JP2006039556A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP5074675B2 (ja) 誤差拡散及び他のディザリングの組み合わせによる映像データ処理の方法及び装置
JP3630477B2 (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
EP1271459A1 (en) Method and device for compensating burning effects on display panel
US20070030285A1 (en) Method and device for processing video data for display on a display device
US8199831B2 (en) Method and device for coding video levels in a plasma display panel
KR100816273B1 (ko) 서브 필드들에 영상을 디스플레이하는 방법 및 장치
KR101077251B1 (ko) 허위 윤곽선 및 디더링 잡음 보상을 위한 비디오 화상 처리 방법
KR100625464B1 (ko) 플라즈마 디스플레이 패널의 화상처리 방법
US7729557B2 (en) Method and device for processing video data to be displayed on a display device
JP2006065329A (ja) ディザリング方法及び装置
KR20070035885A (ko) 플라즈마 디스플레이 장치의 화상처리 방법
KR101429130B1 (ko) 비디오 화상을 처리하기 위한 방법 및 장치
EP1619651A1 (en) Method and device for processing video data by combining error diffusion and dithering
JP2006520916A (ja) 表示装置の表示用映像データ処理の方法及び装置
JP3518205B2 (ja) 画像表示装置
KR100607247B1 (ko) 플라즈마 디스플레이 패널의 화상 처리 장치
EP1619649B1 (en) Method and device for processing video data by combining error diffusion and another dithering
KR100738816B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
JP3762933B2 (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
JP4403361B2 (ja) 表示処理方法、表示処理装置、および、表示システム
KR20070022596A (ko) 디스플레이 디바이스 상에 디스플레이될 비디오 데이터를처리하기 위한 방법 및 디바이스
KR20050032847A (ko) 계조 처리 방법
KR100579933B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
KR100625548B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
KR20060004393A (ko) 플라즈마 디스플레이 패널의 화상처리 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid