KR20060049445A

KR20060049445A - 디코딩 방법 및 디코딩 회로

Info

Publication number: KR20060049445A
Application number: KR1020050043641A
Authority: KR
Inventors: 스테판 켈레르; 라몬 오오메
Original assignee: 마이크로나스 게엠베하
Priority date: 2004-05-24
Filing date: 2005-05-24
Publication date: 2006-05-19
Also published as: JP2005341574A; DE102004025826A1; US7680219B2; US20050259765A1; EP1601148A3; EP1601148A2

Abstract

본 발명은 관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM로부터 비트 시퀀스(b, b')를 디코딩하는 방법에 관한 것이다. 본 발명에 따르면, 수신 확률(w, w')은 채널의 전달 특성을 고려하여 적응적으로 결정된다. 또한, 본 발명은 그 대응 회로(1)에 관한 것이다.

Description

디코딩 방법 및 디코딩 회로{METHOD AND CIRCUIT FOR DECODING A BIT SEQUENCE FROM QPSK OR QAM SYMBOLS}

도 1은 QPSK 또는 QAM 심볼을 디코딩하는 본 발명에 따른 회로(소프트 디매퍼)의 제 1 실시예의 블록도,

도 2는 QPSK 콘스텔레이션의 분할을 도시하는 도면,

도 2a는 동상(in-phase) 좌표의 MSB를 도시하는 도면,

도 2b는 직교 좌표의 MSB를 도시하는 도면,

도 3은 QPSK 연산에서의 도 1의 회로의 "소프트" 결정 정보의 본 발명에 따른 적응적 적용에 대한 가중화 함수를 나타내는 도면,

도 4는 QPSK 또는 QAM 심볼을 디코딩하는 본 발명에 따른 회로(소프트 디매퍼)의 제 2 실시예의 블록도,

도 5는 비계층적 16 QAM 콘스텔레이션의 분할을 도시하는 도면,

도 5a는 동상 좌표의 MSB를 도시하는 도면,

도 5b는 직교 좌표의 MSB를 도시하는 도면,

도 6은 콘스텔레이션 도면의 제 1 사분면에서의 16 QAM 콘스텔레이션의 QAM 심볼의 본 발명에 따른 재배열(리매핑)을 도시하는 도면,

도 6a는 추출 상태를 도시하는 도면,

도 6b는 Q 방향으로의 a1 만큼의 시프트 이후의 상태를 도시하는 도면,

도 6c는 I 방향으로의 b1 만큼의 시프트 이후의 상태를 도시하는 도면,

도 7은 콘스텔레이션 도면의 제 3 사분면에서의 16 QAM 콘스텔레이션의 QAM 심볼의 본 발명에 따른 재배열(리매핑)을 도시하는 도면,

도 7a는 추출 상태를 도시하는 도면,

도 7b는 Q 방향으로의 a2 만큼의 시프트 이후의 상태를 도시하는 도면,

도 7c는 I 방향으로의 b2 만큼의 시프트 이후의 상태를 도시하는 도면,

도 7d는 I 축 상에의 반사 이후의 상태를 도시하는 도면,

도 7e는 Q 축 상에의 반사 이후의 상태를 도시하는 도면,

도 8a는 도 5의 비계층적 16 QAM 콘스텔레이션(16 QAM 콘스텔레이션의 Q 좌표의 MSB/LSB에 유사하게 적용)의 I 좌표의 MSB의 로그 확률비를 나타내는 도면,

도 8b는 도 5의 비계층적 16 QAM 콘스텔레이션(16 QAM 콘스텔레이션의 Q 좌표의 MSB/LSB에 유사하게 적용)의 I 좌표의 LSB의 로그 확률비를 나타내는 도면,

도 9a는 Q=0인 도 8a 및 도 8b의 함수 부분을 도시하는 도면,

도 9b는 LSB에 있어서의 곡선의 시프트를 도시하는 도면,

도 10은 계층적 16 QAM 콘스텔레이션과 그 리매핑의 QAM 심볼의 좌표를 도시하는 도면,

도 11은 소프트 정보를 적응적으로 연산하기 위한 산술 장치의 블록도,

도 12는 QPSK 또는 QAM 심볼을 디코딩하는 본 발명에 따른 회로(소프트 디매퍼)의 제 3 실시예의 블록도,

도 13은 비계층적 64 QAM 콘스텔레이션의 심볼 좌표를 도시하는 도면,

도 14a는 도 13의 비계층적 64 QAM 콘스텔레이션의 I 좌표의 MSB의 로그 확률비(LLR)를 도시하는 도면,

도 14b는 도 13의 비계층적 64 QAM 콘스텔레이션의 I 좌표의 제 2 SB의 로그 확률비(LLR)를 도시하는 도면,

도 14c는 도 13의 비계층적 64 QAM 콘스텔레이션의 I 좌표의 LSB의 로그 확률비(LLR)를 도시하는 도면,

도 15a는 Q=0인 도 14a 및 도 14b의 함수 부분을 도시하는 도면,

도 15b는 하위 비트에 대한 곡선의 시프트를 도시하는 도면,

도 16은 종래 기술에 따른 하드 출력 디매퍼를 도시하는 도면,

도 17은 종래 기술의 소프트 출력 디매퍼를 도시하는 도면.

도면의 주요 부분에 대한 부호의 설명

1 : QPSK 또는 QAM 심볼로부터 비트 시퀀스를 디코딩하는 회로(디매퍼)

2 : "하드" 결정에 의해 QPSK 또는 QAM 심볼로부터 비트 시퀀스를 디코딩하는 회로(하드 결정 출력 디매퍼)

3 : 비트의 수신 확률을 결정하는 회로

4 : 비트의 수신 확률을 가중화하는 회로

5 : QPSK 또는 QAM 심볼을 재배열하는 회로(재매퍼)

6 : 산술 장치 7, 8 : 결정 임계값

100 : 소프트 결정 출력 디매퍼 200 : 하드 결정 출력 디매퍼

본 발명은 QPSK 또는 QAM 심볼로부터 비트 시퀀스를 디코딩하는 청구항 1, 7, 8, 9의 전문(preamble)에 따른 방법과, QPSK 또는 QAM 심볼로부터 비트 시퀀스를 디코딩하는 청구항 10, 11, 12의 전문에 따른 회로에 관한 것이다.

종래 기술에 기초하여, QPSK 또는 QAM 심볼을 디코딩하는데에는 필수적으로 2개의 기본적인 공지 방법이 있다. 소위 하드 디매핑(hard demapping) 접근 방법에서는, 콘스텔레이션 포인트(심볼 벡터)에 대한 명확한 결정에 기초하여, 개별 수신된 QPSK 또는 QAM 신호(수신된 벡터)가 할당된다(도 16). 소위 소프트 디매핑을 이용하여, 특정 QPSK 또는 QAM 심볼에 대한 임의의 주어진 결정의 신뢰성이 더해진 데이터가 구해지는 수신 신호의 데이터로서의 디코딩이 수행된다(도 17). 이들 소프트 결정 출력 디매퍼(demapper)에 대한 예가 미국 특허 제 6,661,282 호, 제 6,115,435 호, 제 6,226,333 호 및 제 6,424,685 호와, 2001 파도바 유니버시티, 전자부, 조사 보고서에 기술된 토사토 에프, 비소글리아 피의 문헌, "Simplified soft-output-demapper for binary interleaved COFDM with application to HIPERLAN/2"에 있다.

복조 데이터에 데이터의 오류 확률을 가중화하는 이러한 소프트 결정 디코딩 으로 순방향 오류 정정을 개선할 수 있다. M 레벨 QAM를 이용하는 통신 시스템에 있어서, 수신기는 2차원(복소) 수신 신호를 이용하여 채널 디코더에 있어서의 입력 신호로서 대응 소프트 결정값을 산출하는 디코딩 알고리즘을 필요로 한다. 이러한 유형의 시스템의 신뢰성을 확보하기 위한 선행 조건은, 임의의 주어진 심볼에 대한 올바른 출현 확률 파라미터를 대응하는 소프트 결정값을 산출하기 위한 기초로서 사용하는 것이다.

일반적으로, 수신기는, 개별적인 확률이 각각 승산되고 최상위 전체 확률을 가진 수신 시퀀스가 선택되는 소위 최대 확률 이론에 따라서, 동작한다. 필요한 개별적인 확률을 결정하는데 있어서의 주요 접근 방법은 수신 벡터와 최근접의 이상적인 심볼 벡터 사이의 유클리드 거리를 이용하는 것이다. 또한, 전송 채널은 잡음에 대한 가우스 진폭 분포를 나타내는 것으로 일반적으로 추측된다. 높은 신호 대 잡음비가 주어지면, 이러한 전송 채널에 대한 산술적인 최대 확률 함수는 다음과 같이 대략 표현된다.

여기서, i는 캐리어 i에 대한 지수이고,

CTF는 채널 전달 함수의 잡음 진폭이며,

σ²는 전송 채널의 잡음 분산이며,

r(i)는 좌표 I/Q를 가진 수신 벡터이며,

α₀은 전송된 "0"에 대응하는 콘스텔레이션 포인트 세트(전송된 "0"에 대한 "이상적인" 심볼 벡터에 대응)이며,

α₁은 전송된 "1"에 대응하는 콘스텔레이션 포인트 세트(전송된 "1"에 대한 "이상적인" 심볼 벡터에 대응)이다.

소위 COFDM(코드 직교 주파수 분할 다중화) 시스템에서, 순방향 오류 정정(FEC)에 대한 소프트 정보는 이러한 이유로 임의의 주어진 캐리어의 에너지, 검출된 잡음 에너지 및 대응하는 콘스텔레이션 포인트의 확률로부터 연산될 수 있다.

이를 달성하기 위한 종래의 접근 방법은 잡음 에너지를 고정하여 개시한다.

소프트 정보의 연산은 소위 매핑 또는 룩업 테이블을 이용하여 빈번하게 실행된다. 예를 들어, 미국 특허 제 6,115,435 호를 참조한다. 이러한 접근 방법을 이용하여, 예를 들어, DVB-T(디지털 비디오 방송 - 지상파), 특히, 16 QAM, 64 QAM, 비계층적 콘스텔레이션, 계층적 콘스텔레이션 등을 지원하는 여러 콘스텔레이션 또는 계층적 모드를 조정하는 것이 어렵다.

한편, 디코딩 특성이 명백하게 계산되면, 구현이 너무 복잡하거나, 유효 근사치 오류가 발생한다. 예를 들어, 미국 특허 제 6,424,685 호에서 극좌표로부터의 디코딩 특성에 대한 비교적 단순한 계산을 제공하고 있지만, 상이한 콘스텔레이션 또는 계층적 모드에 적용하기에는 상당한 노력이 필요하다는 것을 알았다.

디코딩 처리를 간략화하기 위해서, 최근의 공보에서는 수신된 콘스텔레이션 벡터의 보다 단순한 콘스텔레이션 배열로의 변환을 제시하고 있다. 본 명세서에서 사용된 용어는 "리매핑(remapping)"이다. 예를 들어, 미국 특허 제 6,661,282 호 에는 오프셋의 감산에 의한 리매핑을 기술하고 있다. 그러나, 이러한 과정은 16 QAM 방법에서만 적합하다. 미국 특허 제 6,226,333 호에는 회전자(rotator)를 이용한 단일 사분면으로부터의 QAM 심볼의 디코딩을 기술하고 있다.

따라서, 본 발명의 목적은, 상이한 콘스텔레이션과 계층적 모드가 구현가능하며 실제 용이하게 축소될 수 있는 대응 회로뿐만 아니라, QPSK 또는 QAM 심볼을 디코딩하는 방법을 제공하는 것이다. 또한, 디코딩 방법 또는 디코딩 회로는 디코딩된 QPSK 또는 QAM 심볼을 예측할 때 높은 신뢰성을 가져야 한다.

이러한 목적은 청구항 1, 7, 8, 9의 특징을 가진 방법과 청구항 10, 11, 12의 특징을 가진 회로에 의해 달성된다.

본 발명의 여러 실시예 및 이에 대한 변경예는 종속항에 제공된다.

다음은 도면에 기초하여 본 발명을 보다 상세히 설명한다.

도 1은 QPSK 또는 QAM 심볼을 디코딩하는 본 발명에 따른 회로의 제 1 실시예에 대한 블록도이다.

바람직하게, 이러한 회로는 QPSK 심볼을 디코딩하기에 적합하다. 그러나, 이러한 회로는 M 레벨(M = 16, 64 또는 그 이상)의 QAM 심볼을 디코딩하는데 또한 사용될 수 있다. 그러나, 이를 달성하기 위해서는 병렬 처리(도 4의 실시예에서 사용된 순차 신호 처리가 아님, 이하 참조)가 필요하다.

도 1의 디코딩 장치(1)에서, 기본적인 회로 장치는 "하드" 결정에 의해 QPSK 또는 QAM 심볼을 디코딩하는 회로(하드 결정 출력 디매퍼)와, 비트에 대한 수신 확률(w)을 결정하는 회로(3)와, 확률(w)에 계수(G)를 추가 가중화하는 회로(4)를 포함한다.

하드 결정 출력 디매퍼는 좌표 I/Q를 가진 수신된 신호 벡터(r)를 제공할 수 있는 입력부를 갖는다.

또한, 하드 결정 출력 디매퍼(2)는 소위 "하드" 결정 b를 탭핑(tap)하는 출력 HD(하드 결정)를 갖는다. 비트의 수신 확률(w)을 결정하기 위해, 하드 결정 디매퍼(2)의 다른 출력은 회로(3)의 입력에 접속되어 있다. 또한, 수신 확률에 계수(G)를 가중화하기 위해, 이러한 회로(3)의 출력은 회로(4)의 입력부에 접속되어 있다. 이러한 회로(4)는 "소프트" 결정 정보(g)가 탭핑될 수 있는 출력 SD(소프트 결정)를 갖는다.

회로(3, 4)는, 시변수와, 멀티캐리어 시스템의 경우에, 캐리어 에너지(S), 잡음 에너지(N) 및/또는 간섭에 대한 캐리어 의존 정보가 공급될 수 있는 제어 입력을 갖는다.

QPSK 콘스텔레이션에 대한 디매핑 과정이 이하에 설명된다.

동상 좌표(I)와 직교 좌표(Q)를 가지며 하드 결정 디매퍼(2)의 입력으로 전달되는 입력 벡터(r)는 이상적인 심볼 벡터(α)와 관련 비트 시퀀스(b)에 내부적으로 할당된다. 이러한 비트 시퀀스(b)는 하드 결정 출력 디매퍼(2)의 출력 HD에 탭 핑될 수 있다.

또한, 결정 임계값(7, 8)에 대한 수신된 신호 벡터(r)의 유클리드 거리는 하드 결정 출력 디매퍼(2) 내에서 결정된다(도 2 참조). 이러한 값(a)은 계속해서 소프트 결정 과정의 영향을 받는다. 회로(3)에서, 값(a)은 캐리어 에너지(S)(예를 들어, 채널 전달 함수(CTF)로부터 생성될 수 있음)에 따라서 로컬 잡음 에너지(N) 및/또는 간섭 에너지(IF)에 의해 결정되는 디매핑 특성(W)의 영향을 받는다. 이러한 연산에 의해 구해진 결과는 대응 비트에 대한 수신 확률 값(w)이다.

도 3은 상이한 수신 조건이 주어진 디매핑 특성(W)에 대한 곡선 계열의 예를 도시한다. 높은 수신 품질(높은 SINR)에 응답하여, 올바른 결정의 확률(w)은 증분 거리(a)에 따라서 초비례적으로 증가(w1)하는 반면에, 낮은 레벨의 신호 대 간섭 및 잡음비(SINR)가 주어지면, 그 결과는 a와 w간의 관계가 선형(w2)이거나, 간섭에 응답하여, 보다 큰 거리 a에 대해 확률(w)은 실제로 감소(w3)한다.

본 실시예에서와 같이, 그 결과로 생성된 출력 신호(w)는 캐리어 에너지(S) 및/또는 잡음 에너지(N) 및/또는 간섭 에너지(IF)에 따라서 양(G)이 바람직하게 가중화된다. 따라서 구해진 출력량은 다음과 같다.

g = G * W(a)

바람직하게 본 명세서에서 사용되는 가중 계수(G)는 관련 채널에 대한 순시 잡음(N)과 간섭 에너지(IF)의 합에 대한 순시 신호 에너지(S)의 비율(SINR)이다.

도 4는 QAM 심볼을 디코딩하는 본 발명에 따른 디코딩 시스템의 제 2 실시예를 나타내는 블록도이다. 도 4의 디코딩 시스템(1)은 "하드" 결정에 기초하여 QAM 심볼을 디코딩하는 회로(2)(하드 결정 출력 디매퍼), 비트에 대한 수신 확률(w)을 결정하는 회로(3)와, 확률(w)에 계수(G)를 추가로 가중화하는 회로(4)와, QAM 심볼을 재배열하는 회로(5)(리매퍼 : remapper)를 포함한다.

도 1의 제 1 실시예와 같이, 개별 회로는 상호 접속되어 있다. QAM 심볼을 재배열하는 추가 제공의 회로(5)(리매퍼)는 입력측 상에서 하드 결정 출력 디매퍼(2)에 접속되어 있다.

신호 벡터의 디코딩이 16 QAM 콘스텔레이션의 예를 이용하여 이하에 설명된다.

리매퍼(5)에 공급된 동상 좌표(I)와 직교 좌표(Q)를 가진 입력 벡터(r)는 하위 콘스텔레이션으로 단계적으로 분해된다.

제 1 단계에서, 입력 벡터(r)는 먼저 하드 결정 출력 디매퍼(2) 상으로 직접 전달된다.

하드 결정 출력 디매퍼(2)는 최근접의 이상적인 심볼 벡터(α)의 2개의 최상위 비트(b_h)에 수신 벡터(r)를 할당함으로써 하드 결정한다. 소프트 정보는 QPSK에 대해서 설명된 과정과 유사한 과정으로 결정된다.

초기 하드 결정 후에, 가능한 이상적인 심볼 벡터(α)의 서브세트만이 남게 된다. 이러한 남은 하위 콘스텔레이션은 회로(5)에서 선택된다. 적절한 변환을 통해, 이러한 하위 콘스텔레이션은 원 콘스텔레이션과 대칭인 콘스텔레이션으로 변환된다. 이러한 변환은 항상 시프트 처리와, 필요한 경우에, 후속 반사 처리를 수 반한다.

예를 들어, 도 5의 비계층적 16 QAM 콘스텔레이션으로 시작하면, 그 결과는 도 6 및 도 7에 도시된 변환으로 된다.

도 6에서와 같이, 제 1 사분면에서의 심볼 벡터(α)가 하위 콘스텔레이션으로서 선택된다고 가정하면, 변환은 시프트 벡터(a1)만큼의 시프트 처리와 시프트 벡터(b1)만큼의 시프트 처리를 포함한다.

도 7에서와 같이, 제 3 사분면에서의 심볼 벡터(α)가 하위 콘스텔레이션으로서 선택된다고 가정하면, 변환은 시프트 벡터(a2)만큼의 시프트 처리와, 시프트 벡터(b2)만큼의 시프트 처리와, 2회의 반사 처리(c2, d2)를 포함한다.

계층적 16 QAM 콘스텔레이션으로 시작하면, 그 결과는, 예를 들어, 도 10에 도시된 변환으로 된다. 비계층적 경우와 비교하면, 시프트 벡터만이 변한다.

최하위 비트를 결정하기 위해서, 동상 좌표(I')와 직교 좌표(Q')를 가진 콘스텔레이션으로 변환된 수신기 벡터(r')가 하드 결정 출력 디매퍼(2)의 입력부에 공급된다.

변환된 수신 벡터(r')는 변환된 이상적인 심볼 벡터(α')와 관련 비트 시퀀스(b')에 내부적으로 할당된다. 이러한 비트 시퀀스(b')는 하드 결정 출력 디매퍼(2)의 출력 HD에서 하드 결정으로서 탭핑될 수 있다.

추가로, 하드 결정 출력 디매퍼(2) 내에서, 현재 변환된 수신 신호 벡터(r')에 대한 유클리드 거리(a')는, 도 2에 도시된 바와 같이, 하드 결정(b')에 사용되는 결정 임계치(7, 8)에 대해 상대적으로 결정될 수 있다.

이러한 값(a')은 소프트 결정 과정에서 다시 한번 적용된다. 회로(3)에서, a'는 캐리어 에너지(S)에 따라서 로컬 노이즈 에너지(N) 및/또는 간섭 에너지(IF)에 의해 결정된 디매핑 특성(W)에 적용된다. 이러한 연산으로부터 얻게 되는 결과는 대응 비트에 대한 수신 확률값(w')이다.

일반적으로 비트에 대한 수신 확률을 결정하는데 사용되는 로그 확률비(LLR)는 이상적으로는 동상 좌표(I)와 직교 좌표(Q)의 함수, 즉 2차원 함수이다. 도 8a는 최상위 비트(MSB)에 대한 로그 확률비(LLR)를 나타내며, 도 8b는 비계층적 16 QAM 콘스텔레이션의 최하위 비트(LSB)에 대한 로그 확률비(LLR)를 나타낸다. 도 8에서 알 수 있는 바와 같이, 동상 좌표(I)에 대한 결정에 있어서의 직교 좌표(Q)의 효과는 매우 작으며, 따라서 무시할 수 있다. 근사치로서, 동상 좌표(I)에 대한 로그 확률비(LLR)는 Q=0의 로그 확률비인 것으로 간주할 수 있다(도 9a).

가변 유효값(significance)의 비트(b)에 대한 LLR 특성은 상당히 변한다. 그러나, 상이한 유효값의 비트에 대한 개별적인 특성을 적절히 시프팅함으로써, 관련 제어 범위 내에서 충분한 근사치를 나타내는 균일의 전체 특성을 얻게 됨을 알게 된다(도 9b).

이러한 적절한 시프트는 상술한 리매핑 과정에 의해 실행된다. 결과적으로, 모든 비트에 대해 균일한 함수가 디매핑 특성(W), 즉, 최상위 비트(MSB)의 로그 확률비(LLR)로서 사용될 수 있다.

예를 들어, 특성(W)은 선형 세그먼트를 조합함으로써 구현될 수 있다. 도 11은 오프셋 보정(O)과 후속 증폭도(V)를 이용하여 특성(W)을 계산하는 회로도를 나타낸다. 오프셋 보정 파라미터(O)와 증폭 파라미터(V)는 바람직하게, 디매핑 과정에 사용되는 회로(3)에 테이블 형태로 저장되며, 사용된 콘스텔레이션과, 사용된 계층 모드와, 적응성 파라미터 신호 에너지(S), 잡음 에너지(N) 및 간섭 에너지(IF)에 따라서 산술 장치(6)에 의해 선택된다.

이러한 실시예에서, 회로(3)에 의해 생성된 출력 신호(w')는 캐리어 에너지(S) 및/또는 잡음 에너지(N) 및/또는 간섭 에너지(IF)에 따르는 양(G)만큼 추가로 가중화된다. 획득되는 출력량은 다음과 같다.

g' = G * W(a')

관련 채널의 순시 잡음(N)과 간섭 에너지(IF)의 합에 대한 순시 신호 에너지(S)의 비율(SINR)은 가중 계수(G)로서 다시 사용될 수 있다.

도 12는 QPSK 또는 QAM 심볼을 디코딩하는 본 발명에 따른 회로(1)(소프트 디매퍼)의 다른 실시예를 나타내는 블록도이다.

이러한 실시예에서, 하드 결정 출력 디매퍼(2)와 리매퍼(5)는 조합된다. 또한, 이러한 회로(1)는 도 1 및 도 4의 회로와 일치한다.

먼저, 조합된 디매퍼(2)와 리매퍼(5)는, 즉, 하드 결정 출력 디매퍼(2)의 입력측 상에서 리매퍼(5)를 접속시킴으로써, 도 4의 실시예의 설계와 유사한 설계일 수 있다. 이러한 구성은 예를 들어, 64 QAM 등의 고레벨의 콘스텔레이션을 또한 디코딩할 수 있다. 이를 달성하기 위해서, 상술한 디매핑 및 리매핑 과정의 추가적인 반복 사이클을 가지는 것이 단순히 필요하다. 완성을 위해서, 도 5 내지 도 9의 비계층적 16 QAM 콘스텔레이션의 도면에 대응하는 도면이 비계층적 64 QAM 콘 스텔레이션에 대한 도 13 내지 도 15에 도시되어 있다.

디매퍼(2)의 출력측 상에서 접속된 리매퍼(5)를 가지거나, 리매퍼(5)와 디매퍼(2)를 단일 회로로 조합하는 것이 또한 가능하다.

또한, 비트의 수신 확률(w)를 결정하는 회로(3)와, 단일 회로 내에서 수신 확률(w)을 가중화하는 회로(4)를 구현하는 것이 가능하다.

다음의 가능성이 회로(3) 및/또는 회로(4)의 적응에 대한 제어량(S, N, IF)에 관련해서 고려될 수 있다.

경우 1 : 잡음 에너지(N)는 상수일 수 있으며, 신호 에너지(S) 만이 채널 전달 함수(CTF : S ~ abs(CTF)²)로부터 결정되며, 간섭(IF)은 무시된다.

경우 2 : 잡음 에너지(N)는 캐리어(i)의 함수이며, 신호 에너지(S)는 채널 전달 함수(CTF : S ~ abs(CTF)²)로부터 결정되며, 간섭(IF)은 무시된다.

경우 3 : 잡음 에너지(N)는 상수이며, 신호 에너지(S)는 채널 전달 함수(CTF : S ~ abs(CTF)²)로부터 결정되며, 간섭(IF)은 각각의 캐리어에 대해서 결정되거나 혹은 추정된다.

경우 4 : 잡음 에너지(N)는 캐리어(i)의 함수이며, 신호 에너지(S)는 채널 전달 함수(CTF : S ~ abs(CTF)²)로부터 결정되며, 간섭(IF)은 각각의 캐리어에 대해 결정되며, 혹은 추정된다.

본 발명에 따르면, 수신 확률(w, w')이 채널의 전달 특성을 고려하여 적응적으로 결정될 수 있다.

Claims

관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 방법에 있어서,

상기 수신 확률(w, w')은 채널의 전달 특성을 고려하여 적응적으로 결정되는 것을 특징으로 하는 디코딩 방법.
제 1 항에 있어서,

상기 수신 확률(w, w')은 캐리어 에너지(S), 잡음 에너지(N), 및/또는 간섭 에너지(IF)의 함수로서 결정되는 것을 특징으로 하는 디코딩 방법.
제 1 항 또는 제 2 항에 있어서,

상기 전달 특성의 개별적인 추정은 각각의 캐리어(i)에 대한 상기 수신 확률(w, w')을 결정할 때 실행되는 것을 특징으로 하는 디코딩 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

하위 비트에 대한 수신 확률을 결정하기 위해서, 고레벨 및/또는 계층적 콘 스텔레이션은 하위 레벨의 콘스텔레이션으로 변환되며, 모든 비트 유효값에 대해, 균일 함수가 상기 수신 확률을 결정하는데 사용되는 것을 특징으로 하는 디코딩 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

유효값이 다른 비트(b, b')의 디코딩은 순차적으로 실행되는 것을 특징으로 하는 디코딩 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 수신 확률(w, w')은 상기 채널의 전달 특성을 고려하여 적응적으로 가중화(g, g')되는 것을 특징으로 하는 디코딩 방법.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 방법에 있어서,

유효값이 다른 비트(b, b')의 디코딩은 순차적으로 실행되는 것을 특징으로 하는 디코딩 방법.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 방법에 있어서,

하위 비트의 수신 확률을 결정하기 위해서, 고레벨 및/또는 계층적 콘스텔레이션은 하위 레벨의 콘스텔레이션으로 변환되며, 모든 비트 유효값에 대해, 균일 함수가 상기 수신 확률을 결정하는데 사용되는 것을 특징으로 하는 디코딩 방법.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 방법에 있어서,

상기 수신 확률(w, w')은 상기 채널의 전달 특성을 고려하여 추가로 적응적으로 가중화(g, g')되는 것을 특징으로 하는 디코딩 방법.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 회로(1)에 있어서,

채널의 전달 특성을 고려하여 상기 수신 확률(w, w')을 적응적으로 결정하는 회로(3)가 제공되는 것을 특징으로 하는 디코딩 회로.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 회로(1)에 있어서,

하위 비트의 수신 확률을 결정하기 위해서, 하위 비트 및/또는 계층적 콘스텔레이션을 하위 레벨의 콘스텔레이션으로 변환하는 회로와, 모든 비트 유효값에 대해, 균일 함수를 상기 수신 확률을 결정하는데 사용하는 회로(3)가 제공되는 것을 특징으로 하는 디코딩 회로.
관련 수신 확률(w, w')이 각각의 수신 비트(b, b')에 할당되는, QPSK 또는 QAM 심볼로부터 비트 시퀀스(b, b')를 디코딩하는 회로(1)에 있어서,

채널의 전달 특성을 고려하여 상기 수신 확률(w, w')을 추가로 적응적으로 가중화(g, g')하는 회로가 제공되는 것을 특징으로 하는 디코딩 회로.