KR20060046811A - Organic electro-luminescence device and method for fabricating of the same - Google Patents

Organic electro-luminescence device and method for fabricating of the same Download PDF

Info

Publication number
KR20060046811A
KR20060046811A KR1020040091562A KR20040091562A KR20060046811A KR 20060046811 A KR20060046811 A KR 20060046811A KR 1020040091562 A KR1020040091562 A KR 1020040091562A KR 20040091562 A KR20040091562 A KR 20040091562A KR 20060046811 A KR20060046811 A KR 20060046811A
Authority
KR
South Korea
Prior art keywords
layer
planarization
pixel
organic
layer pattern
Prior art date
Application number
KR1020040091562A
Other languages
Korean (ko)
Other versions
KR100590253B1 (en
Inventor
박상일
강태욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040091562A priority Critical patent/KR100590253B1/en
Publication of KR20060046811A publication Critical patent/KR20060046811A/en
Application granted granted Critical
Publication of KR100590253B1 publication Critical patent/KR100590253B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/18Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 전계 발광 소자 및 그 제조 방법을 제공하며, 평탄화막의 높이 및 화소정의막 패턴의 표면의 높이를 기판을 기준으로 높이를 같게 형성함으로써 캐패시터에 의한 단차 및 화소전극과 화소정의막의 단차를 동시에 낮추어 레이저 열전사법에 의해 유기막층 패턴을 형성할 때 기판의 단차에 의해 발생할 수 있는 전사 불량을 방지할 수 있는 유기 전계 발광 소자 및 그 제조 방법을 제공한다.An organic electroluminescent device and a method of manufacturing the same are provided, and the height of the planarization film and the surface of the pixel definition film pattern are formed to be the same with respect to the substrate, thereby simultaneously reducing the step by the capacitor and the step between the pixel electrode and the pixel definition film. Provided are an organic electroluminescent device and a method of manufacturing the same, which can prevent a transfer failure caused by a step of a substrate when forming an organic film layer pattern by a thermal transfer method.

유기 전계 발광 소자, 평탄화막, 화소정의막, 단차, 레이저 열전사법Organic electroluminescent element, planarization film, pixel definition film, step, laser thermal transfer method

Description

유기 전계 발광 소자 및 그 제조 방법{organic electro-luminescence device and method for fabricating of the same} Organic electroluminescent device and method for manufacturing the same {organic electro-luminescence device and method for fabricating of the same}

도 1은 종래의 유기 전계 발광 소자의 레이아웃(layout)도이다.1 is a layout diagram of a conventional organic electroluminescent device.

도 2a 및 2b는 종래의 유기 전계 발광 소자의 제조 공정을 설명하기 위한 단면도들로써, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.2A and 2B are cross-sectional views illustrating a conventional manufacturing process of an organic EL device, and are cross-sectional views taken along line II ′ of one unit pixel of FIG. 1.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 전계 발광 소자 및 그의 제조 방법을 설명하기 위한 단면도들로서, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.3A to 3D are cross-sectional views illustrating an organic electroluminescent device and a method of manufacturing the same according to an embodiment of the present invention, and are sectional views taken along line II ′ of one unit pixel of FIG. 1.

- 도면부호에 대한 간단한 설명 --Brief description of drawing symbols-

100 : 절연기판 115 : 박막트랜지스터 100: insulated substrate 115: thin film transistor

120 : 반도체층 140 : 게이트 전극120 semiconductor layer 140 gate electrode

160a, 160b : 소오스/드레인 전극 180, 180' : 평탄화막 160a, 160b: source / drain electrodes 180, 180 ': planarization film

200 : 화소전극 210, 210' : 화소정의막 패턴200: pixel electrode 210, 210 ': pixel defining layer pattern

215 : 캐패시터 220 : 캐패시터 보조전극 215: capacitor 220: capacitor auxiliary electrode

240 : 캐패시터 하부전극 260 : 캐패시터 상부전극 240: capacitor lower electrode 260: capacitor upper electrode

320' : 유기막층 패턴 330 : 상부전극320 ': organic layer pattern 330: upper electrode

본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 평탄화막에 의해 극복되지 않은 기판의 단차를 낮추어 레이저 전사법에 의한 유기막 형성이 용이한 구조를 가지는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다. The present invention relates to an organic electroluminescent device and a method of manufacturing the same, and more particularly, to an organic electroluminescent device having a structure in which an organic film can be easily formed by a laser transfer method by lowering a step difference of a substrate which is not overcome by a planarization film. The manufacturing method is related.

고도의 정보화 시대가 도래함에 따라 신속, 정확한 정보를 손안에서 얻고자 하는 요구가 많아지면서, 가볍고 얇아서 휴대하기가 편하고 정보 처리 속도가 빠른 디스플레이 장치에 대한 개발이 급속하게 이루어지고 있다. 기존의 CRT는 중량, 체적 및 소비전력이 크고, LCD는 공정의 복잡성, 좁은 시야각, 대조비 및 대면적화에 대한 기술적인 한계가 있었다. 이와 같은 문제점들을 보완한 유기 전계 발광 소자가 차세대 디스플레이로서 급상승하고 있다.With the advent of the high information age, there is an increasing demand for obtaining fast and accurate information in the hand, and the development of a display device that is light and thin, easy to carry, and has a high information processing speed is rapidly being made. Conventional CRTs have high weight, volume, and power consumption, and LCDs have technical limitations on process complexity, narrow viewing angles, contrast ratios, and large area. Organic electroluminescent devices that solve these problems are rapidly rising as next generation displays.

유기 전계 발광 소자는 유기 발광층을 포함한 유기막에 전압를 인가하여 줌으로써 전자와 정공이 발광층내에서 재결합하여 빛을 발생하는 자체발광형으로서 LCD와 같은 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화 시킬수 있으며, 응답속도 또한 CRT와 같은 수준이며, 소비 전력 측면에서도 유리하다.The organic electroluminescent device is a self-luminous type in which electrons and holes are recombined in the light emitting layer to generate light by applying a voltage to the organic film including the organic light emitting layer. The response speed is the same as the CRT, and it is advantageous in terms of power consumption.

일반적으로, 유기 전계 발광 소자는 양극 및 음극 사이에 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층 등의 여러 층으로 이루어져 있으며, 상기의 유기 전계 발광 소자에 R, G 및 B의 삼원색을 나타내는 발광층을 패터닝함 으로서 풀칼라를 구현할 수 있다. In general, the organic EL device is composed of various layers such as a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer and an electron injection layer between the anode and the cathode, and the three primary colors of R, G, and B in the organic EL device. Full color can be realized by patterning the light emitting layer.

상기 다층의 유기막은 새도우 마스크를 이용한 진공증착법 또는 통상적인 광식각법을 이용하여 유기막층 패턴을 형성할 수 있으나 진공 증착법의 경우에는 유기막을 미세 패턴으로 형성하는데 어려움이 있어 완벽한 풀칼라 구현이 쉽지 않으며, 광식각법인 경우에는 현상액 또는 식각액에 의해 유기막의 손상으로 수명 및 효율 등의 발광 특성이 나빠지는 문제점이 있다.The multilayer organic film may form an organic film layer pattern using a vacuum deposition method or a conventional optical etching method using a shadow mask, but in the case of the vacuum deposition method, it is difficult to form the organic film in a fine pattern, so it is not easy to realize a full color. In the case of the photoetching method, there is a problem in that light emission characteristics such as lifetime and efficiency are deteriorated due to damage of the organic layer by the developer or the etchant.

이에 따라, 이런 문제점을 해결하기 위한 방법으로 레이저 열전사법(Laser Induced Thermal Imaging : LITI)을 이용하여 유기막을 패턴하는 방식이 도입되었다.Accordingly, a method of patterning an organic film using laser induced thermal imaging (LITI) has been introduced as a method to solve this problem.

상기 레이저 열전사법은 광원에서 빛이 나와 도너 필름의 광-열 변환층에 흡수되어 빛이 열에너지로 전환되고, 전환된 열에너지에 의해 전사층에 형성된 유기물질이 기판으로 전사되어 형성되는 방법이다.The laser thermal transfer method is a method in which light is emitted from a light source and absorbed by a light-to-heat conversion layer of a donor film to convert light into thermal energy, and the organic material formed on the transfer layer is transferred to a substrate by the converted thermal energy.

상기 레이저 열전사법에 의한 유기 전계 발광 소자의 패턴 형성 방법은 한국 특허등록번호 10-0342653호에 개시되어 있으며, 또한, 미국 특허 제 5,998,085호, 6,214,520호 및 6,114,085호에 이미 개시된 바 있다.The pattern formation method of the organic electroluminescent device by the laser thermal transfer method is disclosed in Korean Patent Registration No. 10-0342653, and has already been disclosed in US Patent Nos. 5,998,085, 6,214,520 and 6,114,085.

도 1은 일반적인 유기 전계 발광 소자를 나타낸 레이아웃도로서, 상기 유기 전계 발광 소자의 적색(R), 녹색(G) 및 청색(B) 단위화소들로 구성된 화소의 일부를 한정한 도면이다.FIG. 1 is a layout diagram illustrating a general organic electroluminescent device, in which a portion of a pixel including red (R), green (G), and blue (B) unit pixels of the organic electroluminescent device is defined.

도 1을 참고하면, 일방향으로 배열된 스캔 라인(410), 상기 스캔 라인(410)과 서로 절연되면서 교차하는 데이터 라인(420) 및 상기 스캔 라인(410)과 서로 절 연되면서 교차하고 상기 데이터 라인(420)에 평행하게 공통 전원전압라인(430)이 위치한다. 상기 스캔 라인(410), 상기 데이터 라인(420) 및 공통 전원전압라인(430)에 의해 다수의 단위화소, 예를 들면, 적색(R), 녹색(G) 및 청색(B)의 단위화소로 정의된다. Referring to FIG. 1, a scan line 410 arranged in one direction, a data line 420 intersecting with each other while being insulated from the scan line 410, and intersecting with each other while being insulated from the scan line 410, and cross the data line. A common power supply voltage line 430 is positioned parallel to 420. By the scan line 410, the data line 420 and the common power supply voltage line 430, a plurality of unit pixels, for example, red (R), green (G) and blue (B) unit pixels Is defined.

이로써, 상기 각 단위화소에는 상기 스캔 라인(410)에 인가된 신호에 따라 상기 데이터 라인(420)에 인가된 데이터 신호를, 예를 들면, 데이터 전압과 상기 공통 전원라인(430)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(470) 및 상기 캐패시터(470)에 축적된 전하에 의한 신호를 상기 스위칭 박막트랜지스터(450)를 통해 구동 박막트랜지스터(460)로 입력한다. 이어서 데이터 신호를 입력받은 상기 구동 박막트랜지스터(460)는 화소전극(480), 상부전극 및 두 전극 사이에 유기발광층을 구비한 상기 유기 발광 다이오드(490)에 전기적 신호를 보내 광을 방출하게 한다.Accordingly, each unit pixel receives a data signal applied to the data line 420 according to the signal applied to the scan line 410, for example, a data voltage and a voltage applied to the common power line 430. A capacitor 470 that accumulates charges according to a difference and a signal due to the charge accumulated in the capacitor 470 are input to the driving thin film transistor 460 through the switching thin film transistor 450. Subsequently, the driving thin film transistor 460 that receives the data signal sends an electrical signal to the organic light emitting diode 490 having the organic light emitting layer between the pixel electrode 480, the upper electrode, and the two electrodes to emit light.

도 2a 및 2b는 종래의 유기 전계 발광 소자의 제조 공정을 설명하기 위한 단면도들로써, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.2A and 2B are cross-sectional views illustrating a conventional manufacturing process of an organic EL device, and are cross-sectional views taken along line II ′ of one unit pixel of FIG. 1.

도 2a를 참조하면, 절연기판(10)상에 버퍼층(11)이 형성되어, 상기 버퍼층(11) 상에 박막트랜지스터(20) 및 캐패시터(30)가 형성된다. Referring to FIG. 2A, a buffer layer 11 is formed on an insulating substrate 10, and a thin film transistor 20 and a capacitor 30 are formed on the buffer layer 11.

상기 박막트랜지스터(20)는 상기 버퍼층(11)상에 형성된 반도체층(21), 게이트 절연막(12), 게이트 전극(22), 층간 절연막(13) 그리고 게이트 절연막 및 층간절연막에 형성된 콘택홀(24)을 통하여 상기 반도체층(21)과 전기적으로 연결되는 소오스/드레인 전극(23. 23')으로 이루어진다. The thin film transistor 20 includes a semiconductor layer 21 formed on the buffer layer 11, a gate insulating layer 12, a gate electrode 22, an interlayer insulating layer 13, and a contact hole 24 formed in the gate insulating layer and the interlayer insulating layer. Source / drain electrodes 23. 23 ′ electrically connected to the semiconductor layer 21 through.

상기 캐패시터(30)는 상기 게이트 절연막상에 게이트 전극의 물질로 형성된 캐패시터 하부 전극(31)과, 상기 층간절연막상에 소오스/드레인 전극의 물질로 형성된 캐패시터 상부 전극(32)으로 이루어진다. The capacitor 30 includes a capacitor lower electrode 31 formed of a material of a gate electrode on the gate insulating film, and a capacitor upper electrode 32 formed of a material of a source / drain electrode on the interlayer insulating film.

이어서, 상기 박막트랜지스터(20) 및 상기 캐패시터(30)를 포함하는 상기 층간 절연막(13)의 전면에 걸쳐 보호막(14)을 형성하고, 상기 보호막(14) 상부에 평탄화막(15)을 형성한 후 드레인 전극(23')의 소정 부분을 노출시키기 위한 비아홀(41)을 형성한다. Subsequently, the passivation layer 14 is formed over the entire surface of the interlayer insulating layer 13 including the thin film transistor 20 and the capacitor 30, and the planarization layer 15 is formed on the passivation layer 14. The via hole 41 for exposing a predetermined portion of the drain electrode 23 'is then formed.

상기 비아홀(41)을 통하여 드레인 전극(23')의 노출된 소정 부분과 접하는 화소전극(42)을 형성한다.The pixel electrode 42 is formed to contact the exposed portion of the drain electrode 23 ′ through the via hole 41.

이 때, 상기 비아홀(41)의 굴곡진 형태를 지닌 상기 화소전극(42)을 덮으며, 상기 화소전극(42)의 일부분을 노출시키는 개구부를 구비한 화소정의막 패턴(16)을 형성한다. In this case, the pixel defining layer pattern 16 is formed to cover the pixel electrode 42 having the curved shape of the via hole 41 and have an opening exposing a portion of the pixel electrode 42.

이로써, 상기 박막트랜지스터, 상기 캐패시터 및 화소전극으로 이루어진 기판(50)을 형성한다.As a result, the substrate 50 including the thin film transistor, the capacitor, and the pixel electrode is formed.

한편, 기재층(61)상에 전사층(62)을 구비하는 레이저 전사용 도너 기판(60)을 제조한다.On the other hand, the donor substrate 60 for laser transfer which has the transfer layer 62 on the base material layer 61 is manufactured.

이어서, 상기 기판(50)의 화소 전극(42)상의 화소영역과 레이저 전사용 도너 기판의 전사층(62)을 마주보게 하여 라미네이션 후에 상기 도너 기판(60)의 소정 부분에 레이저를 조사한다.Subsequently, a laser is irradiated to a predetermined portion of the donor substrate 60 after lamination by facing the pixel region on the pixel electrode 42 of the substrate 50 and the transfer layer 62 of the donor substrate for laser transfer.

이때, 상기 기판의 박막트랜지스터(20) 및 캐패시터(30)에 의한 단차를 극복 하기 위해 평탄화막(15)을 적용하지만, 상기 캐패시터의 두께가 높기 때문에 상기 평탄화막이 형성됨에도 불구하고 단차가 극복되지 않는다. 더군다나 상기 캐패시턴스의 향상을 위해 이중 캐패시터를 쓰거나 용량이 커지는 경향이 있어 단차가 더 높아질 수 있다. 이로 인한 단차에 의해서 도너 기판과 상기 기판이 라미네이션이 잘 이루어지지 않는다. 이에 따라, 상기 도너 기판의 전사층이 전사과정시 상기 전사층이 전사되어야 할 화소영역의 화소전극상과 상기 전사층의 높이(H1)가 커지게 되어 전사에너지가 높아지므로 전사 에너지 효율이 떨어진다. 또한, 이와 더불어 높은 전사에너지에 의해 유기막의 열화를 촉진시킬수 있으며 결과적으로 유기 전계 발광 소자의 수명을 단축시키거나 효율이 감소될 수 있다.In this case, although the planarization film 15 is applied to overcome the step by the thin film transistor 20 and the capacitor 30 of the substrate, the step is not overcome even though the planarization film is formed because the capacitor has a high thickness. . In addition, the use of double capacitors for increasing the capacitance or the capacity tends to be large, resulting in higher step heights. Due to this step, the donor substrate and the substrate are not easily laminated. As a result, the transfer energy of the donor substrate decreases because the transfer energy is increased by increasing the height H1 of the pixel electrode and the transfer layer of the pixel region to which the transfer layer is to be transferred during the transfer process. In addition, the degradation of the organic film may be promoted by the high transfer energy, and as a result, the lifespan of the organic EL device may be shortened or the efficiency may be reduced.

또한, 기판의 화소정의막에 의한 단차로 인해 상기 도너 기판이 상기 기판에 잘 밀착되지 않아 유기막이 오픈되는 오픈불량이 발생될 수 있다. 즉, 기판의 에지 부분에 유기막이 제대로 전사되지 않고 유기막이 끊어짐으로써, 쇼트현상을 일으킬 수 있다. 이와 같은 에지 오픈 불량으로 인하여 유기 전계 발광 소자의 효율과 수명이 저하될 수 있으며, 완벽한 풀칼라 구현을 할 수 없는 문제점을 초래 할 수 있다. In addition, the donor substrate may not be in close contact with the substrate due to the step defined by the pixel definition layer of the substrate, thereby causing an open defect in which the organic layer is opened. That is, a short phenomenon can occur because the organic film is not properly transferred to the edge portion of the substrate and the organic film is cut off. Due to such edge open defects, the efficiency and lifespan of the organic EL device may be reduced, which may cause a problem in that a full color cannot be realized.

도 2b에서와 같이, 상기 기판의 화소전극(42)상의 화소영역상에 도너 기판으로부터 전사된 적어도 발광층을 포함하는 유기막층 패턴(62')이 형성된다. 이어서, 상기 유기막층 패턴(62')의 상부에 공통전극으로 상부전극(17)을 형성함으로서 유기 전계 발광 소자를 제조할 수 있다.As shown in FIG. 2B, an organic layer pattern 62 ′ including at least a light emitting layer transferred from a donor substrate is formed on the pixel region on the pixel electrode 42 of the substrate. Subsequently, by forming the upper electrode 17 as a common electrode on the organic layer pattern 62 ′, an organic EL device may be manufactured.

상기와 같이 레이저 열전사법에 의해 유기막층 패턴을 형성시에 기판의 단차 에 의해 전사에너지 효율이 떨어질 뿐만 아니라 에지 오픈 불량(E) 및 유기막의 손상으로 인하여 유기 전계 발광 소자의 효율과 수명을 떨어뜨리고 완벽한 풀칼라 구현을 할 수 없는 문제점을 초래 할 수 있다. As described above, when the organic layer layer pattern is formed by the laser thermal transfer method, not only the transfer energy efficiency decreases due to the step difference of the substrate, but also the edge open defect (E) and the damage of the organic layer reduce the efficiency and life of the organic EL device. This can lead to problems that make a full color implementation impossible.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 보완하기 위한 것으로, 본 발명의 목적은 기판의 단차를 개선하여 레이저 열전사법에 의한 전사 공정시 전사 에너지 효율을 증대시키며, 전사 불량을 방지하며, 효율 및 수명을 향상시키는 유기 전계 발광 소자 및 그 제조 방법을 제공한다.The technical problem to be achieved by the present invention is to supplement the above problems of the prior art, an object of the present invention is to improve the step difference of the substrate to increase the transfer energy efficiency during the transfer process by the laser thermal transfer method, preventing the transfer failure The present invention provides an organic electroluminescent device and a method of manufacturing the same, which improve efficiency and lifespan.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은 박막트랜지스터가 형성된 기판;The configuration of the present invention for achieving the above object is a substrate formed with a thin film transistor;

상기 박막트랜지스터를 포함한 상기 기판 전면에 걸쳐 형성된 평탄화막:A planarization film formed over the entire surface of the substrate including the thin film transistor:

상기 평탄화막 상의 소정 영역에 형성되어 있으며, 상기 평탄화막에 형성된 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나의 전극과 연결되어 있는 화소전극;A pixel electrode formed in a predetermined region on the planarization layer and connected to any one of a source / drain electrode of the thin film transistor through a via hole formed in the planarization layer;

상기 평탄화막 및 상기 화소전극상에 형성되어 있으며, 상기 화소전극 상부의 적어도 일부를 노출시키는 개구부를 구비하고, 상기 화소전극이 형성되지 않는 영역에서의 상기 평탄화막의 적어도 일부가 노출되도록 식각된 화소정의막 패턴;A pixel definition formed on the planarization film and the pixel electrode and having an opening exposing at least a portion of the upper part of the pixel electrode and etched to expose at least a portion of the planarization film in a region where the pixel electrode is not formed; Membrane pattern;

상기 개구부에 의해 노출된 화소전극상에 형성되며, 적어도 발광층을 포함하는 유기막층 패턴; 및An organic layer pattern formed on the pixel electrode exposed by the opening and including at least an emission layer; And

상기 유기막층 패턴 상부에 형성되어 있는 상부전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자를 제공한다.It provides an organic electroluminescent device comprising an upper electrode formed on the organic film layer pattern.

또한 본 발명은 기판이 제공되는 단계;In another aspect, the present invention comprises the steps of providing a substrate;

상기 기판 상부에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor on the substrate;

상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 평탄화막을 형성하는 단계;Forming a planarization film over the entire surface of the substrate including the thin film transistor;

상기 평탄화막 상에 형성된 비아홀을 통하여 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나와 연결되는 화소전극을 형성하는 단계;Forming a pixel electrode connected to any one of the source / drain electrodes of the thin film transistor through a via hole formed on the planarization layer;

상기 화소전극을 포함하는 상기 평탄화막 상에 형성하며, 상기 화소전극의 소정부분을 노출시키는 개구부를 갖는 화소정의막 패턴을 형성하는 단계;Forming a pixel definition layer pattern on the planarization layer including the pixel electrode, the pixel defining layer pattern having an opening exposing a predetermined portion of the pixel electrode;

상기 화소 전극이 형성되지 않은 영역에서의 평탄화막의 소정 부분을 노출되도록 상기 화소정의막 패턴을 제거하는 단계;Removing the pixel definition layer pattern to expose a predetermined portion of the planarization layer in a region where the pixel electrode is not formed;

상기 개구부를 통해 노출된 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴을 형성하는 단계; 및Forming an organic layer pattern including at least an emission layer on the pixel electrode exposed through the opening; And

상기 유기막층 패턴상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법을 제공한다.It provides a method of manufacturing an organic EL device comprising the step of forming an upper electrode on the organic layer pattern.

이때, 상기 노출된 평탄화막의 높이와 상기 화소정의막 패턴의 표면의 높이는 기판을 기준으로 같을 수 있다. 여기서, 상기 화소정의막 패턴 및 상기 노출된 평탄화막의 표면은 화소전극의 상부면으로부터 10 내지 2500 Å의 두께를 가질 수 있다. 더욱 바람직하게는 상기 화소정의막 패턴 및 상기 노출된 평탄화막의 표면은 화소전극의 상부면으로부터 10 내지 1000 Å의 두께를 가질 수 있다.In this case, the height of the exposed planarization layer and the height of the surface of the pixel definition layer pattern may be the same based on the substrate. Here, the pixel defining layer pattern and the exposed planarization layer may have a thickness of about 10 to about 2500 kV from an upper surface of the pixel electrode. More preferably, the pixel definition layer pattern and the surface of the exposed planarization layer may have a thickness of about 10 to about 1000 micrometers from an upper surface of the pixel electrode.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 3d는 본 발명의 실시예에 따른 유기전계발광소자의 단면도로서, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.3D is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention, and is a cross-sectional view taken along line II ′ of one unit pixel of FIG. 1.

도 3d에서와 같이, 기판(100)상에 박막트랜지스터(115)와 캐패시터(215)가 위치한다. 더욱 상세하게 설명하면, 기판(100)상에 상기 기판(100)상으로부터 유출되는 불순물을 막아주기 위한 버퍼층(110)이 위치할 수 있다. 상기 버퍼층상에 폴리 실리콘막인 반도체층(120)이 위치한다. 여기서, 상기 버퍼층상의 반도체층과 떨어진곳에 캐패시턴스를 향상시키기 위해 캐패시터 보조 전극(220)을 더 포함할 수 있다. 그리고 상기 반도체층(120) 및 상기 캐패시터 보조 전극(220) 상에 게이트 절연막(130)이 위치하며, 상기 게이트 절연막 상에서는 상기 반도체층(120) 상부에 게이트 전극(140)이, 상기 캐패시터 보조 전극상부에서는 캐패시터 하부 전극(240)이 위치한다. 상기 게이트 전극 및 상기 캐패시터 하부 전극상에 층간 절연막(150)이 위치하며, 상기 층간 절연막상에 상기 반도체층상에 소오스/드레인 전극(160b, 160a)이 위치함으로서 박막트랜지스터(115)가 형성되며, 상기 캐패시터 하부 전극 상에 상부전극(260)이 위치하는 캐패시터(215)가 형성된다.As shown in FIG. 3D, the thin film transistor 115 and the capacitor 215 are positioned on the substrate 100. In more detail, a buffer layer 110 may be disposed on the substrate 100 to prevent impurities flowing out from the substrate 100. The semiconductor layer 120, which is a polysilicon layer, is disposed on the buffer layer. Here, the capacitor auxiliary electrode 220 may be further included to improve the capacitance away from the semiconductor layer on the buffer layer. A gate insulating layer 130 is positioned on the semiconductor layer 120 and the capacitor auxiliary electrode 220. A gate electrode 140 is disposed on the semiconductor layer 120 on the gate insulating layer, and an upper portion of the capacitor auxiliary electrode. In the capacitor lower electrode 240 is positioned. An interlayer insulating layer 150 is disposed on the gate electrode and the capacitor lower electrode, and source / drain electrodes 160b and 160a are positioned on the semiconductor layer on the interlayer insulating layer, thereby forming a thin film transistor 115. The capacitor 215 on which the upper electrode 260 is positioned is formed on the capacitor lower electrode.

이어서, 상기 박막트랜지스터(115) 및 상기 캐패시터(215) 상에 보호막(170)이 위치할 수 있다. 상기 보호막 상에 평탄화막(180')이 위치한다.Subsequently, the passivation layer 170 may be positioned on the thin film transistor 115 and the capacitor 215. The planarization layer 180 'is positioned on the passivation layer.

여기서, 상기 평탄화막(180')은 폴리아미드 수지, 폴리이미드 수지, 아크릴 수지, 벤조사이클로부틴계 수지, PBO 및 실리콘계 수지로 이루어진 군에서 선택된 하나의 물질 또는 둘이상의 물질이 결합된 물질로 형성될 수 있다. Here, the planarization layer 180 ′ may be formed of one material selected from the group consisting of polyamide resin, polyimide resin, acrylic resin, benzocyclobutyne resin, PBO, and silicone resin, or a material in which two or more materials are combined. Can be.

상기 평탄화막(180') 상에 상기 박막트랜스터의 드레인 전극(160a)과 전기적으로 연결되는 화소전극(190)이 위치한다. 상기 화소전극의 소정 부분을 노출시키는 개구부를 가지며, 상기 기판으로부터 최상단에 위치하는 상기 평탄화막이 노출되는 화소정의막 패턴(210')이 위치한다. The pixel electrode 190 is electrically connected to the drain electrode 160a of the thin film transistor on the planarization layer 180 '. A pixel definition layer pattern 210 ′ having an opening exposing a predetermined portion of the pixel electrode and exposing the planarization layer positioned at the top of the substrate is exposed.

이때, 상기 노출된 평탄화막의 높이와 상기 화소정의막 패턴의 표면의 높이는 기판을 기준으로 같은 것이 바람직하다. 이때, 상기 화소정의막 패턴(210') 및 상기 평탄화막(180')의 표면은 상기 화소전극(200)의 상부면으로부터 두께(d)가 10Å이하가 되면, 상기 화소전극의 모서리(A)의 부분이 노출되어 유기막이 전사되어 형성될 때, 유기막이 끊어져 쇼트 불량을 일으킬 수 있다. 또한, 2500Å이상의 두께를 가지게 되면 상술한 바와 같이 상기 화소전극(190)과 상기 화소정의막 패턴(210')의 단차에 의해 상기 도너 기판이 상기 기판에 잘 밀착되지 않아 유기막의 전사시에 유기막이 오픈되는 오픈불량이 발생되어 쇼트 불량을 일으킬 수 있다. 여기서, 상기 화소정의막 패턴(210') 및 상기 평탄화막(180')은 상기 화소전극의 상부면으로부터 두께(d)는 10 내지 1000Å인 것이 더욱 바람직하다.In this case, the height of the exposed planarization layer and the height of the surface of the pixel definition layer pattern may be the same based on the substrate. At this time, the surface of the pixel defining layer pattern 210 'and the planarization layer 180' has a thickness d of 10 m or less from an upper surface of the pixel electrode 200, and an edge A of the pixel electrode. When the portion of is exposed and the organic film is transferred and formed, the organic film may be broken to cause a short defect. In addition, when the thickness is more than 2500 kV, the donor substrate may not be in close contact with the substrate due to the step difference between the pixel electrode 190 and the pixel definition layer pattern 210 ', as described above. An open defect that opens can occur and cause a short defect. The pixel definition layer pattern 210 'and the planarization layer 180' may have a thickness d of about 10 to about 1000 microns from an upper surface of the pixel electrode.

이때, 상기 화소정의막 패턴(210')은 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리아크릴로니트릴, 폴리아미드, 폴리이미드, 폴리아릴에테르, 헤테로사이클릭 폴리머, 파릴렌, 불소 고분자, 에폭시 수지, 벤조사이클로부틴계 수지, 실록세인계 수지 및 실란 수지로 이루어진 군에서 선택되는 하나의 물질 또는 둘 이상의 물질이 결합된 물질로 형성될 수 있다.In this case, the pixel defining layer pattern 210 ′ may include polystyrene, polymethylmethacrylate, polyacrylonitrile, polyamide, polyimide, polyarylether, heterocyclic polymer, parylene, fluorine polymer, epoxy resin, benzo It may be formed of one material selected from the group consisting of cyclobutyne-based resin, siloxane-based resin and silane resin, or a combination of two or more materials.

이어서, 상기 개구부를 통하여 노출된 상기 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴(320')이 위치하며, 상기 유기막층 패턴상에 상부전극(330)이 위치한다.Subsequently, at least an organic layer layer pattern 320 ′ including an emission layer is positioned on the pixel electrode exposed through the opening, and an upper electrode 330 is positioned on the organic layer layer pattern.

여기서, 유기막층 패턴(320')은 정공주입층, 정공수송층, 정공억제층 및 전자주입층으로 이루어진 군에서 선택된 적어도 하나의 층을 더 포함할 수 있다.Here, the organic layer pattern 320 ′ may further include at least one layer selected from the group consisting of a hole injection layer, a hole transport layer, a hole suppression layer, and an electron injection layer.

이후, 본 발명의 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명한다.Hereinafter, a method of manufacturing an organic EL device according to an embodiment of the present invention will be described.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하기 위한 단면도들로써, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing an organic light emitting diode according to an exemplary embodiment of the present invention, and are sectional views taken along line II ′ of one unit pixel of FIG. 1.

도 3a를 참조하면, 기판(100)이 제공되고 상기 기판(100)상으로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막으로 이루어진 군에서 선택된 버퍼층(110)을 형성하는 것이 바람직하다.Referring to FIG. 3A, a buffer layer 110 is selected from the group consisting of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film in order to provide a substrate 100 and prevent impurities from flowing out from the substrate 100. It is preferable to form

상기의 버퍼층(110)상의 비정질의 실리콘막을 증착한 다음 상기 비정질 실리 콘막을 통상의 결정화 방법을 통하여 결정화 시킨후 패터닝하여 반도체층(120)을 형성한다. 이때, 본 실시예에 있어서. 캐패시턴스를 향상시키기 위해 이중 캐패시턴스를 형성하는 것이 더욱 바람직하다. 이에 따라, 상기 반도체층을 형성할 때 동시에 캐패시터 보조 전극(220)을 형성할 수 있다.After depositing an amorphous silicon film on the buffer layer 110, the amorphous silicon film is crystallized through a conventional crystallization method and then patterned to form a semiconductor layer 120. At this time, in this embodiment. It is more desirable to form a double capacitance in order to improve the capacitance. Accordingly, the capacitor auxiliary electrode 220 may be simultaneously formed when the semiconductor layer is formed.

상기 반도체층(120) 및 상기 캐패시터 보조 전극(220)을 포함하는 기판 전면에 걸쳐 게이트 절연막(130)을 형성한다. 이후에, 상기 게이트 절연막상에 도전막을 형성한 후 패터닝하여, 상기 반도체층(120)과 이격되는 부분에는 게이트 전극(140)을 형성하고, 상기 캐패시터 보조 전극(220)과 이격되는 부분에는 캐패시터 하부 전극(240)을 형성한다.A gate insulating layer 130 is formed over the entire surface of the substrate including the semiconductor layer 120 and the capacitor auxiliary electrode 220. Subsequently, a conductive layer is formed on the gate insulating layer and then patterned to form a gate electrode 140 at a portion spaced apart from the semiconductor layer 120, and a capacitor lower portion at a portion spaced apart from the capacitor auxiliary electrode 220. An electrode 240 is formed.

이후에, 상기 반도체층(120)에 이온 도핑 처리를 함으로서 드레인 영역(120a), 소오스 영역(120b) 및 채널 영역(120c)을 형성한 후, 상기 게이트 전극(140) 및 상기 캐패시터 하부 전극(240)을 포함하는 상기 게이트 절연막 상에 층간절연막(150)을 형성한다.Thereafter, an ion doping treatment is performed on the semiconductor layer 120 to form the drain region 120a, the source region 120b, and the channel region 120c, and then the gate electrode 140 and the capacitor lower electrode 240. An interlayer insulating film 150 is formed on the gate insulating film including a).

이어서, 상기 게이트 절연막(130)과 상기 층간 절연막(150)을 식각하여 드레인영역(120a)과 소오스영역(120b)의 소정 부분이 노출되는 제 1콘택홀(125a), 제 2콘택홀(125b)을 형성한다.Subsequently, the gate insulating layer 130 and the interlayer insulating layer 150 are etched to expose the first contact hole 125a and the second contact hole 125b exposing predetermined portions of the drain region 120a and the source region 120b. To form.

상기 콘택홀(125a, 125b)을 포함한 층간 절연막(150)상에 소오스/드레인 영역(120b, 120a)과 각각 전기적으로 연결되어지는 소오스/드레인 전극(160b, 160a) 및 상기 캐패시터 하부 전극(240)의 상부에 위치하는 상기 캐패시터 상부 전극(260)을 형성한다.Source / drain electrodes 160b and 160a and the capacitor lower electrode 240 electrically connected to the source / drain regions 120b and 120a on the interlayer insulating layer 150 including the contact holes 125a and 125b, respectively. The capacitor upper electrode 260 is formed at an upper portion of the capacitor.

상기 소오스/드레인 전극(160b, 160a) 및 상기 캐패시터 상부 전극(260)을 포함한 상기 층간 절연막(150)상의 전면에 걸쳐 보호막(170)을 형성한다. 여기서 상기 보호막(170)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막 중에서 하나를 선택하는 것이 바람직하다.The passivation layer 170 is formed on the entire surface of the interlayer insulating layer 150 including the source / drain electrodes 160b and 160a and the capacitor upper electrode 260. Here, the protective film 170 may be selected from one of a stacked film of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film.

상기 보호막(170)상에 단차를 극복하기 위한 평탄화막(180)을 형성한다. 여기서, 상기 평탄화막은 후속 공정에서 유기막이 얇게 형성됨에 따라 박막 트랜지스터 및 캐패시터의 단차에 의해 발생되는 난반사를 방지할 수 있다. 그러나, 상기 기판의 박막트랜지스터 및 상기 캐패시터에 의한 단차를 극복하기 위해 평탄화막을 적용하지만, 평탄화막의 평탄도가 완벽하지 않아 캐패시터가 형성된 부분의 단차가 완전하게 극복되지 않는다.The planarization layer 180 is formed on the passivation layer 170 to overcome the step difference. Here, the planarization layer may prevent diffuse reflection caused by the step difference between the thin film transistor and the capacitor as the organic layer is thinly formed in a subsequent process. However, although the planarization film is applied to overcome the step difference caused by the thin film transistor and the capacitor of the substrate, the leveling of the portion where the capacitor is formed is not completely overcome because the planarization film is not perfect.

이어서, 상기 평탄화막(180)상에 소오스/드레인 전극(160b, 160a)들 중에 하나를 노출시키는 비아홀(190)을 형성한 후, 상기 평탄화막 상에 상기 소오스/드레인 전극(160b, 160a) 중 어느 하나에 연결되는 화소 전극(200)을 형성할 수 있다. 본 발명의 실시예에서는 상기 비아홀을 통하여 드레인 전극과 연결되도록 화소 전극(200)을 형성하였다. Subsequently, a via hole 190 exposing one of the source / drain electrodes 160b and 160a is formed on the planarization layer 180, and then the source / drain electrodes 160b and 160a are formed on the planarization layer 180. The pixel electrode 200 connected to any one may be formed. In the exemplary embodiment of the present invention, the pixel electrode 200 is formed to be connected to the drain electrode through the via hole.

상기 화소전극(200)이 형성된 기판 전면에 굴곡진 화소 전극을 덮을 수 있는 화소정의막(210)을 형성한다. 상기 화소정의막은 굴곡진 화소 전극 뿐만 아니라 평탄화막에 의해 미극복된 단차를 완전하게 평탄화하기 위해 1.5 내지 2 ㎛의 두께를 갖는 것이 바람직하다. A pixel definition layer 210 may be formed on the entire surface of the substrate on which the pixel electrode 200 is formed to cover the curved pixel electrode. The pixel definition layer preferably has a thickness of 1.5 to 2 탆 to completely planarize not only the curved pixel electrode but also the step unovercome by the planarization layer.

이후, 상기 화소정의막(210)을 패터닝하여 화소전극의 소정부분을 노출시키 는 개구부(220)를 형성한다. Thereafter, the pixel defining layer 210 is patterned to form an opening 220 that exposes a predetermined portion of the pixel electrode.

이어서, 도 3b와 같이 상기 화소정의막 패턴(210')을 통상적인 식각방법에 의하여 Ⅱ-Ⅱ'로 전면 식각하여 상기 화소전극이 형성되지 않는 영역에서 평탄화막의 소정부분이 노출되어진다. 이때, 상기 화소정의막 패턴(210')을 식각하는 공정에서 상기 기판을 기준으로 높은 영역의 상기 평탄화막의 소정부분도 동시에 식각할 수 있다.Subsequently, as shown in FIG. 3B, the pixel defining layer pattern 210 ′ is etched entirely through II-II ′ by a conventional etching method to expose a predetermined portion of the planarization layer in a region where the pixel electrode is not formed. In this case, in the process of etching the pixel definition layer pattern 210 ′, a predetermined portion of the planarization layer of a high region may be simultaneously etched based on the substrate.

이로써, 상기 평탄화막 영역에서 기판을 기준으로 가장 높은 영역에서의 평탄화막이 노출될 수 있다. As a result, the planarization layer may be exposed at the highest region with respect to the substrate in the planarization layer region.

또한, 상기 노출된 평탄화막(180')의 높이와 상기 화소정의막 패턴(210')의 표면의 높이는 기판을 기준으로 같도록 상기 화소정의막 패턴(210')을 식각하는 것이 바람직하다. 이때, 상기 화소정의막 패턴(210') 및 상기 노출된 평탄화막(180')의 두께(d)는 상기 화소전극(200)의 상부면으로부터 10 내지 2500Å인것이 바람직하다. 이때, 상기 화소정의막 패턴(210') 및 상기 평탄화막(180')의 표면은 상기 화소전극(200)의 상부면으로부터 두께(d)가 10Å이하가 되면, 상기 화소전극의 모서리(A)의 부분이 노출되어 유기막이 전사되어 형성될 때, 유기막이 끊어져 쇼트 불량을 일으킬 수 있다. 또한, 2500Å이상의 두께를 가지게 되면 상술한 바와 같이 상기 화소전극(200)과 상기 화소정의막 패턴(210')의 단차에 의해 상기 도너 기판이 상기 기판에 잘 밀착되지 않아 유기막의 전사시에 유기막이 오픈되는 오픈불량이 발생되어 쇼트 불량을 일으킬 수 있다. 여기서, 상기 화소정의막 패턴(210') 및 상기 평탄화막(180')은 상기 화소전극의 상부면으로부터 두께(d)는 10 내지 1000Å 인 것이 더욱 바람직하다.In addition, it is preferable to etch the pixel definition layer pattern 210 ′ such that the exposed height of the planarization layer 180 ′ and the height of the surface of the pixel definition layer pattern 210 ′ are the same. In this case, the thickness d of the pixel definition layer pattern 210 ′ and the exposed planarization layer 180 ′ is preferably 10 to 2500 μm from an upper surface of the pixel electrode 200. At this time, the surface of the pixel defining layer pattern 210 'and the planarization layer 180' has a thickness d of 10 m or less from an upper surface of the pixel electrode 200, and an edge A of the pixel electrode. When the portion of is exposed and the organic film is transferred and formed, the organic film may be broken to cause a short defect. In addition, when the thickness is more than 2500 GPa, the donor substrate may not be in close contact with the substrate due to the step difference between the pixel electrode 200 and the pixel definition layer pattern 210 ', as described above. An open defect that opens can occur and cause a short defect. The pixel definition layer pattern 210 'and the planarization layer 180' may have a thickness d of about 10 to about 1000 microns from an upper surface of the pixel electrode.

여기서, 상기 식각법은 반응성 이온 식각, 플라즈마 식각, 유도 결합형 플라즈마 식각, 기타 플라즈마 형성 장치등의 식각 장치를 이용하는 건식 식각법이나 현상 용액을 이용하는 습식 식각법에 의하여 수행될 수 있다.Here, the etching method may be performed by dry etching using an etching apparatus such as reactive ion etching, plasma etching, inductively coupled plasma etching, or other plasma forming apparatus or wet etching using a developing solution.

이로써, 일차적으로 상기 화소정의막을 두껍게 형성함으로써, 상기 평탄화막에 의해 미극복된 단차를 평탄화 시킬수 있으며, 또한, 상기 개구부 형성에 의한 화소정의막의 단차를 해결하기 위해 상기 화소정의막과 패턴과 상기 평탄화막의 소정 부분을 동시에 식각함으로써 평탄화도가 향상된 기판(250)을 형성할 수 있다.As a result, the pixel definition layer may be formed to be thick, so that the step unovercome by the planarization layer may be flattened, and the pixel definition layer, the pattern, and the planarization may be made to solve the step difference of the pixel definition layer due to the opening. By simultaneously etching a predetermined portion of the film, the substrate 250 having improved flatness may be formed.

이후에, 상기 개구부를 통해 노출된 상기 화소 전극(200)상에 적어도 발광층을 포함하는 유기막층 패턴을 형성한다. 여기서, 상기 유기막층 패턴은 레이저 열전사법, 스핀코팅 및 저분자 증착법 중 하나의 방식을 선택하여 형성할 수 있다.Thereafter, an organic layer pattern including at least a light emitting layer is formed on the pixel electrode 200 exposed through the opening. The organic layer pattern may be formed by selecting one of laser thermal transfer, spin coating, and low molecular deposition.

여기서, 상기 유기막은 대면적 화소 영역을 구현하는 데 유리할 뿐만 아니라 상기 유기막의 손상을 입히지 않으며, 미세 패턴이 가능한 건식 공정으로서 레이저 열전사법에 의해 형성되는 것이 바람직하다.Here, the organic film is advantageous to realize a large area pixel area and does not damage the organic film, and is preferably formed by laser thermal transfer as a dry process capable of fine patterning.

도 3c를 참조하여, 레이저 열전사법에 유기막층 패턴을 형성하는 것을 더욱 상세하게 설명하면 다음과 같다. Referring to FIG. 3C, the formation of the organic layer pattern in the laser thermal transfer method will be described in more detail as follows.

우선, 기재층(310)상에 적어도 전사층(320)을 구비하는 도너기판(300)을 준비한다. 이어서, 상기 도너 기판(300)을 기판(250)의 화소영역에 대향하도록 배치하여 라미네이션한 후, 상기 도너 기판의 소정 영역에 레이저를 조사한다.First, a donor substrate 300 having at least a transfer layer 320 on a substrate layer 310 is prepared. Subsequently, the donor substrate 300 is disposed to face the pixel region of the substrate 250 and laminated, and then a laser is irradiated to a predetermined region of the donor substrate.

이때, 상기 기판(250)의 하부 단차가 완화되여 평탄화가 개선됨에 따라 상기 기판과 도너 기판(300)의 접착이 용이하였으며, 상기 기판의 화소영역과 상기 도너 기판의 높이(H2)가 낮아져 적은 레이저 열전사 에너지를 이용하여 유기막층 패턴을 형성할 수 있다. At this time, as the lower step of the substrate 250 is relaxed and the planarization is improved, the adhesion of the substrate and the donor substrate 300 is easy, and the height H2 of the pixel region of the substrate and the donor substrate is lowered so that the laser is small. The organic film layer pattern may be formed using thermal transfer energy.

이어서, 도 3d에서와 같이, 상기 도너기판의 전사층이 레이저 열전사 에너지에 의해 상기 기판의 화소영역상에 전사층(320)이 전사되어 유기막층 패턴(320')을 형성한다. 여기서, 상기 유기막층 패턴은 정공주입층, 정공수송층, 정공억제층 및 전자주입층으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.Subsequently, as shown in FIG. 3D, the transfer layer 320 of the donor substrate is transferred to the pixel region of the substrate by laser thermal transfer energy to form an organic layer pattern 320 ′. Here, the organic layer pattern may further include one or more selected from the group consisting of a hole injection layer, a hole transport layer, a hole suppression layer and an electron injection layer.

여기서, 상기와 같은 유기막은 스핀 코팅이나 증착법에 의해 형성될 수 있거나, 상기 도너 기판의 전사층 형성시 유기발광층과 상기 유기막중에 하나를 적층하여 레이저 전사시 동시에 형성할 수 있다.The organic layer may be formed by spin coating or vapor deposition, or may be simultaneously formed during laser transfer by laminating one of the organic light emitting layer and the organic layer when forming the transfer layer of the donor substrate.

이어서, 상기 유기막층 패턴상에 상부 전극(330)을 형성하고, 도면에는 도시하지 않았으나 메탈 캔 및 봉지기판으로 봉지하여 유기 전계 발광 소자를 완성할 수 있다.Subsequently, the upper electrode 330 is formed on the organic layer pattern, and although not shown in the drawing, the upper electrode 330 may be encapsulated with a metal can and an encapsulation substrate to complete the organic EL device.

상술한 바와 같이. 본 발명에 따른 유기 전계 발광 소자는 기판의 단차를 완전하게 제거함에 따라 레이저 열전사에 의한 유기막 형성을 용이하게 할 수 있다.As mentioned above. The organic electroluminescent device according to the present invention can easily form an organic film by laser thermal transfer by completely removing the step of the substrate.

또한, 본 발명에 따르면 기판의 단차에 의해 발생될 수 있는 유기 전계 발광 소자의 쇼트 불량, 수명 및 효율이 저하되는 문제점을 해결함에 따라 품질이 우수한 유기 전계 발광 소자를 제조할 수 있다.In addition, according to the present invention, an organic electroluminescent device having excellent quality may be manufactured by solving a problem in that short shortage, lifetime, and efficiency of the organic electroluminescent device, which may be generated by the step difference of the substrate, are solved.

또한, 본 발명에 따르면 레이저 열전사법에 의해 유기막층 패턴을 형성하는 경우에 있어서, 레이저 열전사 에너지를 최소화하여 유기막층 패턴을 형성함에 따라 레이저 열전사 에너지의 효율을 극대화시킬수 있으며, 유기막의 손상을 방지하여 수명 및 효율이 개선된 유기 전계 발광 소자를 제조할 수 있다.In addition, according to the present invention, in the case of forming the organic layer pattern by the laser thermal transfer method, it is possible to maximize the efficiency of the laser thermal transfer energy by forming the organic layer layer pattern by minimizing the laser thermal transfer energy, and to damage the organic layer To prevent the organic EL device having improved lifespan and efficiency.

또한, 본 발명에 따라 유기 전계 발광 소자를 제조함에 따라 완벽한 풀칼라를 구현할 수 있는 디스플레이를 제조할 수 있다.In addition, according to the present invention, as the organic electroluminescent device is manufactured, a display capable of realizing a full color can be manufactured.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (16)

박막트랜지스터가 형성된 기판;A substrate on which a thin film transistor is formed; 상기 박막트랜지스터를 포함한 상기 기판 전면에 걸쳐 형성된 평탄화막:A planarization film formed over the entire surface of the substrate including the thin film transistor: 상기 평탄화막 상의 소정 영역에 형성되어 있으며, 상기 평탄화막에 형성된 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나의 전극과 연결되어 있는 화소전극;A pixel electrode formed in a predetermined region on the planarization layer and connected to any one of a source / drain electrode of the thin film transistor through a via hole formed in the planarization layer; 상기 평탄화막 및 상기 화소전극상에 형성되어 있으며, 상기 화소전극 상부의 적어도 일부를 노출시키는 개구부를 구비하고, 상기 화소전극이 형성되지 않는 영역에서의 상기 평탄화막의 적어도 일부가 노출되도록 식각된 화소정의막 패턴;A pixel definition formed on the planarization film and the pixel electrode and having an opening exposing at least a portion of the upper part of the pixel electrode and etched to expose at least a portion of the planarization film in a region where the pixel electrode is not formed; Membrane pattern; 상기 개구부에 의해 노출된 화소전극상에 형성되며, 적어도 발광층을 포함하는 유기막층 패턴; 및An organic layer pattern formed on the pixel electrode exposed by the opening and including at least an emission layer; And 상기 유기막층 패턴 상부에 형성되어 있는 상부전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.And an upper electrode formed on the organic layer pattern. 제 1항에 있어서,The method of claim 1, 상기 노출된 평탄화막의 높이와 상기 화소정의막 패턴의 표면의 높이는 기판을 기준으로 같은 것을 특징으로 하는 유기 전계 발광 소자.The height of the exposed planarization layer and the height of the surface of the pixel definition layer pattern are the same based on the substrate. 제 1항에 있어서,The method of claim 1, 상기 노출된 평탄화막은 상기 평탄화막 영역에서 기판을 기준으로 가장 높은 영역인 것을 특징으로 하는 유기 전계 발광 소자.And the exposed planarization layer is the highest region in relation to the substrate in the planarization layer region. 제 1항에 있어서,The method of claim 1, 상기 노출된 평탄화막은 그 하부에 캐패시터가 형성되어 있는 것을 특징으로 하는 유기 전계 발광 소자.The exposed planarization film is an organic electroluminescent device, characterized in that a capacitor is formed below. 제 2항에 있어서,The method of claim 2, 상기 화소정의막 패턴 및 상기 노출된 평탄화막의 표면은 화소전극의 상부면으로부터 10 내지 2500 Å의 두께를 갖는 것을 특징으로 하는 유기 전계 발광 소자.And the surface of the pixel definition layer pattern and the exposed planarization layer have a thickness of 10 to 2500 mV from an upper surface of the pixel electrode. 제 5항에 있어서,The method of claim 5, 상기 화소정의막 패턴 및 상기 노출된 평탄화막의 표면은 화소전극의 상부면으로부터 10 내지 1000 Å의 두께를 갖는 것을 특징으로 하는 유기 전계 발광 소자.And the surface of the pixel definition layer pattern and the exposed planarization layer have a thickness of 10 to 1000 Å from an upper surface of the pixel electrode. 제 1항에 있어서,The method of claim 1, 상기 평탄화막은 폴리아미드 수지, 폴리이미드 수지, 아크릴 수지, 벤조사이클로부틴계 수지, PBO 및 실리콘계 수지로 이루어진 군에서 선택된 하나의 물질 또 는 둘이상의 물질이 결합된 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The flattening film is formed of a polyamide resin, a polyimide resin, an acrylic resin, a benzocyclobutyne resin, a PBO and a silicone-based resin, and an organic electric field formed of a material in which two or more materials are combined. Light emitting element. 제 1항에 있어서,The method of claim 1, 상기 화소정의막은 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리아크릴로니트릴, 폴리아미드, 폴리이미드, 폴리아릴에테르, 헤테로사이클릭 폴리머, 파릴렌, 불소 고분자, 에폭시 수지, 벤조사이클로부틴계 수지, 실록세인계 수지 및 실란 수지로 이루어진 군에서 선택되는 하나의 물질 또는 둘 이상의 물질이 결합된 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The pixel definition layer is polystyrene, polymethyl methacrylate, polyacrylonitrile, polyamide, polyimide, polyarylether, heterocyclic polymer, parylene, fluorine polymer, epoxy resin, benzocyclobutyne resin, siloxane An organic electroluminescent device, characterized in that formed of a material selected from the group consisting of a resin and a silane resin, or a combination of two or more materials. 제 1항에 있어서,The method of claim 1, 상기 유기막층 패턴은 정공주입층, 정공수송층, 정공억제층 및 전자주입층으로 이루어진 군에서 선택된 적어도 하나의 층을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.The organic layer pattern may further comprise at least one layer selected from the group consisting of a hole injection layer, a hole transport layer, a hole suppression layer and an electron injection layer. 기판이 제공되는 단계;Providing a substrate; 상기 기판 상부에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor on the substrate; 상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 평탄화막을 형성하는 단계;Forming a planarization film over the entire surface of the substrate including the thin film transistor; 상기 평탄화막 상에 형성된 비아홀을 통하여 상기 박막트랜지스터의 소오스/ 드레인 전극 중 어느 하나와 연결되는 화소전극을 형성하는 단계;Forming a pixel electrode connected to any one of a source / drain electrode of the thin film transistor through a via hole formed on the planarization layer; 상기 화소전극을 포함하는 상기 평탄화막 상에 형성하며, 상기 화소전극의 소정부분을 노출시키는 개구부를 갖는 화소정의막 패턴을 형성하는 단계;Forming a pixel definition layer pattern on the planarization layer including the pixel electrode, the pixel defining layer pattern having an opening exposing a predetermined portion of the pixel electrode; 상기 화소 전극이 형성되지 않은 영역에서의 평탄화막의 소정 부분을 노출되도록 상기 화소정의막 패턴을 제거하는 단계;Removing the pixel definition layer pattern to expose a predetermined portion of the planarization layer in a region where the pixel electrode is not formed; 상기 개구부를 통해 노출된 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴을 형성하는 단계; 및Forming an organic layer pattern including at least an emission layer on the pixel electrode exposed through the opening; And 상기 유기막층 패턴상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And forming an upper electrode on the organic film layer pattern. 제 10항에 있어서,The method of claim 10, 상기 노출된 평탄화막의 높이와 상기 화소정의막 패턴의 표면의 높이가 기판을 기준으로 같게 상기 화소정의막 패턴을 식각하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And etching the pixel definition layer pattern such that the exposed height of the planarization layer and the height of the surface of the pixel definition layer pattern are the same with respect to a substrate. 제 10항에 있어서,The method of claim 10, 상기 평탄화막 영역에서 기판을 기준으로 가장 높은 영역이 노출되도록 상기 화소정의막 패턴을 식각하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And etching the pixel definition layer pattern to expose the highest region of the planarization layer with respect to the substrate. 제 10항에 있어서,The method of claim 10, 상기 노출된 평탄화막은 그 하부에 캐패시터가 형성되어 있는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.The exposed planarization film is a manufacturing method of the organic electroluminescent device, characterized in that a capacitor is formed on the lower portion. 제 11항에 있어서,The method of claim 11, 상기 노출된 평탄화막과 상기 화소정의막 패턴의 표면은 상기 화소전극의 상부면으로부터 10 내지 2500 Å의 두께를 갖도록 상기 화소정의막 패턴을 식각하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And etching the pixel definition layer pattern such that the exposed planarization layer and the surface of the pixel definition layer pattern have a thickness of about 10 to 2500 micrometers from an upper surface of the pixel electrode. 제 10항에 있어서,The method of claim 10, 상기 화소정의막 패턴은 건식 식각법 또는 습식 식각법을 사용하여 식각하 는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.The pixel defining layer pattern is etched using a dry etching method or a wet etching method. 제 10항에 있어서,The method of claim 10, 상기 유기막층 패턴은 레이저 열전사법에 의해 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.The organic film layer pattern is formed by a laser thermal transfer method of manufacturing an organic EL device.
KR1020040091562A 2004-11-10 2004-11-10 organic electro-luminescence device and method for fabricating of the same KR100590253B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040091562A KR100590253B1 (en) 2004-11-10 2004-11-10 organic electro-luminescence device and method for fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091562A KR100590253B1 (en) 2004-11-10 2004-11-10 organic electro-luminescence device and method for fabricating of the same

Publications (2)

Publication Number Publication Date
KR20060046811A true KR20060046811A (en) 2006-05-18
KR100590253B1 KR100590253B1 (en) 2006-06-19

Family

ID=37149464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091562A KR100590253B1 (en) 2004-11-10 2004-11-10 organic electro-luminescence device and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR100590253B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782465B1 (en) * 2006-05-18 2007-12-05 삼성에스디아이 주식회사 Donor Substrate for Laser Induced Thermal Imaging and Fabrication methode for Organic Electroluminescence Display Device using the same
KR100833772B1 (en) * 2007-06-20 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display and manufacturing thereof
KR100833773B1 (en) * 2007-06-20 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display and manufacturing thereof
US8421063B2 (en) 2009-07-30 2013-04-16 Samsung Display Co., Ltd. Organic light emitting display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831873B2 (en) 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 Self-luminous device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782465B1 (en) * 2006-05-18 2007-12-05 삼성에스디아이 주식회사 Donor Substrate for Laser Induced Thermal Imaging and Fabrication methode for Organic Electroluminescence Display Device using the same
KR100833772B1 (en) * 2007-06-20 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display and manufacturing thereof
KR100833773B1 (en) * 2007-06-20 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display and manufacturing thereof
US8421063B2 (en) 2009-07-30 2013-04-16 Samsung Display Co., Ltd. Organic light emitting display

Also Published As

Publication number Publication date
KR100590253B1 (en) 2006-06-19

Similar Documents

Publication Publication Date Title
US11908924B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
TWI250814B (en) Organic electroluminescent device and method of fabricating the same
US8004176B2 (en) Organic light emitting display having reduced manufacturing shorts and method of fabricating the same
KR100635066B1 (en) an organic electrominescence display and method for fabricating the same
US7615922B2 (en) Electro-luminescent display device and method for fabricating the same
JP2006518864A (en) Pixel with organic light emitting diode and method for making the pixel
KR20160096760A (en) Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
KR20170029037A (en) Transparent display devices and methods of manufacturing transparent display devices
TW201503358A (en) Organic light emitting display device and method of manufacturing the same
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
WO2021184235A1 (en) Array substrate, manufacturing method therefor, and display panel
TW202001385A (en) Display panel and method of fabricating the same
CN111162095A (en) Driving backboard, manufacturing method thereof, display panel and display device
KR100949509B1 (en) Display apparatus and method of producing the same
KR100623716B1 (en) organic electro-luminescence display and method for fabricating of the same
KR100623720B1 (en) Organic electro luminescence device and method for fabricating the same
US12004380B2 (en) Organic light-emitting diode display device and manufacturing method thereof
CN114122083A (en) Display panel and manufacturing method thereof
KR100590253B1 (en) organic electro-luminescence device and method for fabricating of the same
KR100571006B1 (en) organic electroluminescence device and fabricating method of the same
KR100669686B1 (en) Organic electro luminescence display device and method of manufacturing the same
JP2011014504A (en) Organic el display device, and method for manufacturing the same
KR20000060141A (en) An electroluminescent display and a fabricating method thereof
KR100752385B1 (en) Organic light emitting display device and the fabricating method of the same
CN110085625B (en) Top-emission type display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14