KR20060044388A - 에칭용 조성물 및 기판의 에칭 처리방법 - Google Patents

에칭용 조성물 및 기판의 에칭 처리방법 Download PDF

Info

Publication number
KR20060044388A
KR20060044388A KR1020050022621A KR20050022621A KR20060044388A KR 20060044388 A KR20060044388 A KR 20060044388A KR 1020050022621 A KR1020050022621 A KR 1020050022621A KR 20050022621 A KR20050022621 A KR 20050022621A KR 20060044388 A KR20060044388 A KR 20060044388A
Authority
KR
South Korea
Prior art keywords
etching
composition
hafnium
fluoride
substrate
Prior art date
Application number
KR1020050022621A
Other languages
English (en)
Inventor
야스시 하라
후미하루 타카하시
히로아키 하야시
Original Assignee
도소 가부시키가이샤
다이닛뽕스크린세이조오가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도소 가부시키가이샤, 다이닛뽕스크린세이조오가부시키가이샤 filed Critical 도소 가부시키가이샤
Publication of KR20060044388A publication Critical patent/KR20060044388A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C11D2111/22—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Abstract

본 에칭용 조성물은, 하프늄 화합물을 갖는 절연막을 에칭하기 위한 에칭용 조성물로서, 불화물 및 염화물을 함유해서 이루어지는 것을 특징으로 한다. 또한, 기판상에 형성된 하프늄 화합물로 이루어지는 피막을, 에칭용 조성물을 이용해서 에칭하는 기판의 에칭 처리방법으로서, 상기 에칭용 조성물로서 불화물 및 염화물을 함유해서 이루어지는 조성물을 사용하는 것을 특징으로 하는 기판의 에칭 처리 방법이다.

Description

에칭용 조성물 및 기판의 에칭 처리방법{ETCHING COMPOSITION AND METHOD FOR ETCHING A SUBSTRATE}
도1은 본 발명의 에칭용 조성물을 이용해서 기판의 에칭 처리를 행하는 매엽식의 기판처리 장치의 구성의 일례를 나타내는 주요부 개략 정면도이다.
도2는 본 발명의 에칭용 조성물을 이용해서 기판의 에칭처리를 행하는 침지식의 기판처리 장치의 구성의 일례를 나타내는 개략도이다.
본 발명은 하프늄 실리케이트, 하프늄 알루미네이트 등의 하프늄 화합물의 에칭용 조성물에 관한 것이고, 더욱 자세하게는, 반도체 장치에 사용되는 하프늄 실리케이트, 하프늄 알루미네이트를 갖는 절연막을 에칭하기 위한 에칭 조성물, 및기판, 특히, 실리콘 웨이퍼 상에 형성된 하프늄 화합물로 이루어지는 피막을 에칭 하는 기판의 에칭 처리방법에 관한 것이다.
최근, 정보화 기술의 급속한 진전에 따라, 대규모 집적회로(LSI,ULSI,VLSI)의 미세화, 고밀도화, 고집적화에 의한 고속화가 되어지는 동향에 있다. 이 때문에 반도체 회로에는, 새로운 재료의 도입이 검토되고 있다. 미세화에 따라, 절연막도 얇아지고 있고, 종래 사용되어 온 산화규소 절연막으로는 한계가 있다. 그 때문에 새로운 절연막으로서, 소위 High-k재가 검토되고 있다. High-k재로서, 산화 알루미늄, 산화 지르코늄, 산화 하프늄이 후보로서 있지만, 하프늄 실리케이트, 하프늄 알루미네이트가 가장 유력시되고 있다.
반도체 회로의 미세가공을 위해서는, 이들의 산화 하프늄계, 하프늄 실리케이트계, 하프늄 알루미네이트계의 절연막을 성막한 후, 에칭할 필요가 있다. 그러나, 산화 하프늄, 하프늄 실리케이트 등은, 불화수소산조차 용이하게 에칭 할 수 없는 화합물이다. 이 때문에, 손상을 받기 쉬운 반도체 재료를 침범하지 없고, 이들의 절연막을 실용적인 속도로 에칭하는 것은 대단히 어려웠다.
종래에서는, 하프늄 실리케이트의 제거방법으로서, 예를 들면 일본 특허공개2003-229401호 공보에서는, 불화수소산과 질산을 함유하는 수용액을 이용하는 방법이 제안되고 있다. 그러나 이 수용액은, 하프늄 실리케이트, 하프늄 알루미네이트 의 에칭성능이 반드시 충분하지 않은데다가, 주변의 다른 반도체 재료(특히, 산화규소)에의 손상이 크다는 문제가 있었다. 또한, 일본 특허공개2003-332297호 공보에서는, 불화수소산을 유기용매에서 희석한 에칭액도 제안되어 있다. 그러나, 이 에칭액은, 유기용매가 대부분이기 때문에, 인화성이 강하고, 반도체 제조장치를 방폭구조로 할 필요가 있고, 공업적으로는 바람직하지 못했다.
이렇게, 반도체의 High-k재로서 유력시되고 있는 하프늄 산화물, 하프늄 실리케이트, 하프늄 알루미네이트 등을 충분히, 또한 선택적으로 가공할 수 있는 최 적의 에칭제는 아직 제안되지 않고 있다.
본 발명은, 상기의 과제를 감안하여 이루어진 것이며, 본 발명의 목적은 난용성의 하프늄 화합물, 특히 하프늄 실리케이트, 하프늄 알루미네이트를 선택적으로 에칭할 수 있고, 또한 불연성인 에칭용 조성물을 제공하는 것이다..
본 발명자들은 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화 하프늄 알루미네이트의 에칭에 대해서 예의검토한 결과, 불화물, 염화물을 함유해서 이루어진 에칭용 조성물에서는, 산화규소 등의 다른 반도체 재료에 손상을 주지 않고, 하프늄 실리케이트, 하프늄 알루미네이트 등을 선택적으로 에칭할 수 있고, 또한 불연성인 것을 찾아내고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 에칭용 조성물은 하프늄 화합물의 에칭용 조성물로서, 불화물 및 염화물을 함유해서 이루어진 것을 특징으로 한다.
이 에칭용 조성물은 예를 들면, 기판 상에 형성된 하프늄 화합물로 이루어지는 피막을 에칭할 때에 사용된다.
본 발명의 에칭용 조성물에 의하면, 산화규소 등의 다른 반도체 재료에 손상을 주지 않게 선택적으로 하프늄 화합물을 에칭할 수 있고, 또한 불연성이기 때문, 공업적으로 안전하게 사용할 수 있다.
본 발명의 에칭용 조성물에서는, 불화물이 불화수소산, 불화암모늄, 불화규소로 이루어지는 군에서 선택되는 적어도 1종 이상이어도 좋다.
불화규소가 4불화규소 및/또는 헥사플루오로규산이어도 좋다.
염화물이 염화 수소산 및/또는 염화암모늄이어도 좋다.
에칭용 조성물이 인산을 또한 함유해도 좋다.
하프늄 화합물이, 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화 하프늄 알루미네이트로 이루어지는 군에서 선택되는 적어도 1종 이상이어도 좋다.
본 발명의 기판의 에칭 처리방법은, 기판 상에 형성된 하프늄 화합물로 이루어지는 피막을 에칭용 조성물을 이용해서 에칭하는 기판의 에칭 처리방법으로서, 상기 에칭용 조성물로서 불화물 및 염화물을 함유해서 이루어지는 조성물을 사용하는 것을 특징으로 한다.
본 발명의 기판의 에칭 처리방법에 의하면, 산화규소 등의 다른 반도체 재료에 손상을 주지 않고 선택적으로 하프늄 화합물로 이루어지는 피막을 에칭할 수 있다.
본 발명의 기판의 에칭 처리방법에서는, 불화물이, 불화수소산, 불화 암모늄, 불화규소로 이루어지는 군에서 선택되는 적어도 1종 이상이어도 좋다.
불화규소가 4불화규소 및/또는 헥사플루오로규산이어도 좋다.
염화물이, 염화수소산 및/또는 염화암모늄이어도 좋다.
에칭용 조성물이, 인산을 또한 함유해도 좋다.
하프늄 화합물이, 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화 하프늄 알루미네이트로 이루어지는 군에서 선택되는 적어도 1종 이상이어도 좋다.
기판을 수평자세로 유지해서 연직축 주변에 회전시키면서, 기판의 표면으로 상기 에칭용 조성물을 공급해도 좋다.
이하에 본 발명을 또한 상세하게 설명한다.
이 에칭용 조성물은 불화물 및 염화물을 함유해서 이루어진다.
에칭용 조성물에 함유되는 불화물은, 불화수소산, 불화암모늄, 불화규소로 이루어지는 군에서 선택되는 적어도 1종 이상인 것이 바람직하다. 이들의 불화물 중, 불화암모늄, 불화규소는 반도체 재료에 손상이 작기 때문에, 특히 유용하다.
에칭용 조성물에 사용되는 불화규소로서는, 4불화규소, 헥사플루오로규산이 특히 바람직하다. 4불화규소는 에칭용 조성물을 조제할 시에는 기체로서 이용하고, 헥사플루오로규산은 수용액으로서 사용한다. 이들의 불화규소를 함유해서 이루어진 에칭용 조성물에서는, 다른 반도체재료, 특히 규소, 산화규소에 손상을 주지 않고, 하프늄 실리케이트, 하프늄 알루미네이트 등을 에칭할 수 있다.
본 발명의 에칭용 조성물에서는, 공업적으로 유통하고 있는 4불화규소를 사용해도 좋고, 규산에 불화수소산을 반응시켜서 제조된 것을 이용해도 좋다. 헥사 플루오로규산은, 공업적으로 유통하고 있는 것을 사용해도 좋고, 4불화규소를 물과 반응시켜서 생성된 것을 사용해도 좋다.
에칭용 조성물에 함유되는 염화물로서는, 염화수소산 및/또는 염화암모늄이 바람직하다. 이외의 염화물을 사용할 수도 있지만, 고가이거나, 반도체의 제조프로세스에 적합하지 않는 원소를 함유하고 있기 때문에, 공업적으로는 적절하지 않다.
에칭용 조성물에 있어서, 에칭용 조성물 전체에 대한 불화물의 함량의 중량 비(중량%)는, 0.001∼10중량%이며, 바람직하게는 0.01∼5중량%이다. 불화물의 양이 0.001중량% 미만이면, 하프늄 화합물을 에칭하는 에칭속도가 양산공정에 요구되는 속도보다 늦어져버린다. 불화물의 양이 10중량%를 초과하면, 다른 반도체 재료에 손상이 생기기 쉬워진다.
에칭용 조성물에 있어서, 에칭용 조성물 전체에 대한 염화물의 함량의 중량비(중량%)는, 0.1∼70중량%이며, 바람직하게는 0.1∼60중량%이다. 염화물의 양이 0.1중량% 미만이면, 염화물의 효과가 없어진다. 70중량%를 넘으면, 염화물이 수용액에 용해되지 않게 되고, 또, 70중량%를 넘어도, 하프늄 화합물의 에칭속도의 향상이 작다.
에칭용 조성물에는, 또한 인산을 첨가할 수도 있다. 인산을 첨가함으로써, 하프늄 실리케이트, 하프늄 알루미네이트 등의 하프늄 화합물의 에칭속도가 향상된다. 사용할 수 있는 인산은, 오르트인산, 메타인산, 피로인산 등의 폴리인산으로 이루어진 군에서 선택되는 적어도 1종 이상인 것이 바람직하다. 인산의 함유량에는 특별히 제한은 없지만, 에칭용 조성물 전체에 대한 인산 함유량의 비(중량%)는, 대략 1∼50중량%의 범위가 바람직하다.1% 미만의 경우, 인산을 첨가하는 효과가 작고, 또 50중량%를 넘어도, 하프늄 화합물의 에칭속도의 향상이 작다.
에칭용 조성물은, 불화물, 염화물의 수용액으로서 사용할 수 있다. 물의 함유량에는 특별히 제한은 없지만, 대략 10∼99중량%의 범위가 바람직하다. 물이 10중량%보다 적어도, 99중량%보다 많아도, 하프늄 화합물의 에칭 속도가 저하한다.
또한, 에칭용 조성물에는, 반도체 제조 프로세스에 있어서, 불필요한 유기 물, 무기물을 제거하는 것을 목적으로서 사용되는 유기물을 함유해도 좋다. 이러한 유기물로서는, 예를 들면 알코올류, 아미드류, 아민류, 니트릴류, 카르복실산류 등을 들 수 있다. 유기물의 함유량은, 그 화합물에 의해, 인화성이 다르기 때문에, 일괄적으로 결정하는 것은 곤란하지만, 그 함유량은 인화점을 나타내지 않는 범위로 조정하는 것이 바람직하다.
에칭용 조성물을 사용해서 하프늄 화합물을 에칭하는 온도는 O∼100℃이며, 바람직하게는 10∼90℃이다. 0℃미만에서는, 하프늄 화합물의 에칭속도가 현실적이지 않을수록 늦고, 10O℃를 초과하는 온도에서는 물의 증발 때문에, 농도가 일정하게 되지 않고, 공업적이지는 않다.
에칭용 조성물은, 하프늄 화합물의 에칭, 특히 반도체 장치의 절연막으로서 사용되는 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화하프늄 알루미네이트의 에칭에 이용할 수 있다. 반도체 장치에 있어서, 하프늄 화합물은 이른바 High-k재로서 사용된다. 하프늄 화합물은, 반도체 기판 상에 CVD법(화학기상 성장)등에 의해 성막되지만, 소자, 회로를 형성하기 위해서는, 에칭에 의해, 불필요한 부분을 제거할 필요가 있다. 에칭용 조성물을 사용함으로써, 산화규소 이외의 다른 반도체 재료에 손상을 주지 않고, 이들의 하프늄 화합물을 에칭할 수 있다.
그 다음에, 도1 및 도2를 참조하면서, 에칭용 조성물을 사용해서 기판, 예를 들면 실리콘 웨이퍼을 에칭처리하는 방법에 대해서 설명한다.
도1은 매엽식의 기판처리 장치의 구성의 일례를 나타내는 주요부 개략 정면 도이다.
이 기판처리 장치는, 표면에 하프늄 화합물로 이루어지는 피막이 형성된 실리콘 웨이퍼(W)를 수평자세로 유지하는 웨이퍼 유지부(10), 및, 웨이퍼 유지부(10)의 하면 중심부에 늘어뜨려 설치된 회전지지축(12)을 구비하고 있다.
웨이퍼 유지부(10)는, 회전 지지축(12)에 연결된 스핀 모터(도시 생략)에 의해 연직축 주변에 수평면 내에서 회전되어진다. 그리고, 웨이퍼 유지부(10)에 유지된 웨이퍼(W)가, 웨이퍼 유지부(10)와 일체적으로 회전되도록 구성되어 있다. 또한, 도시되어 있지 않지만, 웨이퍼 유지부(10)의 주위에는, 웨이퍼 유지부(10)의 측방 및 하방을 둘러싸도록 컵이 설치되고 있어, 이 컵에 의해, 웨이퍼(W) 상으로부터 주위로 비산하거나 하방으로 유하하거나 하는 에칭액이 포집되어서 회수된다.
웨이퍼 유지부(10)에 유지된 웨이퍼(W)의 상방에는, 웨이퍼(W)의 상면으로 에칭액을 공급하는 노즐(14)이 설치되어 있다. 노즐(14)은 에칭액 공급관을 통해서 에칭액 공급장치(도시 생략)에 유로접속되어 있다. 또한, 노즐(14)은 도시한 위치로부터 웨이퍼(W)의 외방으로 대피시킬 수 있고, 또한, 필요에 의해, 수평면 내에서 요동시켜서, 노즐(14) 선단의 토출구를 웨이퍼(W)의 중심위치와 주변위치 사이에서 왕복 이동시키고, 웨이퍼(W)의 상면을 주사할 수 있도록 지지되어 있다.
이러한 구성을 구비한 기판 처리장치에 있어서, 에칭액 공급장치에서 노즐(14)에 공급하는 에칭액으로서, 불화수소산, 불화암모늄, 불화규소 등의 불화물, 및 염화수소산, 염화암모늄 등의 염화물을 함유해서 이루어진 상기 에칭용 조성물을 사용한다. 그리고, 이 기판 처리장치에 의해 웨이퍼(W)의 에칭처리를 행할 때 는, 웨이퍼(W)를 연직축 주변에 회전시키면서, 노즐(14)의 선단 토출구로부터 웨이퍼(W)의 상면 중심부로 에칭액을 토출하고, 에칭액을 웨이퍼(W)의 상면 전체에 확산 유동시킨다. 이것에 의해, 불화물 및 염화물을 함유한 에칭액으로, 웨이퍼(W) 상에 형성된 하프늄 화합물의 피막이 선택적으로 에칭된다. 그리고, 웨이퍼(W)의 표면에 형성된 산화규소 등의 다른 재료로 결정되는 피막이 손상을 받는 일은 없다.
에칭처리가 종료하면, 웨이퍼(W)를 연직축 주변에 회전시키면서 웨이퍼(W)의 상면 중심부에 세정액, 예를 들면 순수를 공급해서 웨이퍼(W)의 상면을 세정한다. 이때, 필요에 따라, 웨이퍼(W)에 대하여 초음파가 부여된 세정액을 공급하거나, 이유체(流體) 노즐을 사용해서 세정액과 질소 등의 불활성 가스 혼합유체(세정액의 액적(液滴))을 웨이퍼(W)의 상면에 분출하거나 한다. 웨이퍼(W)의 세정처리가 끝나면, 웨이퍼(W)를 고속으로 회전시켜서 스핀 건조시킨다.
도2는 침지식의 기판처리 장치의 구성의 일례를 나타내는 개략도이다.
이 기판처리 장치는 상부가 개구하고 에칭액(16)이 저류되는 처리조(18)를 구비하고 있다. 처리조(18)의 하부에는 에칭액 공급구(20)가 설치되어 있다. 처리조(18)의 상부 외주에는, 처리조(18)의 상부로부터 넘쳐나온 에칭액이 흘러 들어 가는 일류액조(溢流液槽)(22)가 일체적으로 설치되어 있다. 또한, 이 장치는 표면에 하프늄 화합물로 이루어지는 피막이 형성된 복수장의 실리콘 웨이퍼(W)를 처리조(18) 내에서 유지하는 리프터(24)를 구비하고 있고, 복수장의 웨이퍼(W)는, 리프터(24)에 의해 유지되어서 처리조(18) 안에 삽입되고, 또 처리조(18) 안으로부터 배출된다.
처리조(18)의 에칭액 공급구(20)에는, 에칭액 공급용 배관(26)이 연통해서 접속되어 있고, 에칭액 공급용 배관(26)은, 펌프(28)의 토출구에 유로접속되어 있다. 에칭액 공급용 배관(26)에는, 필터(30) 및 히터(32)가 각각 끼워 삽입되어 설치되어 있다. 또한, 일류액조(22)의 저부에는, 유출관(34)이 연통되어 있고, 유출관(34)은, 에칭액 순환용 배관(36)과 배액관(38)으로 분기되고, 에칭액 순환용 배관(36) 및 배액관(38)에 각각 개폐제어밸브(40,42)가 끼워 삽입되어 있다. 에칭액 순환용 배관(36)은, 펌프(28)의 흡입구에 유로접속되어 있다.
그리고, 통상은, 개폐제어밸브(40)가 열려 개폐제어밸브(42)가 닫혀지고, 처리조(18) 안으로부터 일류액조(22)를 거쳐 배출된 에칭액은, 에칭액 순환용 배관(36)을 통해서 에칭액 공급용 배관(26)에 되돌려지고, 에칭액 공급용 배관(26)을 통해서 처리조(18) 안으로 다시 공급되어서, 순환 사용된다. 또한, 에칭액 공급용 배관(26), 처리조(18), 및 에칭액 순환용 배관(36)을 통해서 에칭액을 순환시키면서, 필요에 따라 히터(32)에 의해 에칭액을 가열한다.
이러한 구성을 구비한 기판처리 장치가 있어서, 처리조(18) 안으로 공급되는 에칭액(16)으로서, 불화수소산, 불화암모늄, 불화규소 등의 불화물, 및 염화수소산, 염화암모늄 등의 염화물을 함유해서 이루어진 상기 에칭용 조성물이 사용된다. 그리고, 처리조(18) 안에 저류된 에칭액(16) 중에 복수장의 웨이퍼(W)가 소정시간침지됨으로써, 불화물 및 염화물을 함유한 에칭액으로, 산화규소 등의 다른 재료로 이루어지는 피막에 손상을 주지 않고 웨이퍼(W) 상의 하프늄 화합물의 피막이 선택 적으로 에칭된다.
또한, 본 발명의 에칭용 조성물을 사용하고, 하프늄 화합물을 에칭할 때, 초음파 등을 사용하고, 에칭을 촉진해도 좋다.
(실시예)
본 발명을 이하의 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들에 한정되는 것이 아니다. 또한, 표기를 간결하게 하기 위해, 이하의 생략 기호를 사용했다.
SiF: 불화규소(규소에 불화수소산을 반응시켜서 제조된 것)
AF: 불화암모늄
HCl: 염화수소산
HF: 불화수소
AC: 염화암모늄
PA: 인산(오르토 인산)
IPA: 2-프로판올
HfSiOX: 하프늄 실리케이트
HfSiOXNY: 질화 하프늄 실리케이트
SiOX: 산화 실리콘
SiN: 질화 실리콘
실시예1∼15, 비교예1∼3
HfSiOX 또는 HfSiONX를 CVD (화학기상성장)법으로 10㎚의 두께로 성막한 실리콘 웨이퍼 기판, 및 열산화막(SiOX)을 300㎚의 두께로 형성한 실리콘 기판, 및 SiN을 100㎚의 두께로 형성한 실리콘 기판을 준비했다. 또한, 표1에 기재된 에칭용 조성물을 준비하고, 각 에칭용 조성물을 폴리에틸렌 용기에 넣었다. 또한, 표1의 에칭액 조성에 있어서, 잔부는 물이다.
Figure 112005014283221-PAT00001
이 에칭용 조성물중에, 준비한 실리콘 웨이퍼 기판과 실리콘 기판을 침지했다(10분간 침지). 그 후, 수세, 건조후, 광학식 막두께 측정장치로 침지전후의 HfSiOX, HfSiOXNY, SiOX, SiN의 막두께를 측정하고, 에칭속도를 구했다.
실시예 1∼15의 에칭액, 비교예 1∼2의 에칭액의 인화점을 측정한 바, 실시 예 1∼15 및 비교예 1의 에칭액은 인화점이 없었지만, 비교예 2의 에칭액의 인화점은 12℃였다.
본 발명의 에칭용 조성물은 하프늄 화합물의 에칭용 조성물로서, 불화물 및 염화물을 함유해서 이루어진 것을 특징으로 한다.
본 발명의 에칭용 조성물에 의하면, 산화규소 등의 다른 반도체 재료에 손상을 주지 않게 선택적으로 하프늄 화합물을 에칭할 수 있고, 또한 불연성이기 때문, 공업적으로 안전하게 사용할 수 있다.

Claims (13)

  1. 하프늄 화합물의 에칭용 조성물로서, 불화물 및 염화물을 함유해서 이루어지는 것을 특징으로 하는 에칭용 조성물.
  2. 제1항에 있어서, 불화물이 불화수소산, 불화암모늄, 불화규소로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 에칭용 조성물.
  3. 제2항에 있어서, 불화규소가 4불화규소 및/또는 헥사플루오로규산인 것을 특징으로 하는 에칭용 조성물.
  4. 제1항에 있어서, 염화물이, 염화수소산 및/또는 염화암모늄인 것을 특징으로 하는 에칭용 조성물.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 인산을 또한 함유해서 이루어지는 것을 특징으로 하는 에칭용 조성물.
  6. 제1항에 있어서, 하프늄 화합물이, 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화 하프늄 알루미네이트로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 에칭용 조성물.
  7. 기판상에 형성된 하프늄 화합물로 이루어지는 피막을, 에칭용 조성물을 이용해서 에칭하는 기판의 에칭 처리방법으로서,
    상기 에칭용 조성물로서 불화물 및 염화물을 함유해서 이루어진 조성물을 사용하는 것을 특징으로 하는 기판의 에칭 처리방법.
  8. 제7항에 있어서, 불화물이 불화수소산, 불화암모늄, 불화규소로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 에칭 처리방법.
  9. 제8항에 있어서, 불화규소가 4불화규소 및/또는 헥사플루오로규산인 것을 특징으로 하는 기판의 에칭 처리방법.
  10. 제7항에 있어서, 염화물이 염화수소산 및/또는 염화암모늄인 것을 특징으로 하는 기판의 에칭 처리방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 에칭용 조성물이 인산을 또한 함유해서 이루어지는 것을 특징으로 하는 기판의 에칭 처리방법.
  12. 제7항에 있어서, 하프늄 화합물이, 하프늄 실리케이트, 질화 하프늄 실리케이트, 하프늄 알루미네이트, 질화 하프늄 알루미네이트로 이루어지는 군에서 선택 되는 1종 이상인 것을 특징으로 하는 기판의 에칭 처리방법.
  13. 제7항에 있어서, 기판을 수평자세로 유지해서 연직축 주변에 회전시키면서, 기판의 표면에 상기 에칭용 조성물을 공급하는 것을 특징으로 하는 기판의 에칭 처리 방법.
KR1020050022621A 2004-03-24 2005-03-18 에칭용 조성물 및 기판의 에칭 처리방법 KR20060044388A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004087225 2004-03-24
JPJP-P-2004-00087225 2004-03-24

Publications (1)

Publication Number Publication Date
KR20060044388A true KR20060044388A (ko) 2006-05-16

Family

ID=35046472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022621A KR20060044388A (ko) 2004-03-24 2005-03-18 에칭용 조성물 및 기판의 에칭 처리방법

Country Status (4)

Country Link
US (2) US20050227473A1 (ko)
KR (1) KR20060044388A (ko)
CN (1) CN100549824C (ko)
TW (1) TWI385720B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283258B2 (en) * 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
EP2312393A1 (en) * 2009-10-14 2011-04-20 Biocartis SA Method for producing microparticles
JP6092653B2 (ja) * 2012-02-27 2017-03-08 株式会社荏原製作所 基板洗浄装置及び洗浄方法
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US20190189631A1 (en) * 2017-12-15 2019-06-20 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535415A (en) * 1895-03-12 Ice-discharging apparatus
JPH06103687B2 (ja) * 1988-08-12 1994-12-14 大日本スクリーン製造株式会社 回転式表面処理方法および回転式表面処理における処理終点検出方法、ならびに回転式表面処理装置
WO1991016805A1 (en) * 1990-04-16 1991-10-31 Denki Kagaku Kogyo Kabushiki Kaisha Ceramic circuit board
US6184456B1 (en) * 1996-12-06 2001-02-06 Canon Kabushiki Kaisha Photovoltaic device
US6692976B1 (en) * 2000-08-31 2004-02-17 Agilent Technologies, Inc. Post-etch cleaning treatment
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US6835667B2 (en) * 2002-06-14 2004-12-28 Fsi International, Inc. Method for etching high-k films in solutions comprising dilute fluoride species
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
US6969688B2 (en) * 2002-10-08 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etchant composition and method for etching HfO2 and ZrO2
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching

Also Published As

Publication number Publication date
US20090008366A1 (en) 2009-01-08
CN100549824C (zh) 2009-10-14
TW200534391A (en) 2005-10-16
CN1673862A (zh) 2005-09-28
TWI385720B (zh) 2013-02-11
US20050227473A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US6167891B1 (en) Temperature controlled degassification of deionized water for megasonic cleaning of semiconductor wafers
JP5662081B2 (ja) 基板処理方法および基板処理装置
KR20060044388A (ko) 에칭용 조성물 및 기판의 에칭 처리방법
JP5248652B2 (ja) 基板処理方法および基板処理装置
JP4580258B2 (ja) エッチング用組成物及びエッチング処理方法
JP7195084B2 (ja) 基板処理方法及び基板処理装置
US20070151949A1 (en) Semiconductor processes and apparatuses thereof
TWI775551B (zh) 基板處理方法及基板處理裝置
US20220208545A1 (en) Substrate treatment apparatus and substrate treatment method
JP5412218B2 (ja) 基板処理装置
JP6310583B2 (ja) 基板処理方法および基板処理装置
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
US20240055273A1 (en) Wet Etching Solution and Wet Etching Method
TWI692675B (zh) 撥水性保護膜形成用藥液、其調製方法、及表面處理體之製造方法
JP2003533865A (ja) 電子構成要素の製造でオゾン含有プロセス流体を用いて電子構成要素を湿式処理する方法
JP5674851B2 (ja) 基板処理方法および基板処理装置
JP2004063513A (ja) 半導体基板の洗浄乾燥方法
JP4357456B2 (ja) 半導体基板の洗浄方法
KR100935718B1 (ko) 웨이퍼 세정장치 및 이를 이용한 웨이퍼의 세정방법
JP4306217B2 (ja) 洗浄後の半導体基板の乾燥方法
KR20240046254A (ko) 기판 처리 방법 및 기판 처리 장치
JP2002252201A (ja) 基板処理装置
KR20230127864A (ko) 기판 처리액, 기판 처리 방법 및 기판 처리 장치
US20080289660A1 (en) Semiconductor Manufacture Employing Isopropanol Drying
JPH0964007A (ja) 半導体基板の洗浄装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment