KR20060041349A - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060041349A
KR20060041349A KR1020040090412A KR20040090412A KR20060041349A KR 20060041349 A KR20060041349 A KR 20060041349A KR 1020040090412 A KR1020040090412 A KR 1020040090412A KR 20040090412 A KR20040090412 A KR 20040090412A KR 20060041349 A KR20060041349 A KR 20060041349A
Authority
KR
South Korea
Prior art keywords
film
amorphous carbon
storage electrode
electrode
carbon film
Prior art date
Application number
KR1020040090412A
Other languages
Korean (ko)
Inventor
노재성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040090412A priority Critical patent/KR20060041349A/en
Publication of KR20060041349A publication Critical patent/KR20060041349A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

본 발명은 실린더형 금속 스토리지전극을 형성함에 있어서의 습식각 용액 침투에 기인하는 결함 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택이 형성된 반도체기판을 제공하는 단계; 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 비정질 카본막을 증착하는 단계; 상기 비정질 카본막을 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치 및 비정질 카본막 상에 스토리지전극용 금속막을 증착하는 단계; 상기 비정질 카본막 상에 증착된 스토리지전극용 금속막 부분을 제거하는 단계; 상기 비정질 카본막을 O2 에이슁으로 제거하여 실린더형 금속 스토리지전극을 형성하는 단계; 및 상기 실린더형 금속 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 한다. The present invention discloses a method for forming a capacitor of a semiconductor device capable of preventing the occurrence of defects due to the penetration of a wet etching solution in forming a cylindrical metal storage electrode. According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: providing an interlayer dielectric layer and a semiconductor substrate having a storage node contact formed in the interlayer dielectric layer; Depositing an amorphous carbon film on the interlayer insulating film including the storage node contact; Etching the amorphous carbon layer to form a trench for exposing a storage node contact; Depositing a metal film for a storage electrode on the trench and the amorphous carbon film; Removing the metal film portion for the storage electrode deposited on the amorphous carbon film; Removing the amorphous carbon film with O 2 aprons to form a cylindrical metal storage electrode; And sequentially forming a dielectric film and a plate electrode on the cylindrical metal storage electrode.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}Method for forming capacitor of semiconductor device

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1A to 1E are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도. 2 is a cross-sectional view illustrating a method of forming a capacitor of a semiconductor device in accordance with another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체기판 2 : 층간절연막1: semiconductor substrate 2: interlayer insulating film

3 : 스토리지 노드 콘택 4 : 실리콘질화막3: storage node contact 4: silicon nitride film

5 : 비정질 카본막 5a : CVD 산화막5: amorphous carbon film 5a: CVD oxide film

6 : 트렌치 7 : 스토리지전극용 금속막6: trench 7: metal film for storage electrode

7a : 실린더형 금속 스토리지전극 8 : 유전막7a: cylindrical metal storage electrode 8: dielectric film

9 : 플레이트전극 10 : 캐패시터9 plate electrode 10 capacitor

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 는, 금속 전극 및 실린더 구조를 채용함에 있어서의 습식각 용액 침투에 기인하는 결함 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다. The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device capable of preventing the occurrence of defects due to the penetration of a wet etching solution in employing a metal electrode and a cylinder structure. will be.

최근 소자의 디자인 룰(Design rule)이 작아짐에 따라 셀 크기(cell size)는 계속해서 감소되고 있고, 이에 따라, 소망하는 충전용량을 확보하기 위해 캐패시터의 높이는 계속해서 높아지고 있으며, 캐패시터 유전막의 두께는 더욱 얇아지고 있다. 여기서, 상기 캐패시터의 높이가 높아지고 유전막의 두께가 얇아지는 것은 충전용량이 전극 면적 및 유전막의 유전율에 비례하고 전극간 간격, 즉, 유전막의 두께에 반비례하기 때문이다. In recent years, as the design rule of the device becomes smaller, the cell size continues to decrease. As a result, the height of the capacitor continues to increase in order to secure a desired charge capacity, and the thickness of the capacitor dielectric film It is getting thinner. Here, the height of the capacitor is increased and the thickness of the dielectric film becomes thinner because the charging capacity is proportional to the electrode area and the dielectric constant of the dielectric film and inversely proportional to the inter-electrode spacing, that is, the thickness of the dielectric film.

특별히, 캐패시터 높이의 증가는 후속 공정의 어려움을 유발하는 바, 그 한계가 있어서 유전막의 두께를 감소시키는 방향으로 많은 연구가 이루어지고 있다. 이를 위해, 유전막 자체의 개발 뿐만 아니라 사용하는 전극이 기존의 폴리실리콘에서 금속 재질로 변화하는 추세이다. 이것은 폴리실리콘의 경우에는 표면의 자연산화막으로 인해 유전막의 두께 감소에 한계가 있기 때문이다. In particular, an increase in the capacitor height causes a difficulty in subsequent processes, and there is a limit so that much research has been made toward reducing the thickness of the dielectric film. To this end, the development of the dielectric film itself, as well as the electrode used is a trend to change from conventional polysilicon to a metallic material. This is because in the case of polysilicon, the thickness of the dielectric film is limited due to the natural oxide film on the surface.

그런데, 금속 전극을 사용할 경우에는 금속 재료의 특성인 결정립이 발달하는 바, 예컨데, TiN의 경우에 주상 구조(columnar structure)로 성장하여 표면이 거칠 뿐만 아니라 발달된 결정립 계면 또는 막의 결점 등을 통해 습식각 용액이 침투하게 되므로, 실린더형 TiN 스토리지전극 형성시의 캡산화막(Cap. oxide) 제거를 위한 습식 식각 공정에서 전극 하부 구조가 습식각 용액에 어택(attack)을 받게 되고, 이는 결과적으로 디램 동작이 안되는 불량으로 이어지게 된다. However, when the metal electrode is used, crystal grains, which are characteristics of the metal material, are developed. For example, in the case of TiN, the grains grow into columnar structures, and the surface is not only rough but also wetted through defects in the developed grain interface or film. As each solution penetrates, the electrode substructure is attacked by the wet etching solution in the wet etching process to remove the cap oxide when forming the cylindrical TiN storage electrode, which results in DRAM operation. This leads to a poor failure.

또한, 금속은 기존의 폴리실리콘에 비해 증착시 단차 피복성이 떨어지므로, 취약한 구조에서 국부적인 증착 두께 감소에 의해서도 습식각 용액이 침투하여 불량이 유발될 수 있다. In addition, since the metal is inferior in step coverage at the time of deposition compared to conventional polysilicon, wet etching solution may penetrate even by reducing the local deposition thickness in a fragile structure, causing defects.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 실린더형 금속 스토리지전극 형성시의 습식각 용액 침투에 기인하는 결함 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above conventional problems, to provide a method for forming a capacitor of a semiconductor device capable of preventing the occurrence of defects due to the penetration of the wet etching solution when forming the cylindrical metal storage electrode. The purpose is.

또한, 본 발명은 습식각 용액 침투에 기인하는 결함 발생을 방지함으로써 소자 특성 및 제조수율을 확보할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of securing device characteristics and manufacturing yield by preventing defects caused by penetration of a wet etching solution.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택이 형성된 반도체기판을 제공하는 단계; 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 비정질 카본막을 증착하는 단계; 상기 비정질 카본막을 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치 및 비정질 카본막 상에 스토리지전극용 금속막을 증착하는 단계; 상기 비정질 카본막 상에 증착된 스토리지전극용 금속막 부분을 제거하는 단계; 상기 비정질 카본막을 O2 에이슁으로 제거하여 실린더형 금속 스토리지전극을 형성하는 단계; 및 상기 실린더형 금속 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계;를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다. In order to achieve the above object, the present invention provides an interlayer insulating film and a semiconductor substrate having a storage node contact formed in the interlayer insulating film; Depositing an amorphous carbon film on the interlayer insulating film including the storage node contact; Etching the amorphous carbon layer to form a trench for exposing a storage node contact; Depositing a metal film for a storage electrode on the trench and the amorphous carbon film; Removing the metal film portion for the storage electrode deposited on the amorphous carbon film; Removing the amorphous carbon film with O 2 aprons to form a cylindrical metal storage electrode; And sequentially forming a dielectric film and a plate electrode on the cylindrical metal storage electrode.

또한, 본 발명의 캐패시터 형성방법은 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 비정질 카본막을 증착하는 단계 전, 식각장벽으로서 실리콘질화막을 증착하는 단계를 더 포함한다. In addition, the method of forming a capacitor further includes depositing a silicon nitride film as an etch barrier before depositing an amorphous carbon film on the interlayer insulating film including the storage node contact.

상기 비정질 카본막은 PECVD 방식에 따라 300∼500℃의 온도에서 소망하는 전극 높이에 해당하는 두께로 증착한다. 상기 스토리지전극 및 플레이트전극은 TiN, TaN, W, WN 또는 Ru 중에서 어느 하나로 형성한다. 상기 유전막은 Al2O3, HfO2, La2O3 또는 Ta2O5 중에서 어느 하나로 이루어진 단일막, 또는, 이들을 적층한 다층막 구조로 형성하며, 상기 막들은 CVD 또는 ALD 공정을 이용해서 270∼450℃의 온도 범위에서 증착한다. The amorphous carbon film is deposited to a thickness corresponding to a desired electrode height at a temperature of 300 to 500 ° C. by PECVD. The storage electrode and the plate electrode are formed of any one of TiN, TaN, W, WN, or Ru. The dielectric film is formed of a single film composed of any one of Al 2 O 3, HfO 2, La 2 O 3, or Ta 2 O 5, or a multilayered film structure in which the dielectric films are stacked. The films are deposited in a temperature range of 270 to 450 ° C. using a CVD or ALD process.

또한, 본 발명은, 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택이 형성된 반도체기판을 제공하는 단계; 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 식각장벽으로서 실리콘질화막과 몰드 절연막으로 CVD 산화막과 비정질 카본막을 차례로 증착하는 단계; 상기 비정질 카본막과 CVD 산화막 및 실리콘질화막을 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치와 비정질 카본막 상에 스토리지전극용 금속막을 증착하는 단계; 상기 비정질 카본막 상에 증착된 스토리지전극용 금속막 부분을 제거하는 단계; 상기 비정질 카본막을 O2 에이슁으로 제거하는 단계; 상기 CVD 산화막을 습식 식각으로 제거하여 실린더형 금속 스토리지전극을 형성하는 단계; 및 상기 실린더형 금속 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계;를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다. The present invention also provides an interlayer dielectric layer and a semiconductor substrate having a storage node contact formed in the interlayer dielectric layer; Sequentially depositing a CVD oxide film and an amorphous carbon film on the interlayer insulating film including the storage node contact with a silicon nitride film and a mold insulating film as an etch barrier; Etching the amorphous carbon film, the CVD oxide film, and the silicon nitride film to form a trench for exposing a storage node contact; Depositing a metal film for a storage electrode on the trench and the amorphous carbon film; Removing the metal film portion for the storage electrode deposited on the amorphous carbon film; Removing the amorphous carbon film with O 2 apron; Removing the CVD oxide layer by wet etching to form a cylindrical metal storage electrode; And sequentially forming a dielectric film and a plate electrode on the cylindrical metal storage electrode.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다. First, the technical principle of the present invention will be described.

종래의 실린더형 스토리지전극 형성시에 몰드(mold) 절연막으로서 이용되는 캡산화막은 TEOS나 SiH4와 같은 소오스를 사용하여 APCVD 또는 PECVD 방식으로 증착하며, 이 캡산화막은 습식각 용액인 HF 계열의 용액으로 제거하게 된다. 이때, 실린더형의 TiN 스토리지전극 형성을 위해 상기와 같은 HF 계열의 용액을 이용해서 캡산화막을 제거하면, TiN의 막질이 치밀하지 못한 것과 관련해서, 상기 용액이 전극을 관통하여 그 아래로 침투하게 되고, 이로 인해, 스토리지 노드 콘택의 소실이 발생되어 소자의 동작이 제대로 안되는 불량이 유발된다. Cap oxide film, which is used as a mold insulating film in the formation of a conventional cylindrical storage electrode, is deposited by APCVD or PECVD method using a source such as TEOS or SiH4, and the cap oxide film is HF-based solution which is a wet etching solution. Will be removed. In this case, when the cap oxide film is removed using the HF-based solution as described above to form a cylindrical TiN storage electrode, the solution penetrates through the electrode in connection with the insufficiency of TiN film quality. As a result, a loss of the storage node contact may occur, causing a malfunction of the device.

이에, 본 발명은 몰드 절연막으로서 캡산화막 대신에 감광막 제거를 위한 O2 에이슁(ashing)과 같은 간단한 공정으로 제거될 수 있는 막을 적용함으로써 습식 식각 공정에서 유발되는 문제를 근본적으로 해결한다. Thus, the present invention fundamentally solves the problem caused by the wet etching process by applying a film that can be removed by a simple process such as O2 ashing for removing the photoresist film instead of the cap oxide film as a mold insulating film.

구체적으로, 본 발명은 비정질 카본(amorphous carbon)을 PECVD 방식으로 증착하여 캡산화막 대용으로 사용한다. 상기 비정질 카본은 대략 400℃ 정도에서 증착되어 내열성을 갖고 있으며, 카본으로 구성되어 있어서 O2 에이슁 공정으로 쉽게 제거될 수 있다. 특히, 상기 비정질 카본은 습식 식각이 아닌 O2 에이슁 공정에 의해 제거될 수 있는 바, 습식 식각 적용시의 스토리지전극으로 형성된 금속 전극에어택(attack)을 주지 않는다. Specifically, the present invention deposits amorphous carbon by PECVD and uses it as a cap oxide film substitute. The amorphous carbon has a heat resistance by being deposited at about 400 ° C., and is composed of carbon, which can be easily removed by an O 2 apron process. In particular, the amorphous carbon may be removed by an O 2 apron process instead of wet etching, and thus does not give an attack on the metal electrode formed as the storage electrode in the wet etching application.

자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 1A to 1E are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 공지된 공정에 따라 트랜지스터 및 비트라인을 포함한 소자의 하부 패턴들(도시안됨)이 형성되고, 이러한 하부 패턴들을 덮도록 층간절연막(2)이 형성된 반도체기판(1)을 마련한다. 그런다음, 상기 층간절연막(2)을 식각하여 접합영역 또는 랜딩플러그폴리(LPP)를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀 내에 폴리실리콘막을 매립시켜 스토리지 노드 콘택(3)을 형성한다. Referring to FIG. 1A, according to a known process, lower patterns (not shown) of a device including a transistor and a bit line are formed, and a semiconductor substrate 1 having an interlayer insulating film 2 formed thereon is formed to cover the lower patterns. do. After that, the interlayer insulating layer 2 is etched to form a contact hole exposing a junction region or a landing plug poly (LPP), and then a polysilicon layer is embedded in the contact hole to form a storage node contact 3.

이어서, 상기 스토리지 노드 콘택(3)을 포함한 층간절연막(2) 상에 식각장벽인 실리콘질화막(4)을 증착한 후, 상기 실리콘질화막(4) 상에 실린더 형상의 스토리지전극을 형성하기 위해 PECVD 방식에 따라 300∼500℃의 온도에서 소망하는 전극 높이에 해당하는 두께로 비정질 카본막(5)을 증착한다. Subsequently, a silicon nitride film 4 as an etch barrier is deposited on the interlayer insulating film 2 including the storage node contact 3, and then PECVD is performed to form a cylindrical storage electrode on the silicon nitride film 4. As a result, the amorphous carbon film 5 is deposited at a thickness corresponding to the desired electrode height at a temperature of 300 to 500 ° C.

도 1b를 참조하면, 실리콘질화막(4)을 식각정지층으로 이용하여 비정질 카본막(5)을 식각하고, 연이어, 실리콘질화막(4)을 식각하여 스토리지 노드 콘택(3)을 노출시키는 트렌치(6)를 형성한다. Referring to FIG. 1B, a trench 6 for etching the amorphous carbon film 5 using the silicon nitride film 4 as an etch stop layer, followed by etching the silicon nitride film 4 to expose the storage node contacts 3. ).

여기서, 도시하지는 않았으나, 상기 트렌치(6)를 형성함에 있어서는 상기 비정질 카본막(5) 상에 하드마스크용 폴리실리콘막과 반사방지막 및 스토리지전극 형성용 감광막 패턴을 차례로 형성한 후, 상기 스토리지전극 형성용 감광막 패턴을 이용해서 그 아래의 반사방지막과 하드마스크용 폴리실리콘막을 차례로 식각하고, 그런다음, 식각된 하드마스크용 폴리실리콘막과 잔류된 스토리지전극 형성용 감광막 패턴을 이용해서 비정질 카본막(5)과 실리콘질화막(4)을 차례로 식각한다. 이 때, 상기 비정질 카본막과 실리콘질화막을 식각하는 과정에서 스토리지전극 형성용 감광막 패턴과 반사방지막 및 하드마스크용 폴리실리콘막은 전부 제거되며, 상기 막들이 제거되지 않고 잔류될 경우에는 식각 또는 세정 공정의 추가 수행을 통해 제거한다. Although not illustrated, in forming the trench 6, a polysilicon film for hard mask, an antireflection film, and a photoresist film for forming storage electrodes are sequentially formed on the amorphous carbon film 5, and then the storage electrode is formed. The anti-reflective film underneath and the polysilicon film for hard mask are etched in this order using the photoresist film pattern, and then the amorphous carbon film (5) is formed by using the etched polymask film for hard mask and the remaining photoresist pattern for forming storage electrodes. ) And the silicon nitride film 4 are sequentially etched. At this time, during the etching of the amorphous carbon film and the silicon nitride film, the photoresist pattern for forming the storage electrode, the anti-reflection film, and the polysilicon film for the hard mask are all removed, and when the films are not removed, the etching or cleaning process is performed. Remove it with further action.

도 1c를 참조하면, 스토리지 노드 콘택(3)을 노출시키는 트렌치(6) 및 비정질 카본막(5) 상에 스토리지전극용 금속막(7)을 증착한다. 상기 금속막(7)으로서는 TiN, TaN, W, WN, 및 Ru 중에서 어느 하나를 이용한다. Referring to FIG. 1C, the storage electrode metal film 7 is deposited on the trench 6 and the amorphous carbon film 5 exposing the storage node contact 3. As the metal film 7, any one of TiN, TaN, W, WN, and Ru is used.

도 1d를 참조하면, 스토리지전극들간의 상호 분리가 이루어지도록 비정질 카본막(5) 상에 증착된 스토리지전극용 금속막 부분을 제거한다. 여기서, 상기 스토리지전극들간의 상호 분리는, 도시하지는 않았으나, 금속막(7) 상에 트렌치(6)를 완전 매립시키는 두께로 감광막을 도포한 후, 비정질 카본막이 노출될 때까지 감광막과 금속막(7)을 CMP(Chemical Mechanical Polishing) 또는 에치-백(etch-back)하고, 그리고나서, 감광막 스트립(PR strip) 공정으로 트렌치 내에 잔류된 감광막을 제거하는 방식으로 진행한다. Referring to FIG. 1D, the storage electrode metal film portion deposited on the amorphous carbon film 5 is removed so that the storage electrodes are separated from each other. Although not shown, mutual separation between the storage electrodes may be performed by applying a photoresist film to a thickness that completely fills the trench 6 on the metal film 7, and then exposes the photoresist film and the metal film until the amorphous carbon film is exposed. 7) CMP (Chemical Mechanical Polishing) or etch-back (etch-back), and then proceeds by removing the photoresist film remaining in the trench by a photosensitive film strip (PR strip) process.

도 1e를 참조하면, O2 에이슁을 진행하여 분리된 스토리지전극용 금속막들 사이의 비정질 카본막을 제거하고, 이를 통해, 실린더형 금속 스토리지전극(7a)을 형성한다. 이때, O2 에이슁 공정을 통해 비정질 카본막을 제거하므로, 습식각 용액을 이용해서 캡산화막을 제거하는 종래 기술에서의 습식각 용액 침투에 기인하는 스토리지 노드 콘택의 어택은 일어나지 않으며, 또한, 습식 식각에 의한 전극 어택 또한 일어나지 않는다. Referring to FIG. 1E, the amorphous carbon film between the separated metal films for storage electrodes is removed by performing O 2 aeration, thereby forming a cylindrical metal storage electrode 7a. At this time, since the amorphous carbon film is removed through the O2 apron process, the attack of the storage node contact due to the penetration of the wet etching solution in the prior art of removing the cap oxide film using the wet etching solution does not occur, and also the wet etching No electrode attack occurs.

계속해서, 상기 실린더형 금속 스토리지전극(7a) 상에 유전막(8)을 형성한다. 이때, 상기 유전막(8)은 Al2O3, HfO2, La2O3 또는 Ta2O5의 단일막, 또는, 이들의 적층을 통한 다층막 구조로 형성하며, 상기 막들은 CVD 또는 ALD(Atomic Layer Deposition) 공정을 이용해서 270∼450℃의 온도 범위에서 증착한다. Subsequently, a dielectric film 8 is formed on the cylindrical metal storage electrode 7a. In this case, the dielectric layer 8 is formed of a single layer of Al 2 O 3, HfO 2, La 2 O 3, or Ta 2 O 5, or a multi-layered film structure by laminating them, and the films are 270 to 450 using CVD or ALD (Atomic Layer Deposition) process. Deposit at a temperature range of < RTI ID = 0.0 >

그 다음, 상기 유전막(8) 상에 금속막으로 이루어진 플레이트전극(9)을 형성하고, 이 결과로서 본 발명에 따른 실린더형 MIM 구조의 캐패시터(10)를 완성한다. 상기 플레이트전극(9)용 금속막으로서는 스토리지전극용 금속막과 마찬가지로 TiN, TaN, W, WN, 및 Ru 중에서 어느 하나를 이용한다. Next, a plate electrode 9 made of a metal film is formed on the dielectric film 8, and as a result, the capacitor 10 of the cylindrical MIM structure according to the present invention is completed. As the metal film for the plate electrode 9, any one of TiN, TaN, W, WN, and Ru is used similarly to the metal film for the storage electrode.

한편, 전술한 본 발명의 실시예에서는 실린더 구조의 스토리지전극을 형성하기 위한 몰드 절연막으로서 캡산화막 대신에 비정질 카본막을 사용하였지만, 본 발명의 다른 실시예로서, 도 2에 도시된 바와 같이, CVD 산화막(5a)을 어느 정도의 두께로 증착한 후, 그 위에 비정질 카본막(5)을 증착할 수도 있다. Meanwhile, in the above-described embodiment of the present invention, an amorphous carbon film is used instead of a cap oxide film as a mold insulating film for forming a storage electrode having a cylindrical structure. As another embodiment of the present invention, as shown in FIG. After depositing (5a) to a certain thickness, the amorphous carbon film 5 may be deposited thereon.

이 경우, CVD 산화막에 대한 습식 식각의 시간을 줄임으로써 스토리지전극 아래로의 습식각 용액의 침투를 최대한 억제시킬 수 있다. In this case, the penetration of the wet etching solution under the storage electrode can be suppressed as much as possible by reducing the time of the wet etching on the CVD oxide film.

이상에서와 같이, 본 발명은 실린더형 금속 스토리지전극을 형성함에 있어서 몰드 절연막으로서 캡산화막 대신에 비정질 카본막을 형성하며, 또한, 상기 비정질 카본막을 O2 에이슁을 통해 제거함으로써 스토리지전극 아래로의 습식각 용액의 침투 및 그에 따른 스토리지 노드 콘택의 어택 발생은 근본적으로 방지할 수 있으며, 이에 따라, 소자 특성은 물론 제조수율을 확보할 수 있다. As described above, the present invention forms an amorphous carbon film instead of a cap oxide film as a mold insulating film in forming a cylindrical metal storage electrode, and also wet etching under the storage electrode by removing the amorphous carbon film through O 2 aprons. Penetration of the solution and consequent attack of the storage node contacts can be prevented, thereby securing the production characteristics as well as device characteristics.                     

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

Claims (8)

층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택이 형성된 반도체기판을 제공하는 단계; Providing a semiconductor substrate having an interlayer dielectric layer and a storage node contact formed in the interlayer dielectric layer; 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 비정질 카본막을 증착하는 단계; Depositing an amorphous carbon film on the interlayer insulating film including the storage node contact; 상기 비정질 카본막을 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; Etching the amorphous carbon layer to form a trench for exposing a storage node contact; 상기 트렌치 및 비정질 카본막 상에 스토리지전극용 금속막을 증착하는 단계; Depositing a metal film for a storage electrode on the trench and the amorphous carbon film; 상기 비정질 카본막 상에 증착된 스토리지전극용 금속막 부분을 제거하는 단계; Removing the metal film portion for the storage electrode deposited on the amorphous carbon film; 상기 비정질 카본막을 O2 에이슁으로 제거하여 실린더형 금속 스토리지전극을 형성하는 단계; 및 Removing the amorphous carbon film with O 2 aprons to form a cylindrical metal storage electrode; And 상기 실린더형 금속 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. And sequentially forming a dielectric film and a plate electrode on the cylindrical metal storage electrode. 제 1 항에 있어서, 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 비정질 카본막을 증착하는 단계 전, 식각장벽으로서 실리콘질화막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. 2. The method of claim 1, further comprising depositing a silicon nitride film as an etch barrier prior to depositing an amorphous carbon film on the interlayer insulating film including the storage node contact. 제 1 항에 있어서, 상기 비정질 카본막은 PECVD 방식에 따라 300∼500℃의 온도에서 소망하는 전극 높이에 해당하는 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the amorphous carbon film is deposited to a thickness corresponding to a desired electrode height at a temperature of 300 to 500 ° C. according to a PECVD method. 제 1 항에 있어서, 상기 스토리지전극 및 플레이트전극은 TiN, TaN, W, WN, 및 Ru로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. The method of claim 1, wherein the storage electrode and the plate electrode are formed of any one selected from the group consisting of TiN, TaN, W, WN, and Ru. 제 1 항에 있어서, 상기 유전막은 Al2O3, HfO2, La2O3 및 Ta2O5로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 단일막, 또는, 이들을 적층한 다층막 구조로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.2. The method of claim 1, wherein the dielectric film is formed of a single film selected from the group consisting of Al2O3, HfO2, La2O3, and Ta2O5, or a multilayer film structure in which these layers are stacked. 제 5 항에 있어서, 상기 유전막은 CVD 또는 ALD 공정을 이용해서 270∼450℃의 온도 범위에서 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. The method of claim 5, wherein the dielectric film is deposited at a temperature in the range of 270 ° C. to 450 ° C. using a CVD or ALD process. 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택이 형성된 반도체기판을 제공하는 단계; Providing a semiconductor substrate having an interlayer dielectric layer and a storage node contact formed in the interlayer dielectric layer; 상기 스토리지 노드 콘택을 포함한 층간절연막 상에 식각장벽으로서 실리콘질화막과 몰드 절연막으로 CVD 산화막과 비정질 카본막을 차례로 증착하는 단계; Sequentially depositing a CVD oxide film and an amorphous carbon film on the interlayer insulating film including the storage node contact with a silicon nitride film and a mold insulating film as an etch barrier; 상기 비정질 카본막과 CVD 산화막 및 실리콘질화막을 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; Etching the amorphous carbon film, the CVD oxide film, and the silicon nitride film to form a trench for exposing a storage node contact; 상기 트렌치와 비정질 카본막 상에 스토리지전극용 금속막을 증착하는 단계; Depositing a metal film for a storage electrode on the trench and the amorphous carbon film; 상기 비정질 카본막 상에 증착된 스토리지전극용 금속막 부분을 제거하는 단계; Removing the metal film portion for the storage electrode deposited on the amorphous carbon film; 상기 비정질 카본막을 O2 에이슁으로 제거하는 단계; Removing the amorphous carbon film with O 2 apron; 상기 CVD 산화막을 습식 식각으로 제거하여 실린더형 금속 스토리지전극을 형성하는 단계; 및 Removing the CVD oxide layer by wet etching to form a cylindrical metal storage electrode; And 상기 실린더형 금속 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. And sequentially forming a dielectric film and a plate electrode on the cylindrical metal storage electrode. 제 7 항에 있어서, 상기 비정질 카본막은 PECVD 방식에 따라 300∼500℃의 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 7, wherein the amorphous carbon film is deposited at a temperature of 300 to 500 ° C. according to a PECVD method.
KR1020040090412A 2004-11-08 2004-11-08 Method for forming capacitor of semiconductor device KR20060041349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090412A KR20060041349A (en) 2004-11-08 2004-11-08 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090412A KR20060041349A (en) 2004-11-08 2004-11-08 Method for forming capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060041349A true KR20060041349A (en) 2006-05-12

Family

ID=37147918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090412A KR20060041349A (en) 2004-11-08 2004-11-08 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060041349A (en)

Similar Documents

Publication Publication Date Title
US8148764B2 (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
TW201027626A (en) Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
KR100656283B1 (en) Method for forming capacitor in semiconductor device
KR19980033959A (en) Capacitor and manufacturing method thereof
US7612399B2 (en) Semiconductor integrated circuit devices
KR100587086B1 (en) Method for forming capacitor of semiconductor device
KR100811255B1 (en) Method for fabricating capacitor in semiconductor device
KR20060041349A (en) Method for forming capacitor of semiconductor device
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR100680962B1 (en) Method for forming capacitor of semiconductor device
KR100863521B1 (en) Method for fabricating capacitor with cylinder storage node
KR20080108697A (en) Method of forming capacitor and method of manufacturing semiconductor device
KR100357189B1 (en) Semiconductor device and method for fabricating the same
KR20070013078A (en) Method for manufacturing capacitor
KR100465837B1 (en) Method for fabricating capacitor with ruthenium bottom electrode
KR100811250B1 (en) Method for forming the capacitor of semiconductor device
KR100843940B1 (en) Forming method for capacitor of semiconductor device
KR100678641B1 (en) Semiconductor integrated circuit device and fabrication method for the same
KR20060035473A (en) Method of cylinder type capacitor
KR101025732B1 (en) Method of fabricating capacitor for crack prevention
KR20040051070A (en) Method for fabricating a semiconductor device having metal storage node
KR100680959B1 (en) Method of forming capacitor of semiconductor device
KR20070054933A (en) Method of manufacturing semiconductor device
KR20090111018A (en) Method for manufacturing capacitor with pillar storage node
KR20030062046A (en) Method for forming the concave capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application