KR20090111018A

KR20090111018A - Method for manufacturing capacitor with pillar storage node

Info

Publication number: KR20090111018A
Application number: KR1020080036562A
Authority: KR
Inventors: 김영대; 이기정; 길덕신; 김진혁; 도관우; 박경웅; 이정엽
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-04-21
Filing date: 2008-04-21
Publication date: 2009-10-26

Abstract

PURPOSE: A method for manufacturing a capacitor including a pillar type storage node is provided to prevent a crack of a storage node by inserting a buffer film to an inner part of a conductive film used as a storage node in forming a pillar type storage node. CONSTITUTION: An insulation film(22) having an open region is formed on a substrate(21). A first conductive film(27A) and a buffer film(28A) are successively formed on the insulation film. A second conductive film(29A) is formed on the buffer film, and is filled in the open region. The first conductive film, the buffer film, and the second conductive film remains inside the open region through a storage node separation process. A pillar type storage node is completed by forming a third conductive film(31) which connects the first conductive film to the second conductive film. The insulation film is removed. A dielectric film and a top electrode are successively formed on the storage node.

Description

METHODO FOR MANUFACTURING CAPACITOR WITH PILLAR STORAGE NODE}

본 발명은 반도체장치 제조 방법에 관한 것으로, 특히 캐패시터 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor.

DRAM소자와 같은 메모리장치의 집적화가 높아짐에 따라 셀 단면적의 감소가 심화되고 있다. 이에 따라, 메모리장치의 동작에 요구되는 캐패시터의 일정 정전 용량을 확보하기가 매우 힘들어지고 있으며, 특히, 50nm급 이하의 DRAM 소자를 동작하는데 필요한 정전 용량을 구현하는 캐패시터를 반도체 기판상에 형성하기가 매우 어려워지고 있다. 따라서, 캐패시터의 정전 용량을 확보하는 여러 방안들이 제시되고 있다.As the integration of memory devices such as DRAM devices increases, the cell cross-sectional area decreases. Accordingly, it is very difficult to secure a constant capacitance of the capacitor required for the operation of the memory device, and in particular, it is difficult to form a capacitor on the semiconductor substrate that implements the capacitance required for operating a DRAM device of 50 nm or less. It's getting very hard. Therefore, various methods for securing the capacitance of the capacitor have been proposed.

캐패시터의 정전 용량을 확보하는 방안으로는, 유전층의 두께를 줄이는 박막화 방안과, 고유전율을 가지는 고유전 물질을 유전막으로 사용하는 방안, 그리고 캐패시터의 유효 표면적(effective surface area)을 늘리는 방안 등이 제시되고 있 다. 고유전체로 DRAM 동작에 필요한 캐패시터를 제작하기 위해서는 폴리실리콘 전극 대신에 금속물질들을 전극으로 사용하는 MIM(Metal Insulator Metal) 캐패시터가 유리하다. 또한, 캐패시터의 유효표면적을 증가시키기 위해 실린더형(Cylinder Type)의 스토리지노드(Storage Node)를 적용한 캐패시터 구조가 적용중에 있으나 50nm급 이하의 고집적 소자에서는 실린더 내부 유효표면적 확보의 한계로 인해 스토리지노드의 높이 증가에도 불구하고 실질적인 유효면적의 증가분은 미미한 상태이다.In order to secure the capacitance of the capacitor, a thinning method of reducing the thickness of the dielectric layer, a method of using a high dielectric constant material having a high dielectric constant as the dielectric film, and a method of increasing the effective surface area of the capacitor are proposed. It is becoming. In order to manufacture a capacitor required for DRAM operation with a high dielectric material, a metal insulator metal (MIM) capacitor using metal materials as an electrode instead of a polysilicon electrode is advantageous. In addition, to increase the effective surface area of the capacitor, a capacitor structure in which a cylinder type storage node is applied is being applied. However, in the case of highly integrated devices of 50 nm or less, due to the limitation of securing the effective surface area of the cylinder, Despite the increase in height, the substantial increase in effective area is minimal.

이를 극복하기 위해서 필라형(Pillar Type)의 스토리지노드 개발이 적극 시도되고 있다. To overcome this, development of pillar type storage nodes has been actively attempted.

도 1은 종래기술에 따른 필라형 스토리지노드를 구비한 캐패시터 제조 방법을 도시한 도면이다.1 is a view showing a capacitor manufacturing method having a pillar-type storage node according to the prior art.

도 1을 참조하면, 기판(11) 상부에 층간절연막(12)을 형성하고, 제1절연막(12)을 관통하여 기판(11)에 연결되는 스토리지노드콘택플러그(13)를 형성한다. 이어서, 식각정지막(14)과 희생막(15)을 형성한 후, 희생막(15)과 식각정지막(14)을 선택적으로 식각하여 콘케이브홀(Concave hole) 형태의 오픈영역을 형성한다. 이어서, 오픈영역 내부를 매립하는 도전막을 증착한 후 스토리지노드분리 공정을 진행하여 필라형 스토리지노드(16)를 형성한다. 도시하지 않았지만, 후속으로 희생막(15)을 제거하고, 유전막과 상부전극을 형성한다.Referring to FIG. 1, an interlayer insulating film 12 is formed on a substrate 11, and a storage node contact plug 13 is formed through the first insulating film 12 and connected to the substrate 11. Subsequently, after the etch stop layer 14 and the sacrificial layer 15 are formed, the sacrificial layer 15 and the etch stop layer 14 are selectively etched to form an open region having a concave hole shape. . Subsequently, the conductive layer filling the inside of the open area is deposited and then the storage node separation process is performed to form the pillar-type storage node 16. Although not shown, the sacrificial layer 15 is subsequently removed to form a dielectric layer and an upper electrode.

도 1의 종래기술은 필라형 스토리지노드(16)를 형성하기 위해서 희생막(15)을 식각하여 오픈영역을 형성하고, 오픈영역 내부를 매립하기 위해 일정두께 이상 의 도전막 증착이 요구되고 있다.In the prior art of FIG. 1, in order to form the pillar-type storage node 16, the sacrificial film 15 is etched to form an open region, and a deposition of a conductive film of a predetermined thickness or more is required to fill the open region.

그러나, 도전막 증착시 오픈영역 내부를 매립하기 위해서는 증착두께가 증가하게 되고, 증착두께의 증가로 인한 스트레스(Stress) 발생으로 스토리지노드(16)에서 크랙(Crack, 도면부호 '17')이 발생하는 문제점이 있다.However, in order to fill the inside of the open area during deposition of the conductive film, the deposition thickness is increased, and a crack occurs in the storage node 16 due to stress caused by the increase in the deposition thickness. There is a problem.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 필라형 스토리지노드를 형성하기 위해 콘케이브홀 내부에 도전막을 매립할 경우 증착두께의 증가로 인한 스트레스 발생으로 나타나는 크랙 발생을 방지하기 위한 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, to prevent cracks caused by stress generation due to an increase in deposition thickness when the conductive film is embedded in the concave hole to form a pillar-type storage node. It is an object of the present invention to provide a method for manufacturing a capacitor.

상기 목적을 달성하기 위한 본 발명의 캐패시터 제조 방법은 기판 상에 오픈영역을 갖는 절연막을 형성하는 단계; 상기 절연막 상에 제1도전막과 버퍼막을 차례로 형성하는 단계; 상기 버퍼막 상에 상기 오픈영역을 매립하는 제2도전막을 형성하는 단계; 스토리지노드 분리 공정을 진행하여 상기 오픈영역 내부에 제1도전막, 버퍼막 및 제2도전막을 잔류시키는 단계; 상기 제1도전막과 제2도전막을 연결하는 제3도전막을 형성하여 필라형 스토리지노드를 완성하는 단계; 상기 절연막을 제거하는 단계; 및 상기 스토리지노드 상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 제1도전막과 제2도전막은 동일 물질이거나 또는 서로 다른 물질인 것을 특징으로 하며, 상기 제1,2 및 제3도전막은 금속성 도전막이고, 상기 버퍼막은 절연막을 포함하는 것을 특징으로 하고, 상기 버퍼막은 질화막을 포함하는 것을 특징으로 한다.Capacitor manufacturing method of the present invention for achieving the above object comprises the steps of forming an insulating film having an open area on the substrate; Sequentially forming a first conductive film and a buffer film on the insulating film; Forming a second conductive layer filling the open region on the buffer layer; Performing a storage node separation process to leave a first conductive layer, a buffer layer, and a second conductive layer in the open region; Forming a pillar-type storage node by forming a third conductive layer connecting the first conductive layer and the second conductive layer; Removing the insulating film; And sequentially forming a dielectric film and an upper electrode on the storage node, wherein the first conductive film and the second conductive film are made of the same material or different materials. The second and third conductive films are metallic conductive films, and the buffer film includes an insulating film, and the buffer film includes a nitride film.

본 발명은 필라형 스토리지노드 형성시 스토리지노드로 사용되는 도전막 내부에 버퍼막을 삽입함으로써 스토리지노드의 크랙을 방지할 수 있는 효과가 있다.The present invention has an effect of preventing the crack of the storage node by inserting a buffer layer inside the conductive layer used as the storage node when forming the pillar-type storage node.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

후술하는 실시예는 필라형 스토리지노드를 형성하기 위해 콘케이브홀 내부에 도전막을 매립할 경우 증착두께의 증가로 인한 스트레스 발생으로 나타나는 박막의 크랙발생을 방지하기 위한 캐패시터의 제조 방법으로서, 도전막의 중간에 절연막을 버퍼층으로 삽입함으로써 스트레스 완화에 의한 크랙 발생을 방지한다.An embodiment to be described later is a method of manufacturing a capacitor for preventing crack generation of a thin film, which is caused by an increase in deposition thickness when a conductive film is embedded in a concave hole to form a pillar-type storage node. By inserting the insulating film into the buffer layer, cracks caused by stress relaxation are prevented.

도 2a 내지 도 2e은 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 기판(21) 상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 기판(21)의 표면을 노출시키는 콘택홀(도면부호 생략)을 형성한다. 이어서, 콘택홀 내부에 매립되는 콘택플러그(23)를 형성한다. 여기서, 기판(21)에는 소자분리(isolation), 게이트(gate), 비트라인(bit line) 등 DRAM 구성에 필요한 공정이 진행되어 있다. 바람직하게는, 기판(21)은 실리콘기판, 불순물주입층 또는 랜딩플러그콘택(Landing Plug Contact)일 수 있다.As shown in FIG. 2A, after forming the interlayer insulating film 22 on the substrate 21, a contact hole (not shown) for etching the interlayer insulating film 22 to expose the surface of the substrate 21 is formed. do. Next, a contact plug 23 embedded in the contact hole is formed. Here, the substrate 21 has a process required for DRAM configuration such as isolation, gate, and bit line. Preferably, the substrate 21 may be a silicon substrate, an impurity injection layer or a landing plug contact.

그리고, 콘택플러그(23)는 폴리실리콘막 증착 및 에치백(Etchback)을 통해 형성한 폴리실리콘 플러그로서, 스토리지노드콘택플러그(SNC Plug)의 역할을 한다.The contact plug 23 is a polysilicon plug formed through polysilicon film deposition and etchback, and serves as a storage node contact plug.

이어서, 층간절연막(22) 상에 식각정지막(24)을 증착한다. 여기서, 식각정지막(24)은 질화막, 특히 실리콘질화막(Silicon Nitride)을 사용한다. Subsequently, an etch stop film 24 is deposited on the interlayer insulating film 22. Here, the etch stop film 24 uses a nitride film, in particular a silicon nitride film (Silicon Nitride).

이어서, 식각정지막(24) 상에 희생막(25)을 형성한다. 희생막(25)은 산화막으로 형성하며, 특히 PSG, PETEOS, USG 또는 HDP 중에서 선택된 어느 하나 또는 2가지 이상의 적층으로 형성한다. 식각정지막(24)이 실리콘질화막이고 희생막(25)이 산화막이므로 이들의 적층구조는 절연막으로 볼 수 있다.Subsequently, a sacrificial layer 25 is formed on the etch stop layer 24. The sacrificial film 25 is formed of an oxide film, and in particular, one or two or more stacked layers selected from PSG, PETEOS, USG, or HDP. Since the etch stop film 24 is a silicon nitride film and the sacrificial film 25 is an oxide film, the stacked structure thereof can be regarded as an insulating film.

이어서, 콘택플러그(23) 표면이 노출되도록 일련의 식각공정을 진행하여 스토리지노드가 형성될 영역, 즉 오픈영역(26)을 형성한다. 오픈영역(26)은 평면상으로 원형 또는 타원형의 홀(Hole) 구조일 수 있다. 또한, 오픈영역(26)은 다각형의 홀 구조일 수 있다. 오픈영역(26)은 식각정지막(24)에서 식각이 정지하도록 몰드층(25)을 식각한 후, 식각정지막(24)을 식각하여 형성한다. 한편, 희생막(25)이 충전용량 확보를 위해 높이가 증가할 경우 감광막만으로는 식각이 어려우므로 하드마스크막(Hardmask)을 이용하여 식각할 수 있다. 하드마스크막은 폴리실리콘막 또는 비정질카본막을 사용한다.Subsequently, a series of etching processes are performed to expose the surface of the contact plug 23 to form an area where the storage node is to be formed, that is, an open area 26. The open area 26 may have a circular or elliptical hole structure in plan view. In addition, the open area 26 may have a polygonal hole structure. The open area 26 is formed by etching the mold layer 25 to stop the etching in the etch stop layer 24, and then etching the etch stop layer 24. On the other hand, when the sacrificial layer 25 is increased in height to secure the charging capacity, it is difficult to etch only the photoresist layer, so that the sacrificial layer 25 may be etched using a hard mask. As the hard mask film, a polysilicon film or an amorphous carbon film is used.

도 2b에 도시된 바와 같이, 오픈영역(26)을 포함한 전면에 제1도전막(27)을 증착한다. 이때, 제1도전막(27)은 금속성 도전막을 포함한다. 금속성 도전막은 Ru, RuO₂, W, WN, TiN, TaN, Ir, IrO₂ 및 Pt로 이루어진 그룹 중에서 선택된 적어도 어 느 하나를 포함한다. 제1도전막(27)은 스토리지노드로 사용된다.As shown in FIG. 2B, the first conductive layer 27 is deposited on the entire surface including the open area 26. In this case, the first conductive film 27 includes a metallic conductive film. The metallic conductive film includes at least one selected from the group consisting of Ru, RuO ₂ , W, WN, TiN, TaN, Ir, IrO _2, and Pt. The first conductive layer 27 is used as a storage node.

이어서, 제1도전막(27) 상에 버퍼막(28)을 형성한 후, 버퍼막(28) 상에 제2도전막(29)을 증착한다. Subsequently, after the buffer film 28 is formed on the first conductive film 27, the second conductive film 29 is deposited on the buffer film 28.

제2도전막(29)은 오픈영역 내부를 모두 채우도록 증착하는데, 제1도전막(27)과 동일하게 금속성 도전막을 포함한다. 금속성 도전막은 Ru, RuO₂, W, WN, TiN, TaN, Ir, IrO₂ 및 Pt로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 포함한다. 제2도전막(29)은 스토리지노드로 사용된다. 바람직하게, 제1 및 제2도전막(27, 29)은 동일 물질이거나 서로 다른 물질일 수 있다. 예컨대, 제1 및 제2도전막(27, 29)은 TiN을 사용할 수 있다.The second conductive layer 29 is deposited to fill all of the open regions, and the same as the first conductive layer 27 includes a metallic conductive layer. The metallic conductive film includes at least one selected from the group consisting of Ru, RuO ₂ , W, WN, TiN, TaN, Ir, IrO _2, and Pt. The second conductive film 29 is used as a storage node. Preferably, the first and second conductive layers 27 and 29 may be the same material or different materials. For example, the first and second conductive films 27 and 29 may use TiN.

버퍼막(28)은 제2도전막(29)을 오픈영역 내부를 채우도록 증착두께를 증가시킴에 따른 스트레스 발생으로 나타나는 제1도전막(27)의 크랙 발생을 방지하기 위한 것으로서, 절연막으로 형성할 수 있다. 바람직하게, 버퍼막(28)은 질화막, 예컨대 실리콘질화막(Silicon Nitride)을 포함할 수 있다. 실리콘질화막은 제2도전막(29) 증착시 스트레스완화 효과가 크다. 한편, 버퍼막으로 산화막을 적용할 수도 있으나, 산화막은 제1도전막(27)의 표면을 산화시킬 수 있으므로 버퍼막(28)은 실리콘질화막과 같은 질화막 계열을 사용하는 것이 바람직하다.The buffer layer 28 is to prevent cracks in the first conductive layer 27, which is caused by stress caused by increasing the thickness of the second conductive layer 29 so as to fill the inside of the open region, and is formed of an insulating layer. can do. Preferably, the buffer layer 28 may include a nitride layer, for example, silicon nitride. The silicon nitride film has a large stress relaxation effect when the second conductive film 29 is deposited. On the other hand, although an oxide film may be used as the buffer film, the oxide film can oxidize the surface of the first conductive film 27, so that the buffer film 28 preferably uses a nitride film series such as a silicon nitride film.

바람직하게, 버퍼막(28)은 500Å 이하(50∼500Å)의 두께로 형성하고, 제1 및 제2도전막(27, 29)은 800Å 이하(100∼800Å)의 두께로 형성한다. 여기서, 제2도전막(29)은 제1도전막(27)보다 두께가 더 두꺼울 수 있으며, 제2도전막(29)의 두 께가 두껍더라도 버퍼막(28)에 의해 제1도전막(27)에 크랙이 발생하는 것을 방지할 수 있다. 한편, 버퍼막(28)의 두께가 500Å보다 두꺼우면 버퍼막(28) 증착시에 제1도전막(27)에 스트레스가 인가될 수 있으므로, 바람직하게 버퍼막(28)은 500Å 이하(50∼500Å)의 두께로 형성한다.Preferably, the buffer film 28 is formed to a thickness of 500 kPa or less (50 to 500 kPa), and the first and second conductive films 27 and 29 are formed to a thickness of 800 kPa or less (100 to 800 kPa). Here, the second conductive layer 29 may be thicker than the first conductive layer 27, and although the thickness of the second conductive layer 29 is thick, the second conductive layer 29 may be formed by the buffer layer 28. It is possible to prevent cracks in 27). On the other hand, if the thickness of the buffer film 28 is greater than 500 GPa, since the stress may be applied to the first conductive film 27 when the buffer film 28 is deposited, the buffer film 28 is preferably 500 GPa or less (50 to It is formed to a thickness of 500Å).

도 2c에 도시된 바와 같이, 스토리지노드 분리(Storage Node isolation) 공정을 진행한다. 예컨대, 스토리지노드 분리 공정은 전면 건식식각(Blanket dry etch)을 적용한다. 전면 건식식각 공정시 버퍼막(28A)이 더 식각되도록 한다. 통상적으로 금속성 도전막과 질화막간에는 식각선택비 차이가 있으므로 전면 건식식각후에 버퍼막(28A)의 표면이 제1 및 제2도전막(27A, 29A)의 표면보다 낮아진다. 따라서, 제1도전막(27A)과 제1도전막(29A) 사이에는 일정 깊이의 홈(30)이 형성된다.As shown in FIG. 2C, a storage node isolation process is performed. For example, the storage node separation process applies a blanket dry etch. The buffer layer 28A may be further etched during the entire dry etching process. Typically, since the etching selectivity difference between the metallic conductive film and the nitride film, the surface of the buffer film 28A is lower than the surfaces of the first and second conductive films 27A and 29A after the entire dry etching. Therefore, a groove 30 having a predetermined depth is formed between the first conductive film 27A and the first conductive film 29A.

도 2d에 도시된 바와 같이, 홈(30)을 매립하는 제3도전막(31)을 형성한다. 제3도전막(31)은 제1 및 제2도전막(27A, 29A)과 동일하게 금속성 도전막을 포함한다. 금속성 도전막은 Ru, RuO₂, W, WN, TiN, TaN, Ir, IrO₂ 및 Pt로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 포함한다. 제3도전막(31)도 스토리지노드로 사용된다. 제3도전막(31)은 제1도전막(27A)과 제2도전막(29A) 사이의 버퍼막(28A) 상부를 캡핑하고, 이에 따라 제1도전막(27A)과 제2도전막(29A)을 전기적으로 연결시킨다. 이러한 캡핑구조를 위해 스토리지노드분리 공정이 완료된 결과물 상에 제3도전막(31)을 증착한 후 전면 건식식각이나 화학적기계적연마를 진행하여 얻는다.As shown in FIG. 2D, a third conductive film 31 filling the groove 30 is formed. The third conductive film 31 includes a metallic conductive film in the same manner as the first and second conductive films 27A and 29A. The metallic conductive film includes at least one selected from the group consisting of Ru, RuO ₂ , W, WN, TiN, TaN, Ir, IrO _2, and Pt. The third conductive film 31 is also used as a storage node. The third conductive film 31 caps an upper portion of the buffer film 28A between the first conductive film 27A and the second conductive film 29A, and thus the first conductive film 27A and the second conductive film ( 29A) is electrically connected. For the capping structure, the third conductive layer 31 is deposited on the resultant of the storage node separation process, and then, the surface is subjected to dry etching or chemical mechanical polishing.

이로써, 오픈영역(26) 내부에는 제1도전막(27A), 제2도전막(29A) 및 제3도전 막(31)으로 이루어진 필라형의 스토리지노드(100)가 형성된다. 제3도전막(31)이 제1도전막(27A)과 제2도전막(29A)을 전기적으로 연결시킨다. 이에 따라 스토리지노드(100)의 내부에는 버퍼막(28A)이 삽입되는 구조가 된다. As a result, a pillar-shaped storage node 100 including the first conductive layer 27A, the second conductive layer 29A, and the third conductive layer 31 is formed in the open region 26. The third conductive film 31 electrically connects the first conductive film 27A and the second conductive film 29A. As a result, a buffer layer 28A is inserted into the storage node 100.

도 2e에 도시된 바와 같이, 희생막(25)을 제거한다. 이때, 희생막(25)의 제거는 습식딥아웃(Wet dip out) 공정을 통해 진행한다. 희생막(25)이 산화막이므로 불산(HF)을 포함하는 용액을 이용하여 습식딥아웃을 적용한다.As shown in FIG. 2E, the sacrificial layer 25 is removed. At this time, the removal of the sacrificial layer 25 is performed through a wet dip out process. Since the sacrificial film 25 is an oxide film, a wet deep out is applied using a solution containing hydrofluoric acid (HF).

후속으로, 유전막(32) 및 상부전극(33)을 형성한다.Subsequently, the dielectric film 32 and the upper electrode 33 are formed.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention is not limited to the above-described embodiments and the accompanying drawings, and it is common knowledge in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have

도 1은 종래기술에 따른 필라형 스토리지노드를 구비한 캐패시터 제조 방법을 도시한 도면.1 is a view showing a capacitor manufacturing method having a pillar-type storage node according to the prior art.

도 2a 내지 도 2e은 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 기판 22 : 층간절연막21 substrate 22 interlayer insulating film

23 : 콘택플러그 24 : 식각정지막23: contact plug 24: etch stop film

25 : 희생막 27A : 제1도전막25: sacrificial film 27A: the first conductive film

28A : 버퍼막 29A : 제2도전막28A: buffer film 29A: second conductive film

31 : 제3도전막 100 : 필라형의 스토리지노드31: third conductive film 100: pillar-type storage node

Claims

Forming an insulating film having an open region on the substrate;

Sequentially forming a first conductive film and a buffer film on the insulating film;

Forming a second conductive layer filling the open region on the buffer layer;

Performing a storage node separation process to leave a first conductive layer, a buffer layer, and a second conductive layer in the open region;

Forming a pillar-type storage node by forming a third conductive layer connecting the first conductive layer and the second conductive layer;

Removing the insulating film; And

Sequentially forming a dielectric film and an upper electrode on the storage node

Capacitor manufacturing method comprising a.

The method of claim 1,

The first conductive film and the second conductive film is the same material or different materials manufacturing method for a capacitor.

The method according to claim 1 or 2,

The first, second and third conductive films are metallic conductive films, and the buffer film includes an insulating film.

The method of claim 3,

The buffer film is a capacitor manufacturing method comprising a nitride film.

The method of claim 3,

The buffer film is a capacitor manufacturing method for depositing a thinner thickness than the first and second conductive film.

The method of claim 5,

And the buffer film is formed to a thickness of 50 to 500 kHz.

The method of claim 3,

The metallic conductive film,

A method of manufacturing a capacitor comprising at least one selected from the group consisting of Ru, RuO ₂ , W, WN, TiN, TaN, Ir, IrO ₂ and Pt.

The method of claim 1,

The storage node separation process,

Capacitor manufacturing method applying the front dry etching method.