KR20060040328A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060040328A
KR20060040328A KR1020040089883A KR20040089883A KR20060040328A KR 20060040328 A KR20060040328 A KR 20060040328A KR 1020040089883 A KR1020040089883 A KR 1020040089883A KR 20040089883 A KR20040089883 A KR 20040089883A KR 20060040328 A KR20060040328 A KR 20060040328A
Authority
KR
South Korea
Prior art keywords
region
semiconductor
forming
gate
line
Prior art date
Application number
KR1020040089883A
Other languages
English (en)
Inventor
정진구
박경민
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040089883A priority Critical patent/KR20060040328A/ko
Publication of KR20060040328A publication Critical patent/KR20060040328A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 모기판 위에 다결정 규소로 이루어지는 반도체막을 형성하는 단계, 반도체막을 패터닝하여 제1식별표 및 반도체를 형성하는 단계, 반도체를 덮는 제1 절연막을 형성하는 단계, 반도체에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 채널 영역과 중첩하는 게이트선을 형성하는 단계, 소스 영역과 연결되는 데이터선을 형성하는 단계, 그리고 드레인 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터, ID, 식별

Description

박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명에 따른 액정 표시 장치의 모기판 조립체에서 액정셀의 구조를 개략적으로 도시한 평면도이다.
도 2은 본 발명의 한 실시예에 따른 하나의 액정셀를 포함하는 액정 표시 장치에 대한 블록도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 부분을 도시한 배치도이다.
도 5는 도 4에 도시한 박막 트랜지스터 표시판을 V-V' 선을 따라 절단한 단면도이다.
도 6a, 도 8a, 도 10a, 도 11a는 본 발명의 실시예에 따라 도 4 및 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 배치도이다.
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 식별표를 도시한 평면도이다.
도 8b는 도 8a의 VIIIb-VIIIb'선을 따라 자른 단면도이다.
도 9는 도 8b의 다음 단계에서의 단면도이다.
도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이다.
도 11a는 도 11a의 XIb-XIb'선을 따라 자른 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 131 : 유지 전극선
137 : 유지 전극 140 : 게이트 절연막
153 : 소스 영역 154 : 채널 영역
155 : 드레인 영역 171 : 데이터선
173 : 소스 전극 175 : 드레인 전극
190 : 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로, 특히 기판에 식별부를 가지는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 상, 하부 표시판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 상, 하부 표시판은 가장자리 둘레에 형성되어 있으며 액정 물질을 가두는 밀봉재로 결합되어 있으며, 상, 하부 표시판 사이에 산포되어 있는 스페이서에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 표시판 사이에 주입되어 있는 유전율 이방성을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 화상을 표시한다.
액정 표시 장치를 제조하는 방법은 우선, 상, 하부 표시판을 각각 형성한 간격재 형성 공정, 배향막 형성 공정, 액정 주입 공정, 셀 컷팅, 검사 공정 등을 진행하여 액정셀을 만든다.
현재는 모기판에 복수개의 액정셀을 동시에 형성한 후 각각의 액정셀로 절단한다. 이러한 대부분의 액정 표시 장치의 제조 공정은 자동화 시스템에 의해서 이루어지며, 동일한 형태의 액정셀을 효율적으로 관리하기 위해서 액정셀에 식별표(ID Mark)를 형성하는 공정을 실시한다.
액정셀에 형성되어 있는 식별표는 광학적 문자 판독기(optica character reader, OCR)를 통해 판독할 수 있다. 이처럼 각각의 액정셀에 서로 다른 식별표를 형성하면 불량 액정셀을 용이하게 구분할 수 있다.
그러나 이러한 식별표를 형성하기 위해서는 별도의 식별표 형성 공정이 추가되어 전체 공정 시간이 길어지며 생산성이 떨어지는 문제점이 있다.
이러한 문제점을 해결하기 위해서 본 발명이 이루고자 하는 기술적 과제는 별도의 공정 없이도 액정셀의 식별표를 용이하게 형성할 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 모기판 위에 다결정 규소로 이루어지는 반도체막을 형성하는 단계, 반도체막을 패터닝하여 제1식별표 및 반도체를 형성하는 단계, 반도체를 덮는 제1 절연막을 형성하는 단계, 반도체에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 채널 영역과 중첩하는 게이트선을 형성하는 단계, 소스 영역과 연결되는 데이터선을 형성하는 단계, 그리고 드레인 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 모기판에 복수개의 액정셀을 형성하는 것이 바람직하다.
그리고 액정셀이 형성되지 않은 모기판 위에 제1 식별표와 동일한 물질로 동일한 층에 제2 식별표를 더 형성할 수 있다.
또한, 소스 영역, 드레인 영역 및 채널 영역 형성 단계는 제1 절연막을 통해 반도체에 이온을 주입하는 단계를 포함하는 것이 바람직하다.
또한, 게이트선 및 데이터선과 화소 전극 사이에 제2 절연막을 형성하는 단계를 더 포함할 수 있다.
또한, 게이트선과 데이터선의 사이에 제3 절연막을 형성하는 단계를 더 포함할 수 있다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역 및 유지 영역을 포함하는 반도체, 기판 위에 형성되어 있으며 반도체와 동일한 층에 동일한 물질로 형성되어 있는 식별표, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트선, 게이트 절연막 위에 형성되어 있으며 소스 영역과 연결되어 있는 데이터선, 게이트 절연막 위에 형성되어 있으며 유지 영역과 중첩하는 유지 전극선, 게이트 절연막 위에 형성되어 있으며 드레인 영역과 연결되어 있는 화소 전극을 포함하고, 반도체 및 식별표는 다결정 규소로 이루어진다.
여기서 채널 영역과 소스 영역 사이, 채널 영역과 드레인 영역 사이에 형성되어 있으며 소스 영역 및 드레인 영역보다 저농도로 불순물이 도핑되어 있는 저농도 도핑 영역을 더 포함할 수 있다.
그리고 절연 기판과 반도체 사이에 형성되어 있는 차단막을 더 포함할 수 있다.
또한, 게이트선 및 데이터선과 화소 전극 사이에 형성되어 있는 보호막을 더 포함할 수 있다.
또한, 게이트선과 데이터선의 사이에 형성되어 있는 층간 절연막, 그리고 층간 절연막과 보호막 사이에 형성되어 있으며 드레인 영역과 화소 전극에 연결되어 있는 드레인 전극을 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위"에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 액정 표시 장치의 모기판(mother glass) 조립체에서 액정셀의 구조를 개략적으로 도시한 평면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치용 모기판 조립체(1)는 동시에 여러 개의 액정 표시 장치용 액정 셀(C)을 가진다. 예를 들면 도 1에는 40개의 액정 셀 영역이 도시되어 있고 각 액정셀을 절단하기 위한 절단선이 표시되어 있다. 점선은 상부 표시판의 절단선이고, 점선의 왼쪽선은 하부 표시판의 절단선이고, 점선의 오른쪽 선은 상/하부 표시판의 절단선이다. 각 액정셀은 서로 마주하는 절연 기판 및 두 기판 사이에 형성되어 있는 액정층을 포함한다. 이때, 하나의 모기판 조립체에 형성되어 있는 액정 셀 영역의 수는 액정 셀의 크기 및 모기판(mother glass) 크기에 따라서 달라진다.
그리고 모기판은 액정셀이 형성되지 않은 주변 영역에 다결정 규소로 이루어지는 제1 식별표를 포함하고, 액정셀도 각각의 액정셀을 구분하기 위해서 다결정 규소로 이루어지는 제2 식별표를 포함한다.
다결정 규소로 이루어지는 제1 및 제2 식별표는 양각, 음각 형태로 형성될 수 수 있다.
그럼 이상 설명한 모기판 조립체에 포함되어 있는 액정셀에 대해서 좀 더 구페적으로 설명한다.
도 2은 본 발명의 한 실시예에 따른 하나의 액정셀를 포함하는 액정 표시 장치에 대한 블록도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 표시판부(display panel unit)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 신호 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
그리고 도 2를 참고하면, 표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(display panel line)(G1-Gn, D1-Dm)과 이에 연결되어 있고 대략 행렬의 형태로 배열되어 있으며 표시 영역(display area)(DA)을 이루는 복수의 화소(pixel)(PX)를 포함한다. 도 3를 참고하면, 액정 표시 장치의 표시판부(300)는 하부 및 상부 표시판(100, 200)과 그 사이의 액정층(3)을 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(gate line)(G1-Gn)과 데이터 신호를 전달하는 데이터선(data line)(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 박막 트랜지스터 등 적어도 하나의 스위칭 소자(도시하지 않음)와 적어도 하나의 축전기(도시하지 않음)를 포함한다.
도 3을 참고하면, 액정 표시 장치의 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 표시 신호선(G1-Gn, D1-Dm)은 하부 표시판(100)에 배치되어 있으며, 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
다결정 규소 박막 트랜지스터 따위의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 각각 게이트선(G1-Gn)에 연결되어 있는 제어 단자, 데이터선(D1 -Dm)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST )에 연결되어 있는 출력 단자를 가지고 있는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 3에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에 는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어질 수 있다.
유지 축전기(CST)는 액정 축전기(CLC)를 보조하는 축전기로서, 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
색 표시를 구현하기 위해서, 각 화소(PX)가 복수의 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 복수의 원색을 번갈아 표시함으로써(시간 분할), 원색의 공간적, 시간적 합으로 원하는 색상을 나타낸다.
원색의 예로는 적색, 녹색, 청색, 마젠타(magenta), 시안(cyan), 옐로우(yellow)를 들 수 있다. 적색, 녹색, 청색을 함께 쓰고, 마젠타, 시안, 옐로우를 함께 쓰는 것이 바람직하다. 도 3은 각 화소(PX)가 상부 표시판(200)에서 화소 전극(190)과 마주보는 대응하는 영역에 원색 중 하나의 색상을 나타내는 색 필터(230)를 구비한 공간 분할의 예를 보여주고 있다. 이와는 달리 색필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 하나 이상의 편광자(도시하지 않음)가 부착되어 있다.
도 2를 다시 참고하면, 계조 신호 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 신호를 생성한다. 액정 표시 장치용 계조 신호 생성부(800)의 경 우 공통 전압(Vcom)에 대하여 양의 값과 음의 값을 각각 가지는 두 벌의 계조 전압을 생성한다.
게이트 구동부(400)는 표시판부(300)의 게이트선(G1-Gn)에 연결되어 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)과 각각 동일한 두 값을 가지는 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 표시판부(300)에 집적되어 있으며 복수의 구동 회로(도시하지 않음)를 포함한다. 게이트 구동부(400)를 이루는 각각의 구동 회로는 하나의 게이트선(G1-Gn)에 연결되어 있으며 복수의 N형, P형, 상보형 다결정 규소 박막 트랜지스터를 포함한다. 그러나 게이트 구동부(400)가 집적 회로(integrated circuit, IC) 칩의 형태로 표시판부(300) 위에 장착되거나 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다. 후자의 경우에 가요성 인쇄 회로 필름이 표시판부(300) 위에 부착된다.
데이터 구동부(500)는 표시판부(300)의 데이터선(D1-Dm)에 연결되어 있으며 계조 신호 생성부(800)로부터의 계조 전압을 선택하여 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 또한 표시판부(300)에 집적되거나, 하나 이상의 집적 회로 칩의 형태로 표시판부(300) 위에 장착되거나 표시판부(300) 위에 부착된 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다.
구동부(400, 500) 또는 이들이 장착되어 있는 가요성 인쇄 회로 필름은 표시 판부(300)에서 표시 영역(DA)의 바깥 쪽에 위치한 주변 영역(peripheral area)에 위치한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어하며 인쇄 회로 기판(printed circuit board, PCB) 등에 장착될 수 있다.
그리고 액정셀을 구분하기 위한 각각의 식별표(ID1, ID2)는 구동부(400, 500)와 같이 표시 영역(DA)의 바깥 쪽에 위치한 주변 영역(peripheral area)에 형성되어 있다. 바람직하게는 구동부와 인접하게 형성하며 적어도 한 개 이상으로 형성한다. 이러한 식별표는 표시 영역(DA)에 형성되어 있는 스위칭 소자의 반도체와 동일한 층에 동일한 물질로 이루어진다.
식별표가 형성되는 위치는 아래에 설명하는 표시 영역의 층간 구조를 통해 좀 더 상세히 알 수 있다. 도 4 및 도5를 참고로 하여 상세하게 설명한다. 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 부분을 도시한 배치도이고, 도 5는 도 4에 도시한 박막 트랜지스터 표시판을 V-V' 선을 따라 절단한 단면도이다.
투명한 절연 기판(110) 위에 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151) 가 형성되어 있다. 각각의 반도체(151)는 도전성 불순물을 함유하는 불순물 영역 (extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
반도체(151)의 진성 영역은 채널 영역(channel region)(154)과 유지 영역(storage region)(157)을 포함하고, 고농도 불순물 영역은 채널 영역(154)을 중심으로 서로 분리되어 있는 소스 영역(source region)(153)과 드레인 영역(drain region)(155) 및 기타 영역(158)을 포함하며, 저농도 불순물 영역(152, 156)은 진성 영역(154, 157)과 고농도 불순물 영역(153, 155, 158) 사이에 위치하며 그 폭이 좁다. 특히, 소스 영역(153)과 채널 영역(154) 사이 및 드레인 영역(155)과 채널 영역(154) 사이에 위치한 저농도 불순물 영역(152)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 한다.
여기에서 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역 (152, 156)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
그리고 표시 영역(DA)외에 구동부(400, 500)가 형성되어 있는 주변 영역에는 액정셀을 구분하기 위한 제2 식별표(ID2)가 형성되어 있다. 도 1에서와 같이 모기판(1)에 형성되어 있는 제1 식별표(ID1) 및 액정셀(C)을 구분하는 제2 식별표(ID2)는 반도체(151)가 형성될 때 동시에 형성되기 때문에 반도체(151)와 동일한 층에 동일한 물질로 이루어진다.
반도체(151) 및 차단막(111) 위에는 질화규소 또는 산화규소로 이루어진 수백 두께의 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 가로 방향으로 뻗은 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131) 및 복수의 제어 전극(124b)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 아래로 돌출하여 반도체(151)의 채널 영역(154)과 중첩되어 있는 게이트 전극(124)을 포함한다. 게이트 전극(124)은 저농도 도핑 영역(152)과도 중첩될 수 있다. 게이트선(121)의 한 쪽 끝 부분은 게이트 구동 회로에 바로 연결되어 있다.
유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 아래 위로 확장되어 반도체(151)의 유지 영역(157)과 중첩하는 유지 전극(137)을 포함한다.
게이트선(121), 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그러나 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다.
이들 도전막 중 하나는 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 트롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121), 유지 전극선(131) 의 측면은 상부의 박막이 부드럽게 연결될 수 있도록 기판(110)의 표면에 대하여 경사져 있다.
게이트선(121), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film))(160)이 형성되어 있다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다. 층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역(153)과 드레인 영역(155,)을 각각 노출하는 복수의 접촉 구멍(163, 165)이 형성되어 있다.
층간 절연막(160) 위에는 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 이 형성되어 있다.
데이터 신호를 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며, 접촉 구멍(163)을 통해 소스 영역(153)과 연결되어 있는 소스 전극(173)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구 동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.
드레인 전극(175)은 소스 전극(173)과 떨어져 있으며 접촉 구멍(165)을 통해 드레인 영역(155)과 연결되어 있다. 드레인 전극(175)은 유지 영역(157)까지 확장될 수 있다.
데이터선(171), 드레인 전극(175) 은 몰리브덴, 클롬, 탄탈륨, 티타늄 따위의 내화성 금속(refratory metal) 또는 이들의 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 게이트선(121)과 같이 저항이 낮은 도전막과 접촉 특성이 좋은 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171), 드레인 전극(175) 의 측면 또한 기판(110) 면에 대하여 경사진 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 층간 절연막(160) 위에 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 층간 절연막(160)과 동일한 물질로 만들 수 있으며 드레인 전극(175)을 노출하는 복수의 접촉 구멍(185)을 가진다. 보호막(180)은 구동부에서 생략될 수 있다.
보호막(180) 위에는 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 화소 전극(pixel electrode)(190)이 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통해 드레인 영역(155)에 연결된 드레인 전극(175)과 연결되어 드레인 영역(155) 및 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 방향을 결정하거나 두 전극 사이의 발광층(도시하지 않음)에 전류를 흘려 발광하게 한다.
도 3을 참고하면 화소 전극(190)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지하며, 유지 축전기(CST)는 화소 전극(190) 및 드레인 전극(175)의 일부 및 유지 영역(157)과 유지 전극(137)을 비롯한 유지 전극선(131)의 중첩으로 만들어진다.
보호막(180)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 데이터선(171) 및 게이트선(121)과 중첩시켜 개구율을 향상시킬 수 있다.
그럼 도 4 및 도 5에 도시한 박막 트랜지스터의 화소 영역을 형성하는 방법을 도 6a 내지 도 11b를 참조하여 설명한다. 모기판(1)에 복수의 액정셀이 동시에 형성되며 동일한 형태, 동일한 공정으로 진행하기 때문에 이하의 설명에서는 하나의 액정셀에 대한 화소 영역에 대해서 설명한다.
도 6a, 도 8a, 도 10a, 도 11a는 본 발명의 실시예에 따라 도 4 및 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 배치도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고, 도 7a 및 도 7b는 본 발명의 실시예에 따른 식별표를 도시한 평면도이고, 도 8b는 도 8a의 VIIIb-VIIIb'선을 따라 자른 단면도이고, 도 9는 도 8b의 다음 단계에서의 단면도이고, 도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이고, 도 11a는 도 11a의 XIb-XIb'선을 따라 자른 단면도이다.
먼저 도 6a 및 도 6b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한 다음, 화학 기상 증착(chemical vapor deposition, CVD), 스퍼터링(sputtering) 등의 방법으로 비정질 규소로 이루어진 반도체막(150)을 형성한다. 여기서 투명한 절연 기판(110)은 도 1의 모기판(1)을 나타낸다.
다음 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막(150)을 결정화한다.
그리고 반도체막(150)을 패터닝하여 복수의 섬형 반도체(151)를 형성한다. 이때 모기판(1) 및 액정셀을 구분하기 위한 제1 및 제2 식별표(ID1, ID2)(도 1 참조)가 함께 패터닝된다. 제1 및 제2 식별표(ID1, ID2)는 도 7a에 도시한 바와 같이 표시하고자 하는 문자 또는 도형이 음각이 되도록 형성하거나, 도 7b에 도시한 바와 같이 양각이 되도록 형성할 수 있다. 검은 부분은 흰색 부분보다 돌출되어 있다.
이후 섬형 반도체(151) 위에 화학 기상 증착 방법으로 게이트 절연막(140)을 형성한다.
도 8a 및 도 8b에 도시된 바와 같이, 게이트 절연막(140) 위에 스퍼터링 따위로 금속막을 적층하고 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)을 식각 마스크로 금속막을 식각하여 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 유지 전극(137)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이때 식각 시간을 충분히 길게하여 게이트선(121) 및 유지 전극선(131)의 경계선이 감광막 패턴(PR)의 안쪽에 위치하게 한다.
이어 감광막 패턴(PR)을 이온 주입 마스크로 삼아 섬형 반도체(151)에 N형 또는 P형 불순물 이온을 고농도로 주입하여 소스 및 드레인 영역(153, 155) 및 기타 영역(158)을 포함하는 복수의 고농도 불순물 영역을 형성한다.
다음 도 9에 도시한 바와 같이, 감광막 패턴(PR)을 제거한 후 게이트선(121) 및 유지 전극선(131)을 이온 주입 마스크로 섬형 반도체(151)에 N형 또는 P형 불순물 이온을 저농도로 도핑하여 복수의 저농도 불순물 영역(152, 158)을 형성한다. 이와 같이 하면, 소스 영역(153)과 드레인 영역(155) 사이에 위치하는 게이트 전극(124) 아래 영역은 채널 영역(154)이 되고 유지 전극선(131) 아래 영역은 유지 영역(157)이 된다.
저농도 불순물 영역(152, 156)은 이상에서 설명한 감광막 패턴 이외에 서로 다른 식각 비를 가지는 금속막을 이용하거나, 게이트선(121) 및 유지 전극선(131)의 측벽에 스페이서(spacer) 등을 만들어 형성할 수 있다.
이후 도 10a 및 도 10b에서와 같이, 기판(110) 전면에 층간 절연막(160)을 적층하고 사진 식각하여 소스 영역 및 드레인 영역(153, 155)을 각각 노출하는 복수의 접촉 구멍(163, 165)을 형성한다.
다음 층간 절연막(160) 위에 접촉 구멍(163, 165)을 통해 각각 소스 영역(153) 및 드레인 영역(155)과 연결되는 소스 전극(173)을 가지는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
도 11a 및 도 11b에 도시된 바와 같이, 보호막(180)을 적층하고 사진 식각하여 드레인 전극(175)을 노출하는 복수의 접촉 구멍(185)을 형성한다.
마지막으로 도 4 및 도 5에 도시한 바와 같이, 보호막(180) 위에 IZO, ITO 등과 같은 투명한 도전 물질로 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되는 복수의 화소 전극(190)을 형성한다.
이상 기술한 바와 같이, 화소의 스위칭 소자를 구성하는 반도체를 형성할 때 액정셀 및 모기판의 식별표를 형성하면 식별표를 형성하기 위한 별도의 공정이 추가되지 않아 생산성이 증가한다.
이상에서 본 발명의 바람직한 실시예에 때하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 모기판 위에 다결정 규소로 이루어지는 반도체막을 형성하는 단계,
    상기 반도체막을 패터닝하여 제1식별표 및 반도체를 형성하는 단계,
    상가 반도체를 덮는 제1 절연막을 형성하는 단계,
    상기 반도체에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
    상기 채널 영역과 중첩하는 게이트선을 형성하는 단계,
    상기 소스 영역과 연결되는 데이터선을 형성하는 단계, 그리고
    상기 드레인 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 모기판에 복수개의 액정셀을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 액정셀이 형성되지 않은 상기 모기판 위에 상기 제1 식별표와 동일한 물질로 동일한 층에 제2 식별표를 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 소스 영역, 드레인 영역 및 채널 영역 형성 단계는 상기 제1 절연막을 통해 상기 반도체에 이온을 주입하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  5. 제1항에서,
    상기 게이트선 및 상기 데이터선과 상기 화소 전극 사이에 제2 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 게이트선과 상기 데이터선의 사이에 제3 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 절연 기판,
    상기 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역 및 유지 영역을 포함하는 반도체,
    상기 기판 위에 형성되어 있으며 상기 반도체와 동일한 층에 동일한 물질로 형성되어 있는 식별표,
    상기 반도체 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역과 중첩하는 게이 트선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 소스 영역과 연결되어 있는 데이터선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 유지 영역과 중첩하는 유지 전극선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하고,
    상기 반도체 및 상기 식별표는 다결정 규소로 이루어지는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 채널 영역과 상기 소스 영역 사이, 상기 채널 영역과 상기 드레인 영역 사이에 형성되어 있으며 상기 소스 영역 및 드레인 영역보다 저농도로 불순물이 도핑되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 절연 기판과 상기 반도체 사이에 형성되어 있는 차단막을 더 포함하는 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 게이트선 및 상기 데이터선과 상기 화소 전극 사이에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 게이트선과 상기 데이터선의 사이에 형성되어 있는 층간 절연막, 그리고
    상기 층간 절연막과 상기 보호막 사이에 형성되어 있으며 상기 드레인 영역과 상기 화소 전극에 연결되어 있는 드레인 전극을 더 포함하는 박막 트랜지스터 표시판.
KR1020040089883A 2004-11-05 2004-11-05 박막 트랜지스터 표시판 및 그의 제조 방법 KR20060040328A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089883A KR20060040328A (ko) 2004-11-05 2004-11-05 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089883A KR20060040328A (ko) 2004-11-05 2004-11-05 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060040328A true KR20060040328A (ko) 2006-05-10

Family

ID=37147324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089883A KR20060040328A (ko) 2004-11-05 2004-11-05 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060040328A (ko)

Similar Documents

Publication Publication Date Title
CN101800229B (zh) 显示装置
KR101454919B1 (ko) 표시장치
US8222638B2 (en) Array substrate for organic electroluminescent device
KR101112549B1 (ko) 박막 트랜지스터 표시판
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP2008041865A (ja) 表示装置及びその製造方法
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US20080197357A1 (en) Display panel and manufacturing method
JP2010039229A (ja) 表示装置
US20160202526A1 (en) Liquid crystal display and method for manufacturing the same
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR20060040328A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101224049B1 (ko) 액정표시장치의 제조방법
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20060089830A (ko) 박막 트랜지스터 표시판
KR20060070366A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR101152121B1 (ko) 표시 장치와 박막 트랜지스터 표시판 및 그 제조 방법
KR20080003985A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20080025494A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination