KR20060040175A - Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization - Google Patents
Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization Download PDFInfo
- Publication number
- KR20060040175A KR20060040175A KR1020040089409A KR20040089409A KR20060040175A KR 20060040175 A KR20060040175 A KR 20060040175A KR 1020040089409 A KR1020040089409 A KR 1020040089409A KR 20040089409 A KR20040089409 A KR 20040089409A KR 20060040175 A KR20060040175 A KR 20060040175A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- display device
- layer
- polysilicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 57
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000002425 crystallisation Methods 0.000 title description 26
- 230000008025 crystallization Effects 0.000 title description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 71
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로, 특히 AMFC에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a polysilicon liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device using polysilicon crystallized by AMFC.
AMFC에 의해 결정화된 폴리실리콘은 큰 음의 문턱전압을 가지며, 높은 포화전류전압을 가지기 때문에 소자에 적용하기 어려우므로 본 발명은 게이트절연막의 두께를 최적화하여 포화전류전압을 낮추고, 결정화된 폴리실리콘층을 수소화 처리하여 문턱전압값을 보상함으로써 안정된 폴리실리콘 액정표시소자를 제조할 수 있다.Since polysilicon crystallized by AMFC has a large negative threshold voltage and has a high saturation current voltage, it is difficult to apply the device to the present invention. Thus, the present invention optimizes the thickness of the gate insulating film to lower the saturation current voltage and crystallizes the polysilicon layer. The polysilicon liquid crystal display device can be fabricated by compensating the threshold voltage value by hydrogenation.
문턱전압, AMFC,수소화처리Threshold Voltage, AMFC, Hydrogenation
Description
도 1은 종래의 AMFC에 의해 결정화된 폴리실리콘의 문턱전압 및 포화전류전압 특성을 나타내는 그래프.1 is a graph showing the threshold voltage and saturation current voltage characteristics of polysilicon crystallized by conventional AMFC.
도 2a~2g는 본 발명의 AMFC에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자 제조방법을 나타내는 수순도.2A to 2G are flowcharts showing a method for manufacturing a liquid crystal display device using polysilicon crystallized by AMFC of the present invention.
도 3은 본 발명에 의해 형성된 액정표시소자의 포화전류전압특성을 나타내는 그래프.3 is a graph showing the saturation current voltage characteristics of the liquid crystal display device formed by the present invention.
도 4는 본 발명에 의해 형성된 액정표시소자의 문턱전압특성을 나타내는 그래프.4 is a graph showing the threshold voltage characteristics of the liquid crystal display device formed by the present invention.
************도면의 중요부분에 대한 부호의 설명************************ Explanation of symbols for important parts of the drawings ************
201:기판 202:버퍼층201: substrate 202: buffer layer
203a:액티브층 204:게이트절연층203a: active layer 204: gate insulating layer
205:게이트전극 206:제 1 절연층205: gate electrode 206: first insulating layer
207s:소스전극 207d:드레인전극207s:
208:보호층 209:화소전극208: protective layer 209: pixel electrode
본 발명은 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것으로, 특히, 저 전압의 문턱전압 및 포화전류전압을 가지는 자기장결정화된 폴리실리콘 액정표시소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device using polysilicon crystallized by a magnetic field crystallization method, and more particularly, to a method for manufacturing a magnetic field crystallized polysilicon liquid crystal display device having a low voltage threshold voltage and a saturation current voltage. It is about.
액정표시장치는 경박단소하고 휴대성이 뛰어나기 때문에 오늘날 널리 사용되고 있다. 상기 액정표시장치는 매트릭스 형태로 배열된 화소를 구동하므로써 영상을 표현하는 데, 상기 화소는 액정표시패널에 형성된다.Liquid crystal display devices are widely used today because they are light, thin and portable. The liquid crystal display device displays an image by driving pixels arranged in a matrix, and the pixels are formed in the liquid crystal display panel.
상기 액정표시패널은 액정표시모듈에 의해 지지되며, 단위화소를 구동시키는 구동회로부가 액정표시패널의 외부 또는 액정표시패널의 화면표시부 외곽에 형성되어 화소들을 구동한다.The liquid crystal display panel is supported by a liquid crystal display module, and a driving circuit unit for driving unit pixels is formed outside the liquid crystal display panel or outside the screen display portion of the liquid crystal display panel to drive the pixels.
상기 액정표시패널은 컬러필터기판과 단위화소의 스위칭 소자인 박막트랜지스터(Thin Film Transistor, 이하 TFT)가 배열되는 TFT어레이기판이 합착되고 그 사이에 액정이 충진되어 구성된다.The liquid crystal display panel includes a color filter substrate and a TFT array substrate on which thin film transistors (TFTs), which are switching elements of unit pixels, are bonded to each other, and liquid crystal is filled therebetween.
상기 TFT어레이기판은 복수의 게이트라인 및 상기 게이트라인과 수직교차하는 복수의 데이터라인을 구비하며, 상기 게이트라인 및 데이터라인에 의해 단위화소영역이 정의된다. 상기 단위화소영역 중 특히 게이트라인 및 데이터라인의 교차영역에 스위칭소자인 TFT가 형성되는데, 액정표시장치를 제조함에 있어 상기 TFT를 제조하는 공정은 중요부분을 이룬다. The TFT array substrate includes a plurality of gate lines and a plurality of data lines vertically intersecting the gate lines, and a unit pixel area is defined by the gate lines and the data lines. A TFT, which is a switching element, is formed in the intersection of the gate line and the data line, particularly in the unit pixel region, and the manufacturing process of the TFT is an important part in manufacturing a liquid crystal display device.
상기 TFT는 채널영역과 소스 영역 및 드레인 영역을 구비하는 액티브층과 상기 소스 영역과 연결되는 소스 전극과 상기 드레인 영역과 연결되는 드레인전극과 상기 채널에 전압을 인가하여 채널을 온-오프 시키는 게이트전극을 구비한다.The TFT includes an active layer including a channel region, a source region, and a drain region, a source electrode connected to the source region, a drain electrode connected to the drain region, and a gate electrode to turn a channel on and off by applying a voltage to the channel. It is provided.
특히, 상기 액티브층은 주로 반도체로 구성되는 데, 통상 비정질실리콘으로 구성된다. In particular, the active layer is mainly composed of a semiconductor, usually composed of amorphous silicon.
그러나 비정질실리콘은 제조가 쉬운 반면, 전기이동도가 양호하지 못해 고속의 동작을 요하는 액정표시장치를 제조하기에는 문제가 있다. 오늘날은 동영상등을 구현할 수 있는 고속의 동작특성을 가지는 액정표시장치의 수요가 증가함에 따라, 높은 전기이동도 및 안정성을 가지는 TFT를 제조하기 위한 노력들이 진행되고 있다.However, while amorphous silicon is easy to manufacture, there is a problem in manufacturing a liquid crystal display device requiring high-speed operation due to poor electrical mobility. Today, as the demand for liquid crystal display devices having high-speed operation characteristics capable of realizing moving pictures and the like increases, efforts have been made to manufacture TFTs having high electrophoretic mobility and stability.
그 중에 액티브층으로 비정질실리콘이 아닌 폴리실리콘을 사용하여 TFT를 구성하는 연구가 활발히 진행되고 있는데, 상기 폴리실리콘은 비정질실리콘에 비해 수십배 ~수백배의 전기이동도를 가진다.Among them, research is being actively conducted to form TFTs using polysilicon rather than amorphous silicon as an active layer, and the polysilicon has tens of times to hundreds of times more mobility than amorphous silicon.
상기 폴리실리콘을 형성하는 방법으로는 가열로에서 비정질실리콘을 가열하여 결정화하는 가열방식과 레이저를 비정질실리콘에 순간적으로 가하여 결정화하는 레이저결정화 방법등이 사용되고 있다.As a method of forming the polysilicon, a heating method of heating and crystallizing amorphous silicon in a heating furnace, and a laser crystallization method of crystallizing by instantaneously applying a laser to amorphous silicon and the like are used.
상기 가열방식에 의한 결정화는 결정화 온도가 유리의 전이온도 이상에서 이루어지므로 유리를 기판으로 사용하는 액정표시장치의 제조에는 적합하지 못하며, 레이저결정화방법은 양질의 폴리실리콘을 형성할 수 있다는 장점은 있으나, 고가의 레이저 장비를 사용하여야 하며, 레이저를 조사함으로써 나타나는 샷(shot)자국이 화면에 얼룩을 형성하는 단점이 있다.The crystallization by the heating method is not suitable for the manufacture of a liquid crystal display device using glass as a substrate because the crystallization temperature is higher than the transition temperature of the glass, the laser crystallization method has the advantage of forming a good quality of polysilicon In other words, expensive laser equipment should be used, and shot marks appearing by irradiating the laser have a disadvantage of forming a stain on the screen.
이러한 단점들을 보완하는 결정화방법으로 니켈등의 금속촉매를 사용하는 금속유도결정화(Metal Induced Crystallization, 이하 MIC)방법과, 결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하는 자기장결정화 방법(Alternating Magnetic Field crystallization, 이하 AMFC)이 소개되었다.Crystallization methods that compensate for these shortcomings include metal induced crystallization (MIC), which uses metal catalysts such as nickel, and magnetic field crystallization that promotes crystallization by applying a magnetic field to the crystallized amorphous silicon (Alternating Magnetic Field). crystallization, hereinafter AMFC) was introduced.
상기 MIC에 의해 결정화된 폴리실리콘은 유리전이온도 이하의 저온에서 결정화를 이룰 수 있다는 장점은 있으나, 결정화 후 남게 되는 금촉촉매원소들이 결정질 내에서 불순물로 작용하여 폴리실리콘의 전기적 특성을 악화시키는 문제점이 있다.The polysilicon crystallized by the MIC has the advantage that the crystallization can be achieved at a low temperature below the glass transition temperature, but the problem of deterioration of the electrical properties of the polysilicon due to the gold catalyst elements remaining after the crystallization act as impurities in the crystalline There is this.
한편, AMFC에 의해 결정화되는 폴리실리콘은 균질한 결정질의 실리콘이 형성되므로 균질성(uniformity)이 우수한 반면, 음의 값으로 많이 이동한 문턱전압과 40볼트이상의 높은 포화전류전압을 가진다는 점에서 5~20볼트의 구동전압을 사용하는 액정표시소자에 적용하기 어렵다는 문제점을 안고 있다.On the other hand, polysilicon crystallized by AMFC has excellent homogeneity because of the formation of homogeneous crystalline silicon, while having a threshold voltage shifted to a negative value and a high saturation current voltage of 40 volts or more. There is a problem in that it is difficult to apply to a liquid crystal display device using a driving voltage of 20 volts.
도 1은 AMFC결정화에 의해 형성된 TFT의 V-I곡선을 나타낸 것이다. 1 shows the V-I curve of a TFT formed by AMFC crystallization.
도 1의 제 1 곡선(101)은 박막트랜지스터의 드레인 전압(Vd)이 -10V일때를, 제 2 곡선(102)은 드레인전압이 -0.1V일때를 나타낸다.The
통상, 문턱전압으로는 드레인전류가 10-8A이고, 드레인전압이 -0.1V인 박막트랜지스터를 동작시키는 게이트전압이 사용되는데, 도 1을 참조하면, 문턱전압이 약 -18볼트인 것을 확인할 수 있다. 통상 문턱전압이 작을수록 제어가 용이한 소자 를 제조할 수 있고 또한 보통 액정표시소자의 구동전압은 5~20볼트 사이에서 정해지므로 이 사이에서 포화 드레인전류(saturation drain current)를 흐르게 하는 포화전류전압(Vs)이 형성되어야 소자의 제조에 사용할 수 있는 폴리실리콘이 된다. 그러나 도 1을 참조하여 확인되는 AMFC결정화된 실리콘을 사용하는 박막트랜지스터는 문턱전압이 많이 음의 값으로 이동하였으며 포화전류전압(Vs) 또한 약 40볼트에 이르러 소자에 적용하기 어렵다는 문제가 있다.In general, as the threshold voltage, a gate voltage for operating a thin film transistor having a drain current of 10 −8 A and a drain voltage of −0.1 V is used. Referring to FIG. 1, it can be seen that the threshold voltage is about −18 volts. have. In general, the smaller the threshold voltage, the more easily controllable a device can be manufactured. In addition, since the driving voltage of a liquid crystal display device is usually set between 5 and 20 volts, a saturation current voltage flowing a saturation drain current therebetween. (Vs) must be formed to be polysilicon that can be used to manufacture the device. However, the thin film transistor using the AMFC crystallized silicon identified with reference to FIG. 1 has a problem that the threshold voltage is moved to a negative value and the saturation current voltage (Vs) reaches about 40 volts, which makes it difficult to apply to the device.
그러므로 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 적용하여 박막트랜지스터를 구성하면서도 통상의 구동전압 범위 내에서 동작할 수 있도록 문턱전압과 포화전류전압이 낮아진 폴리실리콘을 형성하는 것을 목적으로 한다. 특히 본 발명은 AMFC에 의해 형성되는 폴리실리콘이 낮은 문턱전압과 포화전류전압에서 구동할 수 있게 하는 것을 목적으로 한다.Therefore, an object of the present invention is to form polysilicon having a low threshold voltage and a saturation current voltage so that the polysilicon crystallized by AMFC can be used to form a thin film transistor and operate within a normal driving voltage range. In particular, it is an object of the present invention to enable polysilicon formed by AMFC to be driven at low threshold and saturated current voltages.
상기 목적을 달성하기 위하여 본 발명의 폴리실리콘 액정표시소자 제조방법은 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 900Å이하의 게이트절연층을 형성하는 단계; 상기 실리콘산화막상에 게이트전극을 형성하는 단계; 상기 게이트전극을 마스크로 적용하고 상기 액티브층에 불순물을 주입함으로써 소스 및 드레인 영역을 형성하는 단계; 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인전극을 형성하는 단계; 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.Polysilicon liquid crystal display device manufacturing method of the present invention to achieve the above object comprises the steps of forming an amorphous silicon layer on a substrate; Crystallizing by applying a magnetic field to the amorphous silicon layer; Patterning the crystallized silicon layer to form an active layer; Forming a gate insulating layer of 900 m or less on the active layer; Forming a gate electrode on the silicon oxide film; Forming a source and a drain region by applying the gate electrode as a mask and implanting impurities into the active layer; Forming source and drain electrodes connected to the source and drain regions; And forming a pixel electrode connected to the drain electrode.
특히 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 구비하는 박막트랜지스터의 포화전류전압을 낮추기 위해 게이트절연층의 두께를 최적화하고, 상기 폴리실리콘층에 수소화처리를 함으로써 문턱전압을 낮추어 소자로 적용하기에 적합하게 하는 것을 특징으로 한다.In particular, the present invention optimizes the thickness of the gate insulating layer in order to lower the saturation current voltage of the thin film transistor with polysilicon crystallized by AMFC, and by applying a hydrogenation treatment to the polysilicon layer to lower the threshold voltage to be applied to the device It is characterized by making it suitable.
AMFC결정화는 비정질실리콘을 결정화하는 한 방법으로써 고상결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하고 균질한 폴리실리콘을 형성하며, 유리전이온도 이하의 온도에서 결정화할 수 있는 기술이다.AMFC crystallization is a method of crystallizing amorphous silicon, and is a technique that can apply crystallization to amorphous silicon to be solid-phase crystallized to promote crystallization, form homogeneous polysilicon, and crystallize at a temperature below the glass transition temperature.
상기 AMFC 결정화는 약 500℃로 가열되는 챔버에서 비정질실리콘을 결정화할 때 고강도의 교번자기장을 인가하여 결정화를 촉진한다. 가열에 의해 결정화되는 실리콘층에 자기장을 인가하면 상기 실리콘층 내에는 인가되는 상기 자기장에 의해 유도전류가 발생하고 이에 의해 실리콘층이 가온되어 결정화를 촉진시키는 것으로 알려져 있다.The AMFC crystallization promotes crystallization by applying an alternating magnetic field of high strength when crystallizing amorphous silicon in a chamber heated to about 500 ° C. When a magnetic field is applied to a silicon layer crystallized by heating, an induced current is generated in the silicon layer by the applied magnetic field, thereby heating the silicon layer to promote crystallization.
AMFC에 의해 결정화되는 폴리실리콘은 비정질실리콘에 비해 우수한 전기이동도와 균질성(uniformity)이 우수한 장점은 있으나, 높은 음의 문턱전압과 포화전류전압으로 인해 약 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용하기에 어려운 점이 있다.Polysilicon crystallized by AMFC has the advantages of superior electrophoretic mobility and uniformity compared to amorphous silicon, but due to the high negative threshold voltage and the saturation current voltage, a typical driving voltage of about 5 to 20 volts is used. It is difficult to apply to the liquid crystal display device.
그러므로 본 발명은 AMFC에 의해 결정화되는 폴리실리콘을 통상의 구동전압하에서도 사용할 수 있도록 문턱전압과 포화전류전압을 감소시키고자 한다.Therefore, the present invention aims to reduce the threshold voltage and the saturation current voltage so that polysilicon crystallized by AMFC can be used even under a normal driving voltage.
본 발명의 폴리실리콘 액정표시소자의 제조공정을 도 2a~2g를 참조하여 살펴 본다.A manufacturing process of the polysilicon liquid crystal display device of the present invention will be described with reference to FIGS. 2A to 2G.
도 2a에 도시된 바와 같이, 기판(201)상에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)으로 구성되는 버퍼층(202)을 형성한다. 상기 버퍼층(202)은 비정질실리콘을 결정화하는 과정에서 기판등에 포함되는 불순물 등이 실리콘층으로 확산되는 것을 방지하는 기능을 한다.As shown in FIG. 2A, a
이어서, 버퍼층(202)상에 비정질의 실리콘을 플라즈마화학기상증착(plasma chemical vapor deposition, PECVD)방법에 의해 증착한다.Subsequently, amorphous silicon is deposited on the
이어서, 도 2b에 도시된 바와 같이, 비정질의 실리콘을 챔버등에서 가열하고 자기장 인가수단에 의해 고자기장을 인가하여 결정화를 촉진한다.Subsequently, as shown in FIG. 2B, amorphous silicon is heated in a chamber or the like and a high magnetic field is applied by magnetic field applying means to promote crystallization.
비정질의 실리콘을 가열하면 재결정화가 진행되는데, 이때 강한 자기장을 인가하면 재결정되는 실리콘의 결정화가 촉진된다. 자기장인가에 의해 실리콘층의 결정화가 촉진되는 것은 자기장에 의해 실리콘층에 유도전류가 발생하고 이 유도전류에 의해 비정질실리콘에 줄울 히팅(Jule heating)이 발생하여 저온에서도 결정화가 촉진되는 것으로 알려져 있다.When amorphous silicon is heated, recrystallization proceeds, and when a strong magnetic field is applied, crystallization of the recrystallized silicon is promoted. It is known that the crystallization of the silicon layer is accelerated by the application of the magnetic field, and the induced current is generated in the silicon layer by the magnetic field, and the heating is applied to the amorphous silicon due to the induced current, which promotes crystallization even at low temperatures.
그러므로 자기장을 인가하면서 결정화를 진행하면 기판에 직접 인가되는 온도를 낮추면서도 결정화를 이룰 수 있어 유리를 기판으로 사용하는 액정표시소자의 제조방법에 적합하다.Therefore, when the crystallization proceeds while applying a magnetic field, crystallization can be achieved while lowering the temperature applied directly to the substrate, which is suitable for a method of manufacturing a liquid crystal display device using glass as a substrate.
상기 자기장을 인가하는 방법으로는 고자기장이 형성된 챔버 내에서 비정질실리콘을 가온하여 결정화할 수도 있고, 스캔 방식으로 결정화되는 비정질실리콘을 자기장발생장치에 통과시킴으로써 결정화시킬 수도 있다. In the method of applying the magnetic field, the amorphous silicon may be crystallized by heating the amorphous silicon in the chamber in which the high magnetic field is formed, or may be crystallized by passing the amorphous silicon crystallized by the scanning method through the magnetic field generating device.
자기장결정화 후, 도 2c에 도시된 바와 같이, 결정화된 실리콘층을 패터닝하여 액티브층(203a)을 형성한다. 상기 액티브층(203a)은 포토리소그래피(photolithography)공정에 의해 패터닝될 수 있다.After magnetic field crystallization, as shown in FIG. 2C, the crystallized silicon layer is patterned to form the
액티브층(203a)이 형성된 다음, 상기 액티브층(203a)상에 실리콘산화막(SiO2)으로 구성되는 게이트절연막(204)을 형성한다. 형성되는 게이트절연막의 두께는 특히 1000Å이하로 하며, 더 바람직하게는 600Å이하로 하며, 더 바람직하게는 500Å으로 할 수 있다. 상기 실리콘산화막은 절연층으로써 낮은 유전율과 절연특성이 뛰어나 얇은 게이트절연층을 형성하는 데 적합하다.After the
게이트절연층은 게이트전극과 액티브층을 절연시키는 역할을 하는데, 게이트전극에 인가되는 전압에 의해 액티브층에 채널이 온-오프된다. 그러므로 게이트절연층의 두께는 채널을 온-오프시키는 전압값과 연관을 가지며, 특히 포화드레인 전류 
통상 AMFC에 의해 형성되는 폴리실리콘의 포화전류전압은 약 40볼트를 넘는 값을 가지므로 약 5~20볼트의 구동전압을 사용하는 액정표시장치에 적용하기 어려운 점이 있었다. In general, since the saturation current voltage of polysilicon formed by AMFC has a value exceeding about 40 volts, it is difficult to apply to a liquid crystal display device using a driving voltage of about 5 to 20 volts.
약 5~20볼트의 구동전압을 사용하는 통상의 액정표시장치에 적용하기 위해서는 폴리실리콘의 포화전류전압(Vs)이 20볼트 근처에서 형성되는 것이 바람직한데, 본 발명과 같이 500Å의 실리콘산화막을 게이트절연층으로 사용함으로써 AMFC에 의해 결정화된 폴리실리콘의 포화전류전압을 약 20볼트까지 낮출 수 있다.In order to apply to a conventional liquid crystal display device using a driving voltage of about 5 to 20 volts, it is preferable that a saturation current voltage (Vs) of polysilicon is formed around 20 volts. By using it as an insulating layer, the saturation current voltage of polysilicon crystallized by AMFC can be reduced to about 20 volts.
한편으로, 상기 게이트절연층으로 실리콘산화층 대신에 실리콘질화막을 사용할 수 있다. 실리콘질화막의 유전률은 약 6.7로 실리콘산화막의 유전률 3.8에 비해 약 두배의 값을 가진다. 그러므로 실리콘질화막을 게이트절연막으로 사용할 경우, 약 900Å이하로 게이트절연막을 형성해도 상기와 같은 결과를 얻을 수 있다.Meanwhile, a silicon nitride film may be used instead of the silicon oxide layer as the gate insulating layer. The dielectric constant of the silicon nitride film is about 6.7, which is about twice the dielectric constant of the silicon oxide film 3.8. Therefore, in the case where the silicon nitride film is used as the gate insulating film, the above result can be obtained even when the gate insulating film is formed at about 900 mW or less.
실리콘질화막을 게이트절연층으로 사용하면 두께를 상대적으로 두껍게 할 수 있기 때문에 소자 형성시 단락등의 불량이 발생할 수 있는 위험을 줄일 수 있는 장점이 있다.When the silicon nitride film is used as the gate insulating layer, the thickness can be made relatively thick, thereby reducing the risk of defects such as short circuits in forming the device.
다른 한편으로는 상기 게이트절연층을 실리콘질화막과 실리콘산화막의 2중층으로 구성할 수도 있다.On the other hand, the gate insulating layer may be composed of a double layer of silicon nitride film and silicon oxide film.
이때, 실리콘질화막과 실리콘산화막의 두께는 각각 800~500Å 및 100~400Å에서 결정될 수 있다. 실리콘질화막과 실리콘산화막의 2중층을 사용할 경우, 총 두께가 1000Å을 넘지 않도록 한다.At this time, the thickness of the silicon nitride film and the silicon oxide film may be determined at 800 ~ 500Å and 100 ~ 400Å, respectively. When using a double layer of silicon nitride film and silicon oxide film, the total thickness should not exceed 1000Å.
한편, 결정화된 폴리실리콘은 결정화과정에서 손상을 많이 받아 결함을 많이 포함한다. 특히, 폴리실리콘의 표면에는 비공유 전자쌍이 존재하게 되어 이동하는 전자를 트랩핑할 수 있다. 즉, 계면특성이 좋지 못해 문턱전압이 상당히 음의 값으로 이동하게 된다. AMFC에 의해 결정화된 폴리실리콘의 문턱전압은 약 -18볼트로 큰 네거티브 쉬프트 값을 가진다. 상기 문턱전압값은 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용하면 가용 전압 범위를 매우 축소시키기 때문에 문턱전압을 영점 쪽으로 이동시킬 필요가 있다.On the other hand, the crystallized polysilicon is damaged in the crystallization process and contains a lot of defects. In particular, the non-covalent electron pair is present on the surface of the polysilicon to trap the moving electrons. In other words, the interface voltage is not good, the threshold voltage is moved to a significantly negative value. The threshold voltage of polysilicon crystallized by AMFC has a large negative shift value of about -18 volts. When the threshold voltage value is applied to a conventional liquid crystal display device using a driving voltage of 5 to 20 volts, it is necessary to shift the threshold voltage toward the zero point because the available voltage range is greatly reduced.
그러므로 본 발명은 AMFC에 의해 결정화된 폴리실리콘층의 계면특성을 향상시키기 위해 폴리실리콘에 수소화처리를 한다.Therefore, the present invention is hydrogenated polysilicon to improve the interfacial properties of the polysilicon layer crystallized by AMFC.
수소화처리는 폴리실리콘층 내로 수소이온을 침투시키는 공정으로 박막 형성공정에서 많은 손상을 받은 폴리실리콘층을 안정화시키는 역할과, 표면에 형성된 비공유 전자쌍을 수소이온이 제거시켜 줌으로서 계면특성을 향상시키는 역할을 한다. 폴리실리콘의 계면특성이 향상됨으로써 도 4에 도시된 그래프와 같이, 문턱전압은 수소화처리 전 약 -12볼트에서 수소화처리 후 약 -7볼트로 영점 쪽으로 이동한 것을 확인할 수 있다.Hydrogenation is a process that penetrates hydrogen ions into the polysilicon layer and stabilizes the polysilicon layer that has been damaged in the thin film formation process, and improves the interfacial properties by removing hydrogen ions from the unshared electron pairs formed on the surface. Do it. By improving the interfacial properties of the polysilicon, as shown in the graph shown in Figure 4, it can be seen that the threshold voltage has moved toward the zero point from about -12 volts before the hydrotreatment to about -7 volts after the hydrogenation.
상기 수소화처리는 수소가스가 충진된 분위기에서 상기 폴리실리콘층을 약 400℃로 가열해 줌으로써 이루어질 수 있다. 폴리실리콘을 가열하는 과정에서 수소이온들이 실리콘층 내로 확산하여 들어감으로써 폴리실리콘의 결함의 회복(recovery)과 계면특성을 향상시킨다.The hydrogenation may be performed by heating the polysilicon layer to about 400 ° C. in an atmosphere filled with hydrogen gas. Hydrogen ions diffuse into the silicon layer during heating of the polysilicon to improve the recovery and interface properties of the polysilicon defect.
상기 수소화처리는 폴리실리콘이 완성된 다음 실시할 수도 있으며, 게이트절연층이 형성된 다음 실시할 수도 있다.The hydrogenation may be performed after the polysilicon is completed, or may be performed after the gate insulating layer is formed.
한편, 게이트절연층으로 실리콘질화막 또는 실리콘질화막을 포함하는 다층구조로 형성할 경우에는 수소화처리를 별도로 실시하지 않을 수 있다. 그 이유는 상기 실리콘질화막은 그 막내에 수소이온이 포함되어 있어 소자의 제조과정중에 실리 콘질화막내에 포함된 수소이온의 확산이 일어나 수소화처리가 이루어지기 때문이다.On the other hand, when forming a multilayer structure including a silicon nitride film or a silicon nitride film as the gate insulating layer, the hydrogenation treatment may not be performed separately. The reason is that the silicon nitride film contains hydrogen ions in the film, so that hydrogen ions contained in the silicon nitride film are diffused during the manufacturing process of the device, thereby performing hydrogenation.
상기와 같이, 수소화처리에 의해 문턱전압값을 보정하며, 게이트절연층의 두께를 최적화시켜 포화전류전압값을 낮추어 줌으로써 액정표시소자에 적용할 수 있는 폴리실리콘을 형성할 수 있다.As described above, the polysilicon applicable to the liquid crystal display device can be formed by correcting the threshold voltage value by the hydrogenation process and by lowering the saturation current voltage value by optimizing the thickness of the gate insulating layer.
게이트절연층(204)이 형성된 다음, 도 2d에 도시된 바와 같이, 게이트절연층(204)상에 게이트전극(205)을 형성한다. 게이트전극(205)은 알루미늄 합금 또는 알루미늄합금과 몰리브덴의 이중층으로 구성될 수 있다. 게이트전극(205)의 형성공정은 메탈층을 스퍼터링 방법에 의해 상기 게이트절연층(204)상에 증착한 다음, 포토리소그래피 공정을 통해 상기 메탈층을 패터닝하여 이루어 질 수 있다.After the
이어서, 도 2e에 도시된 바와 같이, 상기 게이트전극(205)을 마스크로 적용하여 상기 액티브층(203a)에 불순물을 주입하여 소스(220s) 및 드레인 영역(220d)을 형성한다. N형 TFT를 형성하기 위해서는 주입되는 불순물로 인등의 5족원소를 사용할 수 있고, P형 TFT를 형성하기 위해서는 주입되는 불순물로 붕소등의 3족원소를 사용할 수 있다.Subsequently, as illustrated in FIG. 2E, the
상기 소스 및 드레인 영역 형성공정에서 게이트전극(205)이 불순물 주입의 블록킹 마스크로 작용하기 때문에 게이트전극(205)의 하방에는 진성의 폴리실리콘으로 구성되는 채널층(220c)이 형성된다.Since the
이어서, 도 2f에 도시된 바와 같이, 상기 게이트전극(205)을 덮는 제 1 절연층(206)을 형성한다. 상기 제 1 절연층(206)은 실리콘산화막 또는 실리콘질화막으 로 구성될 수 있다.Subsequently, as shown in FIG. 2F, a first insulating
이어서, 상기 소스 및 드레인 영역(220s,220d)을 노출시키는 컨택홀을 상기 제 1 절연층(206)상에 형성하고 크롬등의 도전층(미도시)을 도포한다. 이어서 상기 도전층을 패터닝하여 소스 전극(207s)및 드레인전극(207d)을 형성한다. Subsequently, a contact hole exposing the source and
다음으로, 도 2g에 도시된 바와 같이, 상기 소스 및 드레인전극(207s,207d)상에 유기막 또는 무기막으로 구성될 수 있는 보호층(passivation layer)(208)을 형성한다. 상기 유기막으로는 BCB(BenzoCycroButen)이 사용될 수 있고, 무기막으로는 실리콘질화막 또는 실리콘산화막이 사용될 수 있다.Next, as shown in FIG. 2G, a
이어서, 상기 드레인전극(207d)을 노출시키는 컨택홀을 상기 보호층(208)상에 형성하고 상기 보호층(208)상에 화소전극(209)을 형성한다.Subsequently, a contact hole exposing the
상기 화소전극(209)은 인듐-틴-옥사이드(Indium Tin Oxide,ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide, IZO)를 상기 보호층(209)상에 스퍼터링방법에 의해 형성하고 포토리소그래피 공정을 통해 패터닝함으로써 형성될 수 있다.The
상기 공정을 통해 AMFC에 의해 결정화된 폴리실리콘을 채널로 사용하는 액정표시소자를 완성한다.Through the above process, a liquid crystal display device using polysilicon crystallized by AMFC as a channel is completed.
폴리실리콘 액정표시소자는 전기이동도에 있어 비정질실리콘에 비해 월등히 우수하기 때문에 구동회로 일체형 액정표시소자를 제조하는 것도 가능하며, 특히 오늘날과 같이 동영상 구현등 고속 동작이 요구되는 스위칭 소자에 적합하다. 본 발명은 폴리실리콘을 사용함으로써 고속동작이 가능한 액정표시소자를 제조할 수 있다. 특히, AMFC에 의해 결정화된 폴리실리콘은 높은 균질성(uniformity)을 가지는 장점을 가지기 때문에 액정표시소자에 적용할 경우 균일한 화질의 액정표시장치를 제조할 수 있다. 또한 본 발명은 AMFC에 의해 결정화된 폴리실리콘층을 사용하면서도 문턱전압 및 포화전류전압이 낮아진 양질의 폴리실리콘 액정표시소자를 제조할 수 있다.Since the polysilicon liquid crystal display device is much superior to amorphous silicon in electrical mobility, it is also possible to manufacture a liquid crystal display device integrated with a driving circuit, and is particularly suitable for switching devices requiring high-speed operation such as moving picture implementation. The present invention can manufacture a liquid crystal display device capable of high speed operation by using polysilicon. In particular, since polysilicon crystallized by AMFC has an advantage of having high uniformity, when applied to a liquid crystal display device, a liquid crystal display device having a uniform image quality can be manufactured. In addition, the present invention can manufacture a high-quality polysilicon liquid crystal display device having a low threshold voltage and a saturation current voltage while using a polysilicon layer crystallized by AMFC.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089409A KR101083206B1 (en) | 2004-11-04 | 2004-11-04 | Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089409A KR101083206B1 (en) | 2004-11-04 | 2004-11-04 | Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060040175A true KR20060040175A (en) | 2006-05-10 |
| KR101083206B1 KR101083206B1 (en) | 2011-11-11 |
Family
ID=37147201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040089409A KR101083206B1 (en) | 2004-11-04 | 2004-11-04 | Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101083206B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288116B1 (en) * | 2006-12-19 | 2013-07-18 | 엘지디스플레이 주식회사 | An Array Substrate of Poly-Silicon Liquid Crystal Display Device and the method for fabricating thereof |
| KR101351403B1 (en) * | 2007-12-31 | 2014-01-15 | 엘지디스플레이 주식회사 | Thin Film Transtistor, Method for Manufacturing the Same and Method for Manufacturing Flat Panel Display Device Using the Same |
| KR101351402B1 (en) * | 2007-12-31 | 2014-01-15 | 엘지디스플레이 주식회사 | Method for Manufacturing Thin Film Transtistor and Method for Manufacturing Flat Panel Display Device Using the Same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229678B1 (en) * | 1996-12-06 | 1999-11-15 | 구자홍 | Thin film transistor and method for manufacturing the same |
| KR100341125B1 (en) * | 1999-04-13 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | Method for forming gate insulating layer of FFS mode liquid crystal display device |
-
2004
- 2004-11-04 KR KR1020040089409A patent/KR101083206B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288116B1 (en) * | 2006-12-19 | 2013-07-18 | 엘지디스플레이 주식회사 | An Array Substrate of Poly-Silicon Liquid Crystal Display Device and the method for fabricating thereof |
| KR101351403B1 (en) * | 2007-12-31 | 2014-01-15 | 엘지디스플레이 주식회사 | Thin Film Transtistor, Method for Manufacturing the Same and Method for Manufacturing Flat Panel Display Device Using the Same |
| KR101351402B1 (en) * | 2007-12-31 | 2014-01-15 | 엘지디스플레이 주식회사 | Method for Manufacturing Thin Film Transtistor and Method for Manufacturing Flat Panel Display Device Using the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101083206B1 (en) | 2011-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262438B1 (en) | Active matrix type display circuit and method of manufacturing the same | |
| WO2012117439A1 (en) | Thin-film semiconductor device and manufacturing method therefor | |
| KR100676330B1 (en) | Semiconductor device, method of manufacturing semiconductor device and method of manufacturing thin film transistor | |
| US10192903B2 (en) | Method for manufacturing TFT substrate | |
| KR20090093849A (en) | Display device and manufacturing method thereof | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| KR101083206B1 (en) | Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization | |
| JPH10133233A (en) | Active matrix type display circuit and its manufacture | |
| CN100369266C (en) | Controlled film transistor, its preparation method and electroluminescent display apparatus containing same | |
| KR100675640B1 (en) | Method for fabricating liquid crystal display device by using alternating magnetic field crystallization | |
| KR100620888B1 (en) | Method of Manufacturing Thin Film Transistor Using Crystallization Method of Amorphous Semiconductor Thin Film | |
| KR100390457B1 (en) | A structure of thin film transistor and a method for manufacturing the same | |
| KR100539583B1 (en) | Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same | |
| KR100489167B1 (en) | Thin film transistor and its manufacturing method | |
| US8754418B2 (en) | Semiconductor device, and method for producing same | |
| JPH1187714A (en) | Thin-film transistor and method for manufacturing the same | |
| KR20060070861A (en) | Method for fabricating thin film transistor of liquid crystal display | |
| KR100926099B1 (en) | Fabricating method of liquid crystal display panel | |
| KR20100073580A (en) | Crystallization method and method for manufacturing display device | |
| KR101035921B1 (en) | method for manufacturing of poly-Si TFT array substrate | |
| KR101392330B1 (en) | Thin display panel and method for fabricating thereof | |
| KR100646967B1 (en) | Thin film transistor and method for fabricating the same | |
| JP5559244B2 (en) | Thin film semiconductor device | |
| JP3874825B2 (en) | Manufacturing method of semiconductor device and electro-optical device | |
| CN1549230A (en) | Crystal silicon TFT board with multi-grid structure used for LCD or OELD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 8 |