KR20060038611A - Forming method for bit line of semiconductor memory device - Google Patents

Forming method for bit line of semiconductor memory device Download PDF

Info

Publication number
KR20060038611A
KR20060038611A KR1020040087706A KR20040087706A KR20060038611A KR 20060038611 A KR20060038611 A KR 20060038611A KR 1020040087706 A KR1020040087706 A KR 1020040087706A KR 20040087706 A KR20040087706 A KR 20040087706A KR 20060038611 A KR20060038611 A KR 20060038611A
Authority
KR
South Korea
Prior art keywords
bit line
plasma treatment
film
cleaning
semiconductor memory
Prior art date
Application number
KR1020040087706A
Other languages
Korean (ko)
Inventor
유창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087706A priority Critical patent/KR20060038611A/en
Publication of KR20060038611A publication Critical patent/KR20060038611A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 제조 공정 중 비트라인을 형성하는 공정에 관한 것으로, 본 발명에 따른 반도체 메모리 소자의 비트라인 형성 공정은,The present invention relates to a step of forming a bit line in the manufacturing process of a semiconductor memory device, the bit line forming process of a semiconductor memory device according to the present invention,

기판상에 Ti막을 포함하는 베리어 금속막 및 비트라인 금속막의 적층으로 이루어진 비트라인 패턴을 형성하는 단계; 상기 비트라인 패턴이 형성된 기판에 대해 질소 플라즈마 처리를 실시하는 단계; 및 비트라인 식각 후 세정을 실시하는 단계를 포함하고, 이러한 본 발명에 의하면, 비트라인 에칭 후 수행하는 세정 공정 전에 질소 플라즈마 처리를 수행함으로써, 노출되어 있는 Ti 박막을 질화시켜 후속하는 세정 공정(ACT 세정 공정)에서 ACT 세정 용액에 의해 Ti 박막이 손상되는 것을 방지하여, 반도체 메모리 소자의 신뢰도 및 수율을 향상시킬 수 있다.
Forming a bit line pattern comprising a barrier metal film including a Ti film and a bit line metal film on a substrate; Performing a nitrogen plasma treatment on the substrate on which the bit line pattern is formed; And performing a cleaning after the bitline etching, and according to the present invention, by performing nitrogen plasma treatment before the cleaning process performed after the bitline etching, the exposed Ti thin film is nitrided to perform a subsequent cleaning process (ACT In the cleaning step), the Ti thin film is prevented from being damaged by the ACT cleaning solution, thereby improving the reliability and yield of the semiconductor memory device.

비트라인, 플라즈마 처리, 질화막, 산화막, ACT, 세정 공정Bit line, plasma treatment, nitride film, oxide film, ACT, cleaning process

Description

반도체 메모리 소자의 비트라인 형성 방법{FORMING METHOD FOR BIT LINE OF SEMICONDUCTOR MEMORY DEVICE} TECHNICAL FIELD OF THE INVENTION Formation of bit lines in semiconductor memory devices {FORMING METHOD FOR BIT LINE OF SEMICONDUCTOR MEMORY DEVICE}             

도1a 내지 도1c는 종래 기술에 따른 반도체메모리 소자의 비트라인 형성 공정을 나타내는 단면도.1A to 1C are cross-sectional views illustrating a bit line forming process of a semiconductor memory device according to the prior art.

도2a 내지 도2b는 본 발명의 일 실시예에 따른 비트라인 형성 공정을 나타내는 단면도.2A and 2B are cross-sectional views illustrating a bit line forming process according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 기판 11: 층간 절연막10: substrate 11: interlayer insulating film

12: 티타늄실리사이드막 13: Ti 박막12: titanium silicide film 13: Ti thin film

13a: 질화막 14: 베리어 금속인 TiN 박막13a: nitride film 14: TiN thin film as a barrier metal

15: 접착층으로서의 TiN 박막 16: 텅스텐 박막
15: TiN Thin Film 16: Tungsten Thin Film as Adhesive Layer

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 메모리 소자의 제 조 공정 중 비트라인을 형성하는 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a process of forming a bit line during a manufacturing process of a semiconductor memory device.

반도체 메모리 소자의 고집적화에 따라 비트라인을 비롯한 전도라인의 선폭이 미세화되면서, 전통적인 비트라인 재료인 도핑된 폴리실리콘막은 높은 비저항으로 인하여 더 이상 사용할 수 없게 되었으며, 그동안 폴리실리콘막을 대체해 왔던 실리사이드막 역시 한계에 직면하게 되었다. 이에, 최근에는 도핑된 폴리실리콘막이나 실리사이드막에 비해 저항이 현저하게 낮은 금속막(예컨대, 텅스텐막)을 비트라인 재료로 사용하고 있다.As the line width of conducting lines including bit lines has become smaller due to the higher integration of semiconductor memory devices, the doped polysilicon film, which is a traditional bit line material, can no longer be used because of its high resistivity. There is a limit. Therefore, recently, a metal film (eg, tungsten film) having a significantly lower resistance than a doped polysilicon film or silicide film is used as a bit line material.

그런데, 텅스텐과 같은 금속막을 비트라인 재료로 사용할 경우, 접착 특성, 접촉저항 특성, 확산방지 특성 등을 고려하여 Ti/TiN막과 같은 장벽금속막의 도입이 필수적이다.However, when a metal film such as tungsten is used as the bit line material, it is necessary to introduce a barrier metal film such as a Ti / TiN film in consideration of adhesive properties, contact resistance properties, diffusion preventing properties, and the like.

도1a 내지 도1c는 종래 기술에 따른 비트라인 형성 공정을 나타낸 단면도이다. 종래 기술에 따른 비트라인 형성 공정은, 우선 도1a에 도시된 바와 같이 실리콘 기판(10) 상에 형성된 층간 절연막(11)을 식각하여 비트라인 콘택홀을 형성하고, 베리어 금속인 Ti/TiN 박막(13,14)을 증착하고 난 후, 후속 열처리로 접합 영역과 계면 부분에 티타늄실리사이드 박막(TiSi2)(12)을 형성한다. 그러데, 실리사이드의 형성시 발생되는 TiN 박막(14)의 스트레스(stress)로 인하여, 미세한 크랙(micro crack)이 TiN 박막(14)에 발생할 수 있기 때문에, 이를 보상하기 위해 TiN 박막(15)을 한번 더 증착한 후, 이어서 전체 구조 상부에 비트라인 재료인 텅스텐막(16)을 증착한다. 이어서, 도1b에 도시된 바와 같이 비트라인 마스크를 사용한 사진 및 식각 공정을 실시하여 텅스텐 박막(16), TiN 박막(14,15), Ti 박막(13)을 패터닝하여 비트라인을 형성한다. 1A to 1C are cross-sectional views illustrating a bit line forming process according to the prior art. In the bit line forming process according to the related art, first, as shown in FIG. 1A, an interlayer insulating layer 11 formed on a silicon substrate 10 is etched to form a bit line contact hole, and a Ti / TiN thin film of barrier metal ( 13, 14) and then a subsequent heat treatment to form a titanium silicide thin film (TiSi 2 ) (12) in the junction region and the interface portion. However, due to the stress of the TiN thin film 14 generated during the formation of the silicide, since the micro cracks may occur in the TiN thin film 14, the TiN thin film 15 is once again compensated for. After further deposition, a tungsten film 16, which is a bitline material, is then deposited over the entire structure. Subsequently, as shown in FIG. 1B, a tungsten thin film 16, a TiN thin film 14 and 15, and a Ti thin film 13 are patterned to form a bit line by performing a photolithography and an etching process using a bit line mask.

계속하여, 도1c에 도시된 바와 같이, 비트라인 식각 후 세정을 실시한다. 이때, 통상적으로 ACT 세정을 실시하는데, 이러한 ACT 세정 용액에 의해 Ti박막(13)이 손상되는 문제점이 있으며, 이러한 Ti 박막(13)의 손상이 심할 경우, 비트라인 패턴이 붕괴될 우려가 있다(A부분 참조).Subsequently, as shown in Fig. 1C, cleaning is performed after bit line etching. At this time, the ACT cleaning is usually performed, but there is a problem that the Ti thin film 13 is damaged by the ACT cleaning solution, and when the damage of the Ti thin film 13 is severe, there is a possibility that the bit line pattern may collapse ( See section A).

콘택 측벽에 형성된 Ti 박막(13)의 경우에는 이러한 세정시 크게 영향을 받지 않지만, 비트라인 아래에 형성된 Ti 박막(13)의 경우 직접적으로 세정 용액과 접촉하게 되어 손상을 피하기 어렵다.
In the case of the Ti thin film 13 formed on the contact sidewall is not significantly affected during this cleaning, the Ti thin film 13 formed under the bit line is in direct contact with the cleaning solution, which is difficult to avoid damage.

본 발명은, 금속 비트라인 식각 후 세공 공정시 세정액에 의한 베리어 Ti 금속 박막의 손상을 방지할 수 있는 반도체 메모리 소자의 비트라인 형성 방법을 제공하는 것을 목적으로 한다.
An object of the present invention is to provide a method for forming a bit line of a semiconductor memory device capable of preventing damage to the barrier Ti metal thin film by the cleaning liquid during the pore process after etching the metal bit line.

전술한 목적을 달성하기 위해, 본 발명은 기판상에 Ti막을 포함하는 베리어 금속막 및 비트라인 금속막의 적층으로 이루어진 비트라인 패턴을 형성하는 단계;In order to achieve the above object, the present invention comprises the steps of forming a bit line pattern consisting of a stack of a barrier metal film and a bit line metal film including a Ti film on the substrate;

상기 비트라인 패턴이 형성된 기판에 대해 질소 플라즈마 처리를 실시하는 단계; 및 비트라인 식각 후 세정을 실시하는 단계를 포함하는 반도체 메모리 소자 의 비트라인 형성 방법을 제공한다.Performing a nitrogen plasma treatment on the substrate on which the bit line pattern is formed; And performing a cleaning after bit line etching.

또한, 본 발명은, 기판상에 Ti막을 포함하는 베리어 금속막 및 비트라인 금속막의 적층으로 이루어진 비트라인 패턴을 형성하는 단계; 상기 비트라인 패턴이 형성된 기판에 대해 산소 플라즈마 처리를 실시하는 단계; 및 비트라인 식각 후 세정을 실시하는 단계를 포함하는 반도체 메모리 소자의 비트라인 형성 방법을 제공한다.In addition, the present invention, forming a bit line pattern consisting of a stack of a barrier metal film and a bit line metal film including a Ti film on the substrate; Performing an oxygen plasma treatment on the substrate on which the bit line pattern is formed; And performing a cleaning after bit line etching.

이러한 본 발명에 의하면, 비트라인 식각 후 세정 공정전에 비트라인 패턴이 형성된 기판에 대해 질소 또는 산소 플라즈마 처리를 수행함으로써, ACT 세정 용액에 의해 Ti막이 손상되는 것을 방지할 수 있기 때문에, 반도체 메모리 소자의 신뢰도가 향상되고, 수율을 향상시킬 수 있다.
According to the present invention, since the Ti film is prevented from being damaged by the ACT cleaning solution by performing nitrogen or oxygen plasma treatment on the substrate on which the bit line pattern is formed after the bit line etching and before the cleaning process, The reliability can be improved and the yield can be improved.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위해 본 발명의 바람직한 실시예를 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in order to enable those skilled in the art to more easily implement the present invention.

도2a 내지 도2b는 본 발명의 일 실시예에 따른 비트라인 형성 공정을 나타낸 단면도이다. 2A through 2B are cross-sectional views illustrating a bit line forming process according to an exemplary embodiment of the present invention.

본 실시예에 따른 비트라인 형성 공정은, 먼저 도2a에 도시된 바와 같이 통상의 공정을 통해 비트라인을 패터닝한다. 이 과정은 상기 도1a 및 도1b에 도시된 바와 동일하므로, 이에 대한 상세한 설명은 생략하도록 하며, 동일한 구성에 대해서는 동일한 도면 부호를 부여하였다. In the bit line forming process according to the present embodiment, first, as shown in FIG. 2A, the bit line is patterned through a conventional process. This process is the same as shown in Figures 1a and 1b, detailed description thereof will be omitted, and the same reference numerals are given to the same configuration.                     

다음으로, 비트라인이 형성된 기판에 대해 N2 플라즈마 처리를 수행한다. 이러한 N2 플라즈마 처리를 실시하면, 도2b에 도시된 바와 같이 Ti 박막(13)의 노출된 측벽 부분이 질화되어 질화 티타늄막(13a)이 형성된다.Next, an N 2 plasma process is performed on the substrate on which the bit line is formed. When the N 2 plasma treatment is performed, the exposed sidewall portion of the Ti thin film 13 is nitrided to form a titanium nitride film 13a, as shown in FIG. 2B.

다음으로, 비트라인 식각 후 세정 공정(ACT)을 실시한다.Next, after the bit line etching, a cleaning process ACT is performed.

이 경우, Ti 박막(13)의 측벽 부분에 질화티타늄막(13a)이 형성되어 있기 때문에, ACT 세정 용액에 의한 Ti 박막(13)의 손상을 방지할 수 있다. In this case, since the titanium nitride film 13a is formed in the side wall part of the Ti thin film 13, damage to the Ti thin film 13 by ACT cleaning solution can be prevented.

한편, 본 발명에 따른 실시예는 상기 일 실시예의 공정에서 N2 플라즈마 처리를 대신하여 O2 플라즈마 처리를 수행할 수도 있다. 이 경우, Ti 박막(13)의 측벽 부분이 O2 플라즈마 처리에 의해 산화되어 산화 티타늄막이 형성되는데, 산화 티타늄막은 Ti 박막(13)과 달리 ACT 세정 용액에 대해 내성을 가지기 때문에, 비트라인 식각 후 세정 공정에서의 Ti 박막(13)의 손상을 방지할 수 있다.Meanwhile, the embodiment according to the present invention may perform the O 2 plasma treatment instead of the N 2 plasma treatment in the process of the above embodiment. In this case, the side wall portion of the Ti thin film 13 is oxidized by O 2 plasma treatment to form a titanium oxide film. Since the titanium oxide film is resistant to the ACT cleaning solution unlike the Ti thin film 13, after the bit line etching, Damage to the Ti thin film 13 in the cleaning process can be prevented.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예를 들면, 전술한 일 실시예에서는 N2 플라즈마 처리를 일례로 들어 설명하였으나, N2 플라즈마 처리는 질소 플라즈마 처리의 한 예로써 NH3 플라즈마 처리와 같은 다른 질소 플라즈마 처리로 대체될 수 있다. For example, in the above-described embodiment, the N 2 plasma treatment is described as an example, but the N 2 plasma treatment may be replaced with another nitrogen plasma treatment such as NH 3 plasma treatment as an example of the nitrogen plasma treatment.

또한, O2 플라즈마 처리 대신하여 산소 플라즈마 처리의 한 예로써 O3 플라즈마 처리, H2O 플라즈마 처리를 이용할 수도 있다.
Instead of the O 2 plasma treatment, an O 3 plasma treatment or an H 2 O plasma treatment may be used as an example of the oxygen plasma treatment.

본 발명에 의하면, 비트라인 에칭 후 수행하는 세정 공정 전에 플라즈마 처리를 수행함으로써, 노출되어 있는 Ti 박막을 질화 또는 산화시켜 후속하는 세정 공정(ACT 세정 공정)에서 ACT 세정 용액에 의해 Ti 박막이 손상되는 것을 방지하여, 반도체 메모리 소자의 신뢰도 및 수율을 향상시킬 수 있다.According to the present invention, by performing plasma treatment before the cleaning process performed after the bit line etching, the exposed Ti thin film is nitrided or oxidized to damage the Ti thin film by the ACT cleaning solution in a subsequent cleaning process (ACT cleaning process). Can be prevented, and the reliability and yield of the semiconductor memory device can be improved.

Claims (6)

기판상에 Ti막을 포함하는 베리어 금속막 및 비트라인 금속막의 적층으로 이루어진 비트라인 패턴을 형성하는 단계;Forming a bit line pattern comprising a barrier metal film including a Ti film and a bit line metal film on a substrate; 상기 비트라인 패턴이 형성된 기판에 대해 질소 플라즈마 처리를 실시하는 단계; 및Performing a nitrogen plasma treatment on the substrate on which the bit line pattern is formed; And 비트라인 식각 후 세정을 실시하는 단계Performing Cleaning After Bitline Etching 를 포함하는 반도체 메모리 소자의 비트라인 형성 방법.Bit line forming method of a semiconductor memory device comprising a. 제1항에 있어서,The method of claim 1, 상기 비트라인 식각 후 세정은 ACT 세정 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 비트라인 형성방법.And cleaning the bit line after etching using an ACT cleaning solution. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 질소 플라즈마 처리는 N2 플라즈마 처리인 것을 특징으로 하는The nitrogen plasma treatment is characterized in that the N 2 plasma treatment 비트라인의 형성 방법.Method of forming bit line. 기판상에 Ti막을 포함하는 베리어 금속막 및 비트라인 금속막의 적층으로 이루어진 비트라인 패턴을 형성하는 단계;Forming a bit line pattern comprising a barrier metal film including a Ti film and a bit line metal film on a substrate; 상기 비트라인 패턴이 형성된 기판에 대해 산소 플라즈마 처리를 실시하는 단계; 및Performing an oxygen plasma treatment on the substrate on which the bit line pattern is formed; And 비트라인 식각 후 세정을 실시하는 단계Performing Cleaning After Bitline Etching 를 포함하는 반도체 메모리 소자의 비트라인 형성 방법.Bit line forming method of a semiconductor memory device comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 비트라인 식각 후 세정은 ACT 세정 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 비트라인 형성방법.And cleaning the bit line after etching using an ACT cleaning solution. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 산소 플라즈마 처리는 O2 플라즈마 처리인 것을 특징으로 하는The oxygen plasma treatment is characterized in that the O 2 plasma treatment 비트라인의 형성 방법.Method of forming bit line.
KR1020040087706A 2004-10-30 2004-10-30 Forming method for bit line of semiconductor memory device KR20060038611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087706A KR20060038611A (en) 2004-10-30 2004-10-30 Forming method for bit line of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087706A KR20060038611A (en) 2004-10-30 2004-10-30 Forming method for bit line of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20060038611A true KR20060038611A (en) 2006-05-04

Family

ID=37146086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087706A KR20060038611A (en) 2004-10-30 2004-10-30 Forming method for bit line of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20060038611A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862313B1 (en) * 2006-06-30 2008-10-13 주식회사 하이닉스반도체 Method for patterning metal line in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862313B1 (en) * 2006-06-30 2008-10-13 주식회사 하이닉스반도체 Method for patterning metal line in semiconductor device
US7632746B2 (en) 2006-06-30 2009-12-15 Hynix Semiconductor Inc. Method for patterning metal line in semiconductor device

Similar Documents

Publication Publication Date Title
KR100527673B1 (en) Method for forming a metal wiring of semiconductor device
JP2002252348A (en) Method for manufacturing semiconductor device
JP2006191056A (en) Process for fabricating semiconductor memory having recessed storage node contact plug
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR20060038611A (en) Forming method for bit line of semiconductor memory device
KR100596899B1 (en) Method for manufacturing semiconductor device
KR100321733B1 (en) A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line
KR100835506B1 (en) Manufacturing method of semiconductor device
KR100541701B1 (en) Semiconductor device forming method
KR101019698B1 (en) Method of forming bit line of semiconductor device
KR100443363B1 (en) Method of forming metal interconnection in semiconductor device
KR100607322B1 (en) Method of manufacturing a flash EEPROM cell
KR100609045B1 (en) Method for fabricating semiconductor device
KR100756772B1 (en) Method for manufacturing a transistor
KR20060114173A (en) Semiconductor memory device and method for manufacturing the same
KR100548543B1 (en) Method for forming metal interconnection in semiconductor device
KR100895434B1 (en) Method of manufacturing semiconductor device
KR100997432B1 (en) Fabricating method of semiconductor device
KR101035644B1 (en) Method for manufacturing semiconductor device
KR100745873B1 (en) Method for manufacturing semiconductor device
KR100547247B1 (en) Method for fabricating semiconductor memory device
JP2001007046A (en) Manufacture of semiconductor device
KR100745905B1 (en) Method of Forming Tungsten Bit Line
KR100808369B1 (en) Method of manufacturing a semiconductor device
KR20040008685A (en) Method for forming conduction line having hard mask layer in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid