KR20060025070A - 반도체 소자의 오버레이 버니어 형성 방법 - Google Patents
반도체 소자의 오버레이 버니어 형성 방법 Download PDFInfo
- Publication number
- KR20060025070A KR20060025070A KR1020040073978A KR20040073978A KR20060025070A KR 20060025070 A KR20060025070 A KR 20060025070A KR 1020040073978 A KR1020040073978 A KR 1020040073978A KR 20040073978 A KR20040073978 A KR 20040073978A KR 20060025070 A KR20060025070 A KR 20060025070A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay vernier
- overlay
- axis
- vernier
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 소자의 오버레이 버니어 형성 방법에 관한 것으로, 복수개의 층에 오버레이 버니어를 형성하되, 상기 오버레이 버니어는 동일한 중심점을 가지고 그 크기가 하층에서 상층으로 갈수록 증가되도록 형성하여 오버레이 키의 면적을 줄일 수 있으며, 층간 중첩도 뿐만 아니라 전체 층간 중첩도를 확인할 수 있어 공정이 안정화되며, 상기 층간 중첩도의 오차에 의한 공정 오류를 감소시키는 기술이다.
Description
도 1, 도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도.
도 3, 도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도, 평면도 및 그래프.
< 도면의 주요 부분에 대한 부호 설명 >
10 : 반도체 기판 20 : 칩
30 : 오버레이 버니어
본 발명은 반도체 소자의 오버레이 버니어 형성 방법에 관한 것으로, 복수개의 층에 오버레이 버니어를 형성하되, 상기 오버레이 버니어는 동일한 중심점을 가지고 그 크기가 하층에서 상층으로 갈수록 증가되도록 형성하여 오버레이 키의 면적을 줄일 수 있으며, 층간의 오버레이 뿐만 아니라 전체 층간의 오버레이 정도를 확인할 수 있어 공정을 안정화시키며, 상기 층간 중첩도의 오차에 의한 공정 오류 를 감소시키는 반도체 소자의 오버레이 버니어 형성 방법에 관한 것이다.
최근에 반도체 산업이 발전하고 웨이퍼 상에 구현되는 미세 패턴이 개발됨에 따라 복수개의 층을 정렬하는 과정에서 상기 층간 중첩도가 더욱 중요하게 인식되고 있다.
종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법은 반도체 칩 내의 각 층마다 상기 오버레이 버니어를 형성하여 측정 장비를 통하여 층간 중첩도를 확인하고 있다.
상술한 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법은 각 층의 층간 중첩도를 측정하는데 있어서 측정 장비의 오차가 있고, 한 층과 그 다음 층간 중첩도만을 확인할 수 있고 전체 층간 중첩도를 확인할 수 없는 문제점이 있다.
상기 문제점을 해결하기 위하여, 복수개의 층에 오버레이 버니어를 형성하되, 상기 오버레이 버니어는 동일한 중심점을 가지고 그 크기가 하층에서 상층으로 갈수록 증가되도록 형성하여 오버레이 키의 면적을 줄일 수 있으며, 층간 중첩도 뿐만 아니라 전체 층간 중첩도 정도를 확인하여 공정을 안정화시키며, 상기 층간 중첩도의 오차에 의한 공정 오류를 감소시키는 반도체 소자의 오버레이 버니어 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법은
복수개의 층을 정렬하기 위한 다중 오버레이 버니어를 형성하는 방법에 있어서,
상기 층에 오버레이 버니어를 각각 형성하되,
상기 오버레이 버니어는 동일한 중심점을 가지며, 그 크기가 하층에서 상층으로 갈수록 증가되도록 형성하는 것을 포함하는 것을 제 1 특징으로 한다.
또한, 이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법은
복수개의 층을 정렬하기 위한 X축 및 Y축 측정 오버레이 버니어를 형성하는 방법에 있어서,
상기 층에 X축 및 Y축 측정 오버레이 버니어를 각각 형성하되,
상기 X축 및 Y축 측정 오버레이 버니어는 하층에서 상층으로 갈수록 X축 및 Y축 방향으로 소정거리 시프트 되도록 형성하는 것을 제 2 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1, 도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도이다.
도 1을 참조하면, 반도체 웨이퍼(10)에 다이(20)가 형성되고 다이(20) 사이의 스크라이브 레인에 다중 오버레이 버니어(30)가 형성된다.
도 2a는 복수개의 층을 정렬하기 위한 도 1의 다중 오버레이 버니어(30)를 확대 도시한 평면도이다. 다중 오버레이 버니어(30)는 각 층마다 동일한 중심점을 가지도록 형성되며 하층에서 상층으로 갈수록 그 크기가 증가한다.
도 2b는 도 2a의 ⓐ-ⓐ를 따른 단면도로서 복수개의 층에 다중 오버레이 버니어(30)가 각각 형성되며, 하층에서 상층으로 갈수록 그 크기가 증가되는 것을 알 수 있다.
도 3, 도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도, 평면도 및 그래프이다.
도 3을 참조하면, 반도체 웨이퍼(10)에 다이(20)가 형성되고 다이(20) 사이의 스크라이브 레인에 다중 오버레이 버니어(30)가 형성된다.
다중 오버레이 버니어(30)는 X축 및 Y축 방향으로의 정렬도를 측정하기 위하여 형성된다.
도 4a는 X축 방향 측정 오버레이 버니어(30)를 도시한 평면도이다. X축 방향 측정 오버레이 버니어(30)는 하층에서 상층으로 갈수록 X축 방향으로 소정 거리 시프트 되도록 형성된다.
다중 오버레이 버니어(30)가 형성되어 있는 복수개의 층의 광학 신호를 측정하면 다중 오버레이 버니어(30)가 형성되어 있는 부분은 상기 광학 신호가 피크로 나타난다. 이때, 상기 피크간의 거리와 스캔 시간을 환산하여 오버레이 정도를 알 수 있다.
도 4b는 Y축 방향 측정 오버레이 버니어(30)를 도시한 평면도이다. Y축 방향 측정 오버레이 버니어(30)는 하층에서 상층으로 갈수록 Y축 방향으로 소정 거리 시프트 되도록 형성된다.
다중 오버레이 버니어(30)가 형성되어 있는 복수개의 층의 광학 신호를 측정하면 다중 오버레이 버니어(30)가 형성되어 있는 부분은 상기 광학 신호가 피크로 나타난다. 이때, 상기 피크간의 거리와 스캔 시간을 환산하여 오버레이 정도를 알 수 있다.
도 4c는 도 4a 또는 도 4b의 측정 오버레이 버니어(30)의 단면도로서 X축 또는 Y축으로 소정 거리 시프트된다.
여기서, X축 및 Y축 측정 오버레이 버니어(30)는 X축, Y 축 측정 오버레이 버니어(30)를 각각 형성하거나 X축, Y 축 측정 오버레이 버니어(30)를 동시에 형성하는 것이 바람직하다.
본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법은 반도체 칩 내에 포함되어 있는 오버레이 버니어를 함 곳에 집약시킴으로써 오버레이 키의 면적을 줄일 수 있으며, 층간 중첩도 뿐만 아니라 전체 층간 중첩도를 확인하여 공정 이 안정화되며, 상기 층간 중첩도의 오차에 의한 공정 오류를 감소시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다
Claims (3)
- 다중 오버레이 버니어를 형성하는 방법에 있어서,각 층에 오버레이 버니어를 각각 형성하되,상기 오버레이 버니어는 동일한 중심점을 가지며, 그 크기가 하층에서 상층으로 갈수록 증가되도록 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 복수개의 층을 정렬하기 위한 X축 및 Y축 측정 오버레이 버니어를 형성하는 방법에 있어서,상기 층에 X축 및 Y축 측정 오버레이 버니어를 각각 형성하되,상기 X축 및 Y축 측정 오버레이 버니어는 하층에서 상층으로 갈수록 X축 및 Y축 방향으로 소정 거리 시프트시켜 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 제 2 항에 있어서,상기 X축, Y 축 측정 오버레이 버니어를 각각 형성하거나 X축, Y 축 측정 오버레이 버니어를 동시에 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040073978A KR20060025070A (ko) | 2004-09-15 | 2004-09-15 | 반도체 소자의 오버레이 버니어 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040073978A KR20060025070A (ko) | 2004-09-15 | 2004-09-15 | 반도체 소자의 오버레이 버니어 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060025070A true KR20060025070A (ko) | 2006-03-20 |
Family
ID=37130725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040073978A KR20060025070A (ko) | 2004-09-15 | 2004-09-15 | 반도체 소자의 오버레이 버니어 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060025070A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080001206A (ko) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | 오버레이 버니어 및 이를 이용한 반도체 소자의 제조방법 |
-
2004
- 2004-09-15 KR KR1020040073978A patent/KR20060025070A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080001206A (ko) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | 오버레이 버니어 및 이를 이용한 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US20190378800A1 (en) | Overlay mark | |
| US7180593B2 (en) | Overlay mark for aligning different layers on a semiconductor wafer | |
| KR101330706B1 (ko) | 얼라인먼트 마크 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| US6271919B1 (en) | Semiconductor device and alignment apparatus and alignment method for same | |
| US11604421B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| US9134628B2 (en) | Overlay mark and application thereof | |
| KR20060025070A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR100519374B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
| KR20120048904A (ko) | 오버레이 측정 방법 | |
| CN106981435B (zh) | 一种光刻检查图形结构 | |
| KR20080049372A (ko) | 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 | |
| KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
| KR20100134417A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 | |
| CN101097410A (zh) | 对曝光位置标记的位移进行检测的方法 | |
| US7236245B2 (en) | Overlay key with a plurality of crossings and method of measuring overlay accuracy using the same | |
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| KR20220146989A (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
| KR20230003846A (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
| KR20020036522A (ko) | 오버레이 계측방법 | |
| KR20090121562A (ko) | 반도체 소자의 오버레이 패턴 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |