KR20060020494A - Liquid crystal display device and method driving the same - Google Patents

Liquid crystal display device and method driving the same Download PDF

Info

Publication number
KR20060020494A
KR20060020494A KR1020040069340A KR20040069340A KR20060020494A KR 20060020494 A KR20060020494 A KR 20060020494A KR 1020040069340 A KR1020040069340 A KR 1020040069340A KR 20040069340 A KR20040069340 A KR 20040069340A KR 20060020494 A KR20060020494 A KR 20060020494A
Authority
KR
South Korea
Prior art keywords
data
analog
signal
liquid crystal
data driver
Prior art date
Application number
KR1020040069340A
Other languages
Korean (ko)
Other versions
KR101136179B1 (en
Inventor
한상수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040069340A priority Critical patent/KR101136179B1/en
Publication of KR20060020494A publication Critical patent/KR20060020494A/en
Application granted granted Critical
Publication of KR101136179B1 publication Critical patent/KR101136179B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PCB면적을 줄이고, 데이터 드라이버 IC를 간략하게 하는 액정표시장치가 개시된다.A liquid crystal display device is disclosed which reduces the PCB area and simplifies the data driver IC.

본 발명의 액정표시장치는 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단과, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버와, 아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널을 포함하는 것을 특징으로 하는 액정표시장치에 관한것이다.The liquid crystal display of the present invention includes a digital-to-analog converter (DAC) for converting digital pixel data into an analog pixel signal, and includes control means for generating a predetermined control signal, and sequentially scanning the scan signal according to the control signal. An analog-to-analog converter for converting an analog pixel signal into an analog pixel signal, the data driver for applying the analog pixel signal converted by the control means according to the control signal and the analog pixel signal; A liquid crystal display device comprising a liquid crystal panel for displaying a corresponding image.

디지털-아날로그 컨버터(DAC), ASICDigital-to-Analog Converter (DAC), ASIC

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display device and method driving the same} Liquid crystal display device and method driving the same

도 1은 종래의 액정표시장치를 도시한 도면.1 is a view showing a conventional liquid crystal display device.

도 2는 종래의 ASIC을 상세히 나타낸 블록도.Figure 2 is a block diagram showing a conventional ASIC in detail.

도 3은 종래의 데이터 드라이버 IC를 상세히 나타낸 블록도.3 is a block diagram showing a conventional data driver IC in detail.

도 4는 본 발명의 액정표시장치의 ASIC을 상세히 나타낸 블록도.Figure 4 is a block diagram showing in detail the ASIC of the liquid crystal display of the present invention.

도 5는 본 발명의 액정표시장치의 다른 ASIC을 상세히 나타낸 블록도.5 is a block diagram showing another ASIC of the liquid crystal display of the present invention in detail.

도 6은 본 발명의 액정표시장치의 또 다른 ASIC을 상세히 나타낸 블록도. 6 is a block diagram showing another ASIC of the liquid crystal display of the present invention in detail.

도 7는 본 발명의 액정표시장치의 데이터 드라이버 IC를 상세히 나타낸 블록도.7 is a block diagram showing in detail a data driver IC of the liquid crystal display device of the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

32: 디지털-아날로그 컨버터 34: 게이트 드라이버32: digital-to-analog converter 34: gate driver

36: 데이터 드라이버 37: ASIC36: data driver 37: ASIC

38: 타이밍 컨트롤러 39: 데이터 정렬부38: timing controller 39: data alignment unit

40: LVDS 리시버 41: 기준감마 전압부40: LVDS receiver 41: reference gamma voltage section

42: 데이터 드라이버 IC 44: 신호제어부42: data driver IC 44: signal controller

48: 쉬프트 레지스터 어레이 50: 래치 어레이 48: shift register array 50: latch array                 

60: 출력 버퍼 어레이60: output buffer array

본 발명은 액정표시장치에 관한 것으로, 특히 기존의 ASIC(Application Specfic Integrated Circuit)에서 데이터 드라이버 IC로의 데이터 전송방식을 디지털에서 아날로그화 하여 데이터수를 줄이는 액정표시장치 및 그 구동방법에 관한것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of driving the same, which reduce the number of data by digitally analogizing a data transmission method from an existing ASIC (Application Specfic Integrated Circuit) to a data driver IC.

종래의 액정표시장치(Liquid Crystal Display device)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 상기 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비한다.A conventional liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

상기 액정표시장치는 도 1 및 도 2에 도시된 바와 같이, 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(2)과, 상기 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 상기 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하기 위한 타이밍 컨트롤러(8)와 화소 데이터 신호(R, G, B)들을 정렬하여 상기 데이터 드라이버(6)에 공급하는 데이터 정렬부(9) 및 시스템(미도시)에서 입력된 신호들을 상기 타이밍 컨트롤러(8)와 상기 데이터 정렬부(9)에 공급하는 LVDS(Low Voltage Differential Signaling) 리시버(10)을 포함하는 ASIC(7)과, 기준 감마 전압을 발생하여 상기 데이터 드라이버(6)에 공급하는 기준 감마 전압부(11)를 구비한다.As shown in FIGS. 1 and 2, the liquid crystal display includes a liquid crystal panel 2 in which liquid crystal cells Clc are arranged in a matrix, and gate lines GL1 to GLn of the liquid crystal panel 2. A gate driver 4 for driving the data driver, a data driver 6 for driving the data lines DL1 to DLm of the liquid crystal panel 2, the gate driver 4 and the data driver 6. The signals inputted from the data aligning unit 9 and a system (not shown) for aligning the timing controller 8 and the pixel data signals R, G, and B to control the data driver 6 and supplying the data driver 6 to the data driver 6 are provided. An ASIC (7) including a timing controller (8) and a low voltage differential signaling (LVDS) receiver (10) supplied to the data alignment unit (9), and a reference gamma voltage is generated and supplied to the data driver (6). The reference gamma voltage unit 11 is provided.

상기 액정패널(2)은 상기 게이트라인들(GL1 내지 GLn)과 상기 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막트랜지스터(TFT)와 상기 액정셀(Clc)들을 구비한다.The liquid crystal panel 2 includes the thin film transistor TFT and the liquid crystal cells Clc formed at respective regions defined by intersections of the gate lines GL1 to GLn and the data lines DL1 to DLm.

상기 박막트랜지스터(TFT)는 상기 게이트라인들(GL1 내지 GLn)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 상기 데이터 라인들(DL1 내지 DLm)으로부터의 화소 신호를 상기 액정셀(Clc)에 공급한다. 그리고, 상기 박막트랜지스터(TFT)는 상기 게이트라인들(GL1 내지 GLn)로부터의 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프 되어 상기 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when a scan signal from the gate lines GL1 to GLn, that is, a gate high voltage VGH is supplied, to turn on the pixel signal from the data lines DL1 to DLm. It supplies to the liquid crystal cell Clc. The thin film transistor TFT is turned off when the gate low voltage VGL from the gate lines GL1 to GLn is supplied to maintain the pixel signal charged in the liquid crystal cell Clc.

상기 액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 상기 박막트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 상기 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되도록 하기 위하여 스토리지 캐패시터(Cst)를 추가로 구비한다. 상기 스토리지 캐패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 상기 액정셀(Clc)은 상기 박막트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell Clc is equivalently represented by a capacitor, and includes a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell Clc further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The storage capacitor Cst is formed between the previous gate line and the pixel electrode. The liquid crystal cell Clc realizes gradation by adjusting light transmittance by varying an arrangement state of liquid crystals having dielectric anisotropy according to pixel signals charged through the thin film transistor TFT.

상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(8)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 상기 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 상기 게이트 드라이버(4)는 상기 게이트라인들(GL1 내지 GLn)에 접속된 상기 박막트랜지스터(TFT)가 게이트라인(GL)단위로 구동되게 한다. 그리고, 상기 게이트 드라이버(4)는 게이트라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한 상기 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.The gate driver 4 sequentially supplies a gate high voltage VGH to the gate lines GL1 to GLn in response to gate control signals GSP, GSC, and GOE from the timing controller 8. . Accordingly, the gate driver 4 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of gate lines GL. The gate driver 4 supplies the gate low voltage VGL to the gate lines GL1 through GLn in the remaining periods when the gate high voltage VGH is not supplied. In addition, the gate driver 4 supplies a gate low voltage VGL to the gate line GL0 formed at the uppermost side for the storage capacitor Cst of the first scan line.

상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)부터의 데이터 제어 신호(SSP,SSC,SOE,POL)에 응답하여 수평 기간(H1,H2..)마다 1라인분씩의 화소 신호를 상기 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)부터의 디지털 화소 데이터(R, G, B)를 상기 감마전압 발생부(10)로부터의 기준감마 전압을 이용하여 아날로그 화소신호로 변환하여 공급한다. 상기 데이터 드라이버(6)는 상기 데이터라인들(DL1 내지 DLm)을 분리 구동하는 다수개의 데이터 드라이버 IC들로 구성된다.The data driver 6 outputs a pixel signal of one line for each horizontal period H1, H2 .. in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 8. To DL1 to DLm. In particular, the data driver 6 converts the digital pixel data R, G, and B from the timing controller 8 into an analog pixel signal by using the reference gamma voltage from the gamma voltage generator 10. Supply. The data driver 6 is composed of a plurality of data driver ICs for separately driving the data lines DL1 to DLm.

상기 기준감마 전압부(10)는 상기 데이터 드라이버(6)의 아날로그 변환에 이용되는 계조별 감마전압들의 기준이 되는 기준감마 전압들을 발생하여 공급한다. 특히, 상기 기준감마 전압부(10)는 공통전압(Vcom)을 기준으로 정극성을 갖는 정극성 기준감마 전압 세트와, 부극성을 갖는 부극성 기준감마 전압 세트를 발생하여 공급한다.The reference gamma voltage unit 10 generates and supplies reference gamma voltages that are reference to gamma voltages for each gray level used for analog conversion of the data driver 6. In particular, the reference gamma voltage unit 10 generates and supplies a positive reference gamma voltage set having positive polarity and a negative reference gamma voltage set having negative polarity based on the common voltage Vcom.

도 2에 도시된 바와 같이, 상기 ASIC(7)은 시스템(미도시)에서 인가되는 입 력신호들을 받는 LVDS 리시버(10)와, 상기 LVDS 리시버(10)에서 출력되는 데이터를 공급받는 데이터 정렬부(9)와, 상기 LVDS 리시버(10)에서 출력되는 수평동기신호(Hsync), 수직동기신호(Vsync) 등의 신호를 입력받아서 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하는 신호들을 출력하는 타이밍 컨트롤러(8)로 구성된다. As shown in FIG. 2, the ASIC 7 includes an LVDS receiver 10 receiving input signals applied from a system (not shown), and a data alignment unit receiving data output from the LVDS receiver 10. (9) and a signal for controlling the gate driver 4 and the data driver 6 by receiving a signal such as a horizontal sync signal Hsync, a vertical sync signal Vsync output from the LVDS receiver 10, and the like. It is composed of a timing controller 8 for outputting them.

상기 데이터 정렬부(9)는 R, G, B화소 데이터 들을 정렬하여 상기 데이터 드라이버(6)에 공급한다.The data sorter 9 sorts the R, G, and B pixel data and supplies them to the data driver 6.

상기 타이밍 컨트롤러(8)는 게이트 제어 신호(GSP, GSC, GOE)을 발생하여 상기 게이트 드라이버(4)를 제어하고, 데이터 제어 신호(SSP, SSC, SOE, POL)을 발생하여 상기 데이터 드라이버(6)를 제어하게 된다. The timing controller 8 generates gate control signals GSP, GSC, and GOE to control the gate driver 4, and generates data control signals SSP, SSC, SOE, and POL to generate the data driver 6. Will be controlled.

상기 ASIC(7)에서 상기 데이터 드라이버(6)로 데이터 제어 신호가 입력되는 과정을 살펴보면, 상기 데이터 정렬부(9)에 의해서 0과 1로 표현되는 디지털 화소 데이터가 64개의 전압레벨을 갖기 위해서는 6개의 라인으로 상기 데이터 드라이버(6)로 입력된다. 그리고 상기 데이터 드라이버(6)는 도 3에 도시된 바와 같이 입력된 상기 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 액정패널로 공급된다. Referring to a process of inputting a data control signal from the ASIC 7 to the data driver 6, the digital pixel data represented by 0 and 1 by the data alignment unit 9 has 6 voltage levels to have 64 voltage levels. To the data driver 6 in two lines. The data driver 6 converts the input digital pixel data into an analog pixel signal as shown in FIG. 3 and is supplied to the liquid crystal panel.

도 3는 종래의 데이터 드라이버 IC(12)의 상세 구성을 도시한 블록도이다.3 is a block diagram showing the detailed configuration of a conventional data driver IC 12. As shown in FIG.

도 3에 도시된 바와 같이, 데이터 드라이버 IC(12)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터어레이(18)와, 샘플링 신호에 응답하여 디지털 화소 데이터를 순차 래치하여 동시 출력하는 래치 어레이(20)와, 래치 어레이(20)로부터 의 디지털 화소 데이터를 아날로그 화소 데이터로 변환하는 디지털-아날로그 변환(이하, DAC라 함) 어레이(22)와, DAC 어레이(22)로부터의 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼어레이(30)를 구비한다. 또한, 상기 데이터 드라이버 IC(12)는 상기 타이밍 컨트롤러(8)부터 공급되는 데이터 제어신호들과 디지털 화소 데이터를 중계하는 신호 제어부(14)와, 상기 기준감마 전압부(10)로부터 기준감마 전압을 세분화하여 DAC어레이(22)로 공급하는 감마 전압부(16)을 추가로 구비한다. 이러한 구성을 가지는 데이터 드라이버 IC(12)는 m개의 데이터라인들(DL1 내지 DLm)중 k개의 데이터라인들(DL1 내지 DLk)을 구동하게 된다.As shown in FIG. 3, the data driver IC 12 includes a shift register array 18 for supplying a sequential sampling signal and a latch array 20 for sequentially latching and simultaneously outputting digital pixel data in response to the sampling signal. And a digital-to-analog conversion (hereinafter referred to as DAC) array 22 for converting digital pixel data from the latch array 20 into analog pixel data, and buffering and outputting the analog pixel signal from the DAC array 22. An output buffer array 30 is provided. In addition, the data driver IC 12 receives a reference gamma voltage from the signal control unit 14 relaying data control signals supplied from the timing controller 8 and digital pixel data, and the reference gamma voltage unit 10. A gamma voltage unit 16 is further provided to subdivide and supply the DAC array 22. The data driver IC 12 having such a configuration drives the k data lines DL1 to DLk among the m data lines DL1 to DLm.

따라서, 상기 데이터 드라이버(6)는 다수개의 데이터 드라이버 IC(12)로 구성된다.Thus, the data driver 6 is composed of a plurality of data driver ICs 12.

상기 신호제어부(14)는 상기 타이밍 컨트롤러(8)부터의 각종 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)과 화소 데이터가 해당 구성요소들로 출력되게 제어한다.The signal controller 14 controls various data control signals (SSP, SSC, SOE, POL, REV, etc.) and pixel data from the timing controller 8 to be output to the corresponding components.

상기 감마 전압부(16)는 기준감마 전압부(10)로부터 입력되는 정극성 기준감마 전압 세트와 부극성 기준감마 전압 세트 각각을 그레이별로 세분화 하여 정극성 감마전압 세트와 부극성 감마전압 세트를 출력한다.The gamma voltage unit 16 divides each of the positive reference gamma voltage set and the negative reference gamma voltage set input from the reference gamma voltage unit 10 by gray to output a positive gamma voltage set and a negative gamma voltage set. do.

상기 쉬프트 레지스터 어레이(18)에 포함되는 다수개의 쉬프트 레지스터들은 상기 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭 신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링 신호로 출력한다.The shift registers included in the shift register array 18 sequentially shift the source start pulse SSP from the signal controller 10 according to the source sampling clock signal SSC and output the sampling signal.

상기 래치 어레이(20)는 상기 쉬프트 레지스터 어레이(18)로부더의 샘플링 신호에 응답하여 상기 신호 제어부(14)로부터의 디지털 화소 데이터를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. The latch array 20 sequentially samples and latches the digital pixel data from the signal controller 14 by a predetermined unit in response to a sampling signal of the loader into the shift register array 18.

상기 DAC 어레이(22)는 상기 래치 어레이(20)로부터의 디지털 화소 데이터를 동시에 정극성 및 부극성 화소 신호로 변환하여 출력하게 된다. 이를 위하여, 상기 DAC 어레이(22)는 상기 래치 어레이(20)에 공통 접속된 P(Positive) 디코딩 어레이(미도시) 및 N(Negative) 디코딩 어레이(미도시)의 출력신호를 선택하기 위한 멀티플렉서 어레이(미도시)를 구비한다.The DAC array 22 converts the digital pixel data from the latch array 20 into positive and negative pixel signals at the same time and outputs the same. To this end, the DAC array 22 is a multiplexer array for selecting an output signal of a positive (P) decoding array (not shown) and an N (Negative) decoding array (not shown) commonly connected to the latch array 20. (Not shown).

상기 출력 버퍼 어레이(30)에 포함되는 출력 버퍼들은 k개의 데이터라인들(DL1 내지 DLk)들에 직렬로 각각 접속되어진 전압추종기(미도시)등으로 구성된다. 상기 출력 버퍼들은 상기 DAC 어레이(22)로부터의 화소신호들을 신호 완충하여 상기 데이터 라인들(DL1 내지 DLk)에 공급하게 된다.The output buffers included in the output buffer array 30 include a voltage follower (not shown) connected in series to k data lines DL1 to DLk, respectively. The output buffers buffer the pixel signals from the DAC array 22 to the data lines DL1 to DLk.

일반적으로, 이러한 액정표시장치는 고해상도로 갈수록 클럭 주파수가 높아진다. 이러한 클럭 주파수는 60Hz로 고정되어 있기 때문에 클럭 주파수를 낮추기 위해서는 데이터 수를 늘릴수 밖에 없다. 이때, 종래의 ASIC(7)의 데이터 정렬부(9)에서 출력되는 데이터는 0과 1로 표현되는 디지털 화소 데이터(R, G, B)로 데이터 드라이버(6)에 공급된다. 상기 데이터 드라이버(6)내부의 DAC어레이(22)에 의해 디지털 화소 데이터(R, G,B)는 아날로그 화소 신호로 변환되어 데이터 라인들(DL1 내지 DLm)으로 인가된다. 즉, 0과 1로 표현되는 디지털 화소 데이터가 ASIC(7) 내부의 상기 데이터 정렬부(9)로부터 상기 데이터 드라이버(6)로 입력될때, 총 64개의 전압레벨을 갖기위해서는 6개의 데이터라인으로 상기 디지털 화소 데이터를 입력해야 한다. 따라서, 상기 ASIC(7)에서 상기 데이터 드라이버(6)로 디지털 화소 데이터를 인가할때는 6개의 데이터 라인이 필요하다. 이에 따라, 불필요한 데이터 라인이 증가되고, 상기 데이터 드라이버(6)가 실장된 PCB면적 또한 증가된다. 상기 데이터 드라이버(6)가 실장된 PCB면적이 증가함에 따라 단가가 증가하고 데이터 드라이버(6) 또한 6개의 데이터 라인으로 입력되는 디지털 화소 데이터 를 DAC를 이용하여 아날로그 화소 신호로 변환하는 과정이 복잡해 진다.In general, such a liquid crystal display device has a higher clock frequency with higher resolution. Since the clock frequency is fixed at 60Hz, the number of data is inevitably increased to lower the clock frequency. At this time, the data output from the data alignment unit 9 of the conventional ASIC 7 is supplied to the data driver 6 as digital pixel data R, G, and B represented by 0 and 1. The digital pixel data R, G, and B are converted into analog pixel signals by the DAC array 22 inside the data driver 6 and applied to the data lines DL1 to DLm. That is, when digital pixel data represented by 0s and 1s is input to the data driver 6 from the data alignment unit 9 inside the ASIC 7, the six data lines are used to have a total of 64 voltage levels. Digital pixel data must be entered. Therefore, six data lines are required to apply digital pixel data from the ASIC 7 to the data driver 6. Accordingly, unnecessary data lines are increased, and the PCB area on which the data driver 6 is mounted is also increased. As the PCB area on which the data driver 6 is mounted increases, the unit cost increases, and the data driver 6 also complicates the process of converting digital pixel data inputted into six data lines into an analog pixel signal using a DAC. .

따라서 본 발명은 종래의 불필요한 데이터 라인수 및 PCB의 면적을 줄이고, 데이터 드라이버 IC를 간단하게 하는 액정표시장치 및 그 구동방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of driving the same, which reduce the number of unnecessary data lines and the area of a PCB and simplify the data driver IC.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단과, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버와, 아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널을 구비한다.According to a preferred embodiment of the present invention for achieving the above object, it comprises a digital-to-analog converter (DAC) for converting digital pixel data into an analog pixel signal, the control means for generating a predetermined control signal, and A gate driver for sequentially applying a scan signal according to a control signal, and an analog-to-analog converter for converting an analog pixel signal into an analog pixel signal, and applying an analog pixel signal converted by the control means according to the control signal. And a liquid crystal panel for displaying an image corresponding to the analog pixel signal.

본 발명의 바람직한 다른 실시예에 따르면, 액정표시장치의 구동방법은 디지털 화소 데이터를 아날로그 화소 신호로 변환하는 한편 소정의 제어신호를 생성하 는 단계와, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 단계와, 상기 제어신호에 따라 상기 변환된 아날로그 화소 신호를 인가하는 단계 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이 하는 단계를 포함한다.According to another preferred embodiment of the present invention, a method of driving a liquid crystal display device converts digital pixel data into an analog pixel signal and generates a predetermined control signal, and sequentially applies a scan signal according to the control signal. And applying the converted analog pixel signal according to the control signal, and displaying an image corresponding to the analog pixel signal.

이하, 첨부된 도면을 참조하여 본발명의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

도 4는 본 발명의 액정표시장치의 ASIC을 상세히 나타낸 블록도이다.4 is a block diagram showing in detail an ASIC of the liquid crystal display of the present invention.

도 4에 도시된 바와 같이, ASIC(37)은 시스템(미도시)에서 인가되는 입력신호들을 제공받는 LVDS 리시버(40)와, 상기 LVDS 리시버(40)에서 출력되는 디지털 화소 데이터를 공급받는 데이터 정렬부(39)와, 기준감마 전압부(미도시)에서 인가되는 전압을 이용하여 상기 데이터 정렬부(39)로부터 공급받은 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버더(DAC)(32)와, 상기 LVDS 리시버(40)에서 출력되는 수평동기신호(Hsync), 수직동기신호(Vsync) 등의 신호를 입력받아서 상기 게이트 드라이버(34)와 상기 데이터 드라이버(36)를 제어하는 신호들을 제공하는 타이밍 컨트롤러(38)로 구성된다. As shown in FIG. 4, the ASIC 37 includes an LVDS receiver 40 receiving input signals applied from a system (not shown), and a data alignment supplied with digital pixel data output from the LVDS receiver 40. A digital-to-analog converter (DAC) for converting the digital pixel data supplied from the data aligning unit 39 into an analog pixel signal using the unit 39 and a voltage applied from a reference gamma voltage unit (not shown). And a signal for controlling the gate driver 34 and the data driver 36 by receiving a signal such as a horizontal sync signal Hsync and a vertical sync signal Vsync output from the LVDS receiver 40. The timing controller 38 to provide them.

상기 데이터 정렬부(39)는 디지털 화소 데이터들(R, G,B)을 정렬하여 상기 DAC(32)에 공급한다.The data aligner 39 aligns the digital pixel data R, G, and B to the DAC 32.

상기 타이밍 컨트롤러(38)는 게이트 제어 신호(GSP, GSC, GOE)을 발생하여 상기 게이트 드라이버(34)를 제어하고, 데이터 제어 신호(SSP, SSC, SOE, POL)를 발생하여 상기 데이터 드라이버(36)를 제어하게 된다. The timing controller 38 generates gate control signals GSP, GSC, and GOE to control the gate driver 34, and generates data control signals SSP, SSC, SOE, and POL to generate the data driver 36. Will be controlled.

상기 DAC(32)는 상기 데이터 정렬부(39)로부터 디지털 화소 데이터를 입력받아 아날로그 화소 신호로 변화시켜주어 상기 데이터 드라이버(36)로 공급한다. The DAC 32 receives digital pixel data from the data aligning unit 39, converts the digital pixel data into an analog pixel signal, and supplies the same to the data driver 36.                     

구체적으로, 상기 LVDS 리시버(40)는 0과 1로 표현되는 상기 디지털 데이터 신호를 입력받아 상기 데이터 정렬부(39)로 공급한다. 상기 데이터 정렬부(39)는 상기 0과 1로 표현되는 디지털 데이터 신호를 상기 디지털-아날로그 컨버터(DAC)(32)에 공급한다. 상기 DCA(32)는 0과 1로 표현되는 상기 디지털 데이터 신호를 아날로그 화소 신호(즉, 전압레벨)로 변환시켜 상기 데이터 드라이버(36)로 공급한다. 이때, 상기 디지털-아날로그 컨버터(DAC)(32)에서 출력된 아날로그 데이터 신호는 전압값으로 상기 데이터 드라이버(36)로 입력된다. 즉, 상기 아날로그 데이터 신호는 전압값이므로, 상기 데이터 드라이버(36)로 인가될때, 하나의 데이터 라인으로도 충분히 입력이 가능하다. 여기서, 상기 아날로그 화소 신호는 상기 데이터 드라이버(36)의 데이터 드라이버 IC로 입력이 되고, 이 과정에서 하나의 데이터 라인으로 64개의 전압레벨을 상기 데이터 드라이버 IC로 인가하는 것이 가능하다.Specifically, the LVDS receiver 40 receives the digital data signals represented by 0 and 1 and supplies them to the data alignment unit 39. The data aligning unit 39 supplies the digital data signals represented by 0 and 1 to the digital-to-analog converter (DAC) 32. The DCA 32 converts the digital data signals represented by 0s and 1s into analog pixel signals (ie, voltage levels) and supplies them to the data driver 36. At this time, the analog data signal output from the digital-to-analog converter (DAC) 32 is input to the data driver 36 as a voltage value. That is, since the analog data signal is a voltage value, when applied to the data driver 36, even one data line can be sufficiently input. Here, the analog pixel signal is input to the data driver IC of the data driver 36, and in this process, 64 voltage levels can be applied to the data driver IC through one data line.

또한, 도 5에 도시된 바와 같이, 상기 ASIC(37) 내부의 상기 DAC(32)에서 상기 데이터 드라이버(36)으로 아날로그 화소 신호가 입력될때, 2개의 데이터 라인으로 8개의 전압레벨을 공급하여 총 64개의 전압레벨 표현이 가능하다. In addition, as shown in FIG. 5, when an analog pixel signal is input from the DAC 32 inside the ASIC 37 to the data driver 36, eight voltage levels are supplied to two data lines. 64 voltage levels can be expressed.

또한, 도 6에 도시된 바와 같이, 상기 ASIC(37) 내부의 상기 디지털-아날로그 컨버터(DAC)(32)에서 상기 데이터 드라이버(36)로 아날로그 화소 신호가 입력될때, 3개의 데이터 라인으로 4개의 전압레벨을 공급하여 총 64개의 전압레벨 표현이 가능하다.In addition, as shown in FIG. 6, when an analog pixel signal is input from the digital-to-analog converter (DAC) 32 in the ASIC 37 to the data driver 36, four data lines are used as three data lines. A total of 64 voltage levels can be represented by supplying voltage levels.

따라서, 상기 아날로그 화소 신호를 입력받은 상기 데이터 드라이버(36)는 각각의 데이터라인들로 상기 아날로그 화소 신호(즉, 전압값)를 상기 데이터 드라이버 IC내부에 포함되어 있는 아날로그-아날로그 컨버터(AAC)를 통해 인가하여 액정패널에 화상이 구현되도록 한다.Accordingly, the data driver 36 receiving the analog pixel signal receives an analog-to-analog converter (AAC) included in the data driver IC using the analog pixel signal (ie, a voltage value) as respective data lines. Through the image is applied to the liquid crystal panel is implemented.

그리고, 도 7는 본 발명의 액정표시장치의 데이터 드라이버 IC를 상세히 나타낸 블록도이다.7 is a block diagram showing in detail the data driver IC of the liquid crystal display device of the present invention.

도 7에 도시된 바와 같이, 데이터 드라이버 IC(42)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터어레이(48)와, 샘플링 신호에 응답하여 화소 데이터를 순차 래치하여 동시 출력하는 래치 어레이(50)와, 상기 래치 어레이(50)로부터의 아날로그 화소 데이터를 아날로그 화소 신호로 변환하는 아날로그-아날로그 변환(이하, AAC라 함) 어레이(22)와, 상기 AAC 어레이(22)로부터의 화소 신호를 완충하여 출력하는 출력 버퍼어레이(60)를 구비한다. 또한, 상기 데이터 드라이버 IC(42)는 상기 타이밍 컨트롤러(38)부터 공급되는 데이터 제어신호들과 화소 데이터를 중계하는 신호 제어부(44)와, 상기 기준감마 전압부(미도시)로부터 기준감마 전압을 세분화하여 AAC어레이(52)로 공급하는 감마 전압부(46)을 추가로 구비한다. 이러한 구성을 가지는 데이터 드라이버 IC(42)는 m개의 데이터라인들(DL1 내지 DLm)중 k개의 데이터라인들(DL1 내지 DLk)을 구동하게 된다.As shown in FIG. 7, the data driver IC 42 includes a shift register array 48 for supplying a sequential sampling signal, a latch array 50 for sequentially latching and simultaneously outputting pixel data in response to the sampling signal; And buffers and outputs an analog-to-analog conversion (hereinafter referred to as AAC) array 22 for converting analog pixel data from the latch array 50 into an analog pixel signal, and a pixel signal from the AAC array 22. An output buffer array 60 is provided. In addition, the data driver IC 42 may receive a reference gamma voltage from a signal controller 44 relaying data control signals and pixel data supplied from the timing controller 38 and the reference gamma voltage unit (not shown). Further provided is a gamma voltage section 46 which is subdivided and supplied to the AAC array 52. The data driver IC 42 having such a configuration drives the k data lines DL1 to DLk among the m data lines DL1 to DLm.

도 5에 도시된 바와 같이, 본 발명의 액정표시장치의 데이터 드라이버 IC(42)는 종래의 액정표시장치의 데이터 드라이버 IC에서 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜 주는 디지털-아날로그 컨버터를 포함하지 않고 이미 앞에서 언급한 바와 같이, 도 4에 도시된 액정표시장치의 ASIC내부에 디지털-아날 로그 컨버터(DAC)(31)가 포함 되었기 때문에, 디지털 화소 데이터가 아날로그 화소 신호로 이미 바뀌어진 상태로 상기 데이터 드라이버 IC(42)의 아날로그-아날로그 컨버터(52)로 입력된다. 따라서, 상기 데이터 드라이버 IC(42)는 아날로그로 변환된 화소 신호(즉, 전압값)를 입력받아서 각각의 데이터라인들(DL1 내지 DLm)로 공급한다.As shown in FIG. 5, the data driver IC 42 of the liquid crystal display device of the present invention does not include a digital-analog converter for converting digital pixel data into an analog pixel signal in a data driver IC of a conventional liquid crystal display device. As already mentioned above, since the digital-to-analog converter (DAC) 31 is included in the ASIC of the liquid crystal display shown in Fig. 4, the digital pixel data is already converted into an analog pixel signal. It is input to the analog-to-analog converter 52 of the data driver IC 42. Accordingly, the data driver IC 42 receives an analog pixel signal (that is, a voltage value) and supplies the same to the data lines DL1 to DLm.

이에 따라, ASIC내부에 디지털-아날로그 컨버터(DAC)를 포함하여 이미 아날로그로 변환된 화소 신호들이 상기 데이터 드라이버(36)으로 공급되고, 상기 아날로그 화소 신호들은 상기 데이터 드라이버 IC(42)의 아날로그-아날로그 컨버터(AAC)(52)로 입력된다. 따라서, 본 발명의 데이터 드라이버 IC(42)는 종래처럼 디지털 화소 데이터들을 아날로그 화소 신호로 변환시키지 않고, ASIC에서 입력되는 아날로그 화소 신호로 출력한다. 따라서 상기 데이터 드라이버 IC(42)의 구동 PCB면적이 줄어들게 된다. Accordingly, pixel signals, which are already converted to analog, including a digital-to-analog converter (DAC) inside the ASIC, are supplied to the data driver 36, and the analog pixel signals are supplied to the analog-to-analog signal of the data driver IC 42. Input to the converter (AAC) 52. Therefore, the data driver IC 42 of the present invention outputs the analog pixel signals input from the ASIC without converting the digital pixel data into the analog pixel signals as in the prior art. Therefore, the driving PCB area of the data driver IC 42 is reduced.

그리고, 고해상도로 갈수록 주파수는 60Hz로 고정되어 있기 때문에, 종래의 액정표시장치의 ASIC에서 0과 1로 표현되는 64개의 디지털 화소 데이터(6비트)를 6개의 데이터 라인으로 데이터 드라이버에 공급되었다. 즉, 0과 1로 표현되는 64개의 디지털 화소 데이터를 ASIC에서 데이터 드라이버IC 로 인가하기 위해서는 6개의 데이터 라인이 필요했다.Since the frequency is fixed at 60 Hz as the resolution becomes higher, 64 digital pixel data (6 bits) represented by 0 and 1 in the ASIC of the conventional liquid crystal display device are supplied to the data driver as six data lines. In other words, six data lines were required to apply 64 digital pixel data represented by 0 and 1 from the ASIC to the data driver IC.

본 발명에 따른 액정표시장치의 경우, 디지털-아날로그 컨버터(DAC)를 ASIC내부에 구비하고, 데이터 드라이버 IC 내부에 아날로그-아날로그 컨버터(AAC)를 구비하면, ASIC에서 데이터 드라이버로 데이터를 인가하는 과정에서 불필요한 데이터 라인수를 줄일 수 있다. 즉, ASIC내부에 포함되고 있는 디지털-아날로그 컨버터(DAC)에 의해서 데이터 정렬부에서 제공하는 0과1 로 표현되는 디지털 화소 데이터를 아날로그 화소 신호로 변환한다. 그리고, 상기 아날로그 화소 신호는 한개의 데이터 라인, 두개의 데이터 라인 또는 3개의 데이터 라인을 통해 데이터 드라이버로 인가되어, 64 전압레벨을 갖는 아날로그 데이터 신호로 각각의 데이터 라인들에 공급된다.In the liquid crystal display according to the present invention, if a digital-to-analog converter (DAC) is provided inside the ASIC and an analog-to-analog converter (AAC) is provided inside the data driver IC, a process of applying data from the ASIC to the data driver This reduces the number of unnecessary data lines. That is, the digital-to-analog converter (DAC) included in the ASIC converts the digital pixel data represented by 0 and 1 provided by the data alignment unit into an analog pixel signal. The analog pixel signal is applied to the data driver through one data line, two data lines, or three data lines, and is supplied to each data line as an analog data signal having a 64 voltage level.

따라서, 본 발명에 따른 액정표시장치는 ASIC에서 데이터 드라이버로 데이터 신호가 공급될때, 불필요한 데이터 라인수를 줄일수 있다. 또한, ASIC 내부의 디지털-아날로그 컨버터(DAC)가 시스템에서 입력되는 디지털 화소 데이터를 아날로그 화소 신호로 변환시킨 다음, 데이터 드라이버내의 데이터 드라이버 IC로 상기 아날로그 화소 신호를 제공한다. 따라서 상기 데이터 드라이버 IC는 아날로그로 변환된 화소신호를 그대로 각각의 데이터 라인들로 공급한다. Therefore, the liquid crystal display according to the present invention can reduce the number of unnecessary data lines when a data signal is supplied from the ASIC to the data driver. In addition, a digital-to-analog converter (DAC) inside the ASIC converts the digital pixel data input from the system into an analog pixel signal, and then provides the analog pixel signal to a data driver IC in the data driver. Therefore, the data driver IC supplies the pixel signal converted into analog to each data line as it is.

즉, 본 발명에 따른 액정표시장치는 데이터 드라이버 IC에서 디지털 화소 데이터를 아날로그 화소 신호로 변환하지 않고, 이미 변환된 아날로그 화소 신호를 아날로그-아날로그 컨버터(AAC)를 통해 그대로 액정패널 상에 존재하는 데이터라인으로 공급한다. That is, the liquid crystal display according to the present invention does not convert digital pixel data into an analog pixel signal in a data driver IC, but instead converts the already converted analog pixel signal on the liquid crystal panel through an analog-to-analog converter (AAC). To the line.

이와 같이, 종래의 데이터 드라이버 IC에 포함되어 있는 디지털-아날로그 컨버터(DAC)를 ASIC내부에 하나의 구성요소로 포함되도록 하여 ASIC에서 출력되는 데이터가 데이터 드라이버 IC로 인가될때, 필요한 데이터 라인수를 줄임으로써, PCB 면적이 감소되고, 데이터 드라이버 IC내부가 간단하게 된다.As such, the digital-to-analog converter (DAC) included in the conventional data driver IC is included as one component in the ASIC to reduce the number of data lines required when data output from the ASIC is applied to the data driver IC. This reduces the PCB area and simplifies the inside of the data driver IC.

이상에서 살펴본 바와 같이, 본 발명의 액정표시장치 및 그의 구동방법에 의하면, ASIC내부에 디지털-아날로그 컨버터(DAC)를 구비하여 디지털 화소 데이터를 ASIC에서 아날로그 화소 신호로 변환하여 데이터 드라이버IC로 인가함으로써, 데이터 라인수를 줄일수 있다. 그리고, 데이터 드라이버 IC 또한 이미 아날로그로 변환된 화소 신호를 아날로그-아날로그 컨버터를 이용하여서 그대로 아날로그 화소 신호를 액정패널상의 데이터 라인으로 공급한다. 이에따라, 데이터 드라이버 IC의 구조 구동과정 또한 간략화 될 수 있다. As described above, according to the liquid crystal display and the driving method thereof of the present invention, a digital-to-analog converter (DAC) is provided inside the ASIC to convert digital pixel data from the ASIC to an analog pixel signal and apply the data driver IC to the data driver IC. The number of data lines can be reduced. The data driver IC also supplies the analog pixel signal to the data line on the liquid crystal panel as it is by using the analog-to-analog converter. Accordingly, the structure driving process of the data driver IC can also be simplified.

Claims (5)

디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단;Control means for converting digital pixel data into an analog pixel signal, said digital-to-analog converter (DAC) generating a predetermined control signal; 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버;A gate driver sequentially applying a scan signal according to the control signal; 아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버; 및An analog-analog converter for converting an analog pixel signal into an analog pixel signal, the data driver applying an analog pixel signal converted by the control means according to the control signal; And 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널; 을 포함하는 것을 특징으로 하는 액정표시장치.A liquid crystal panel which displays an image corresponding to the analog pixel signal; Liquid crystal display comprising a. 제 1항에 있어서,The method of claim 1, 상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 하나의 데이터 라인을 통해 인가되는 것을 특징으로 하는 액정표시장치.And the analog pixel signal converted by the control means is applied through one data line connected between the control means and the data driver. 제 1항에 있어서,The method of claim 1, 상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 두개의 데이터 라인을 통해 인가되는 것을 특징으로 하는 액정표시장치.And an analog pixel signal converted by the control means is applied through two data lines connected between the control means and the data driver. 제 1항에 있어서, The method of claim 1, 상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 세개의 데이터 라인을 통해 인가되는 것을 특징으로하는 액정표시장치.And the analog pixel signal converted by the control means is applied through three data lines connected between the control means and the data driver. 디지털 화소 데이터를 아날로그 화소 신호로 변환하는 한편 소정의 제어신호를 생성하는 단계;Converting the digital pixel data into an analog pixel signal and generating a predetermined control signal; 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 단계;Sequentially applying a scan signal according to the control signal; 상기 제어신호에 따라 상기 변환된 아날로그 화소 신호를 인가하는 단계; 및 Applying the converted analog pixel signal according to the control signal; And 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이 하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.Displaying an image corresponding to the analog pixel signal; Method of driving a liquid crystal display device comprising a.
KR1020040069340A 2004-08-31 2004-08-31 Liquid Crystal Display device and method driving the same KR101136179B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069340A KR101136179B1 (en) 2004-08-31 2004-08-31 Liquid Crystal Display device and method driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069340A KR101136179B1 (en) 2004-08-31 2004-08-31 Liquid Crystal Display device and method driving the same

Publications (2)

Publication Number Publication Date
KR20060020494A true KR20060020494A (en) 2006-03-06
KR101136179B1 KR101136179B1 (en) 2012-04-17

Family

ID=37127638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069340A KR101136179B1 (en) 2004-08-31 2004-08-31 Liquid Crystal Display device and method driving the same

Country Status (1)

Country Link
KR (1) KR101136179B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291768B1 (en) * 2000-09-04 2001-05-15 권오경 Source driver for driving liquid crystal device

Also Published As

Publication number Publication date
KR101136179B1 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
US8487859B2 (en) Data driving apparatus and method for liquid crystal display device
KR101252854B1 (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
KR100884993B1 (en) Liquid crystal display and driving method thereof
KR100995625B1 (en) Liquid crystal display device and driving method thereof
KR101264697B1 (en) Apparatus and method for driving liquid crystal display device
KR101511546B1 (en) Liquid Crystal Display and Driving Method Thereof
KR101363652B1 (en) LCD and overdrive method thereof
KR101137848B1 (en) Apparatus and method for driving flat panel dispaly device
KR101136179B1 (en) Liquid Crystal Display device and method driving the same
KR101622641B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR20120111643A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101630335B1 (en) Liquid crystal display device
KR101232162B1 (en) Driving circuit for data and method for driving the same
KR101166829B1 (en) Apparatus and method for driving of liquid crystal display device
KR100831284B1 (en) Method for driving liquid crystal display
KR100927012B1 (en) LCD and its driving method
KR101136259B1 (en) Aparatus For Driving Liquid Crystal Display Device and Method For Driving the same
KR20030055892A (en) Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same
KR100942838B1 (en) Apparatus of Driving Liquid Crystal Display Device
KR100947774B1 (en) Apparatus of Driving Liquid Crystal Display Device
KR100987671B1 (en) Apparatus and method for driving liquid crystal display device
KR100870495B1 (en) Liquid crystal display apparatus and method of dirving the same
KR20050053446A (en) Mehtod and apparatus for driving data of liquid crystal display
KR101037084B1 (en) Method and apparatus for driving data of liquid crystal display
KR100927020B1 (en) LCD and its driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8