KR20060020378A - Method of forming isolating layer for semiconductor device - Google Patents

Method of forming isolating layer for semiconductor device Download PDF

Info

Publication number
KR20060020378A
KR20060020378A KR1020040069213A KR20040069213A KR20060020378A KR 20060020378 A KR20060020378 A KR 20060020378A KR 1020040069213 A KR1020040069213 A KR 1020040069213A KR 20040069213 A KR20040069213 A KR 20040069213A KR 20060020378 A KR20060020378 A KR 20060020378A
Authority
KR
South Korea
Prior art keywords
substrate
oxide film
forming
trench
active region
Prior art date
Application number
KR1020040069213A
Other languages
Korean (ko)
Inventor
장성호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040069213A priority Critical patent/KR20060020378A/en
Publication of KR20060020378A publication Critical patent/KR20060020378A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명의 목적은 STI 공정에 의한 소자 분리막 형성 시 미세 액티브 영역의 기판 손실로 인한 데미지 발생을 효과적으로 방지하는 것이다.An object of the present invention is to effectively prevent damage caused by substrate loss in the fine active region when forming the device isolation layer by the STI process.

본 발명의 목적은 반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계; 트렌치를 매립하도록 기판 전면 상에 고밀도 플라즈마-화학기상증착(HDP-CVD)에 의해 산화막을 형성하는 단계; 액티브 영역의 기판 상에 형성된 산화막의 표면을 일부 제거하는 단계; 및 기판이 노출되도록 산화막을 평탄화하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법에 의해 달성될 수 있다. 여기서, 산화막의 표면을 일부 제거하는 단계에서 트렌치의 폭보다 좁은 미세 액티브 영역의 기판 상에 형성된 산화막의 프로파일을 라운딩 프로파일로 변화시키는데, 이때 산화막의 표면 제거는 DHF 케미컬을 이용한 습식식각으로 수행한다.An object of the present invention is to form a trench in a semiconductor substrate to define a device isolation region and an active region; Forming an oxide film by high density plasma-chemical vapor deposition (HDP-CVD) on the front surface of the substrate to fill the trench; Partially removing the surface of the oxide film formed on the substrate in the active region; And forming an isolation layer by planarizing the oxide layer so that the substrate is exposed. Here, in the step of partially removing the surface of the oxide film, the profile of the oxide film formed on the substrate of the micro active region narrower than the width of the trench is changed into a rounding profile, wherein the surface removal of the oxide film is performed by wet etching using a DHF chemical.

트렌치, STI, HDP-CVD, DHFTrench, STI, HDP-CVD, DHF

Description

반도체 소자의 소자 분리막 형성방법{Method of forming isolating layer for semiconductor device}Method of forming isolating layer for semiconductor device

도 1a 및 도 1b는 종래 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.1A and 1B are sequential process cross-sectional views illustrating a method of forming a device isolation film of a conventional semiconductor device.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.2A to 2C are cross-sectional views sequentially illustrating the method of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 얕은 트렌치 소자분리(Shallow Trench Isolation; STI) 공정을 적용한 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device using a shallow trench isolation (STI) process.

반도체 소자의 고집적화에 따라 메모리 셀의 면적이 감소하면서 소자분리 영역 크기의 최소화가 요구되고 있으나, 소자분리 영역을 형성하기 위한 공정 및 메모리 어레이 내의 구조들에 대한 정렬에 의해 소자분리 영역의 크기가 제한되기 때문에 소자분리 영역의 크기를 감소시키는 데에는 어느 정도 한계가 있다.As the area of memory cells decreases due to high integration of semiconductor devices, it is required to minimize the size of device isolation regions, but the size of device isolation regions is limited by the process of forming device isolation regions and alignment of structures in the memory array. Therefore, there is a limit to reducing the size of the device isolation region.

따라서, 최근에는 버즈빅(bird's beak) 등의 문제를 가지는 로코스(LOCOS; LOCal Oxidation of Silicon) 공정 대신 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 STI 공정을 적용하여 소자분리 영역을 형성하고 있다.Therefore, in recent years, instead of the LOCOS (LOCal Oxidation of Silicon) process, which has problems such as bird's beak, a device isolation region is formed by applying an STI process having a small width and excellent device isolation characteristics. .

STI 공정은 통상적으로 반도체 기판 상에 하드 마스크를 형성하고, 하드 마스크를 이용하여 기판을 식각하여 기판에 트렌치를 형성한 후, 트렌치 내부에 산화막을 채운 후 하드 마스크가 노출될 때까지 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 산화막을 제거하여 평탄화한 후 하드 마스크를 제거하는 과정으로 이루어진다.In the STI process, a hard mask is typically formed on a semiconductor substrate, the substrate is etched using the hard mask to form a trench in the substrate, an oxide film is filled in the trench, and chemical mechanical polishing is performed until the hard mask is exposed. Chemical mechanical polishing (CMP) to remove the oxide film and planarize the hard mask.

한편, 반도체 소자의 고집적화가 가속화되면서 STI 공정 시 산화막의 갭 매립 특성을 확보하고자 트렌치 형성 후 하드 마스크를 제거하여 갭의 어스펙트비(aspect ratio)를 감소시킨 상태에서 산화막을 형성하는 방법을 적용하고 있다.Meanwhile, in order to secure the gap filling property of the oxide film during the STI process as the high integration of semiconductor devices is accelerated, a method of forming the oxide film in a state in which the aspect ratio of the gap is reduced by removing the hard mask after trench formation is applied. have.

이러한 종래 반도체 소자의 소자 분리막 형성방법을 도 1a 및 도 1b를 참조하여 설명한다.A method of forming an isolation layer of such a conventional semiconductor device will be described with reference to FIGS.

도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 순차적으로 패터닝하여 기판(10)을 일부 노출시키는 하드 마스크를 형성한다. 그 다음, 하드 마스크를 이용하여 노출된 기판(10)을 식각하여 트렌치(11)를 형성함으로써 소자 분리 영역과 소자가 집적되는 액티브 영역을 한정한다.As shown in FIG. 1A, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially deposited on the semiconductor substrate 10, and the substrate 10 is sequentially patterned by photolithography and etching processes. Form a hard mask that exposes some. Next, the trench 10 is formed by etching the exposed substrate 10 using a hard mask to define an isolation region and an active region in which the devices are integrated.

그 후, 하드 마스크를 제거하고, 트렌치(11)를 매립하도록 기판(10) 전면 상에 고밀도 플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; HDP-CVD)에 의해 산화막(12)을 형성한다. Thereafter, the hard mask is removed, and the oxide film 12 is formed by high density plasma-chemical vapor deposition (HDP-CVD) on the entire surface of the substrate 10 to fill the trench 11. do.                         

그 다음, 도 1b에 도시된 바와 같이, 기판(10)의 표면이 노출되도록 CMP에 의해 산화막(12)을 제거하여 소자 분리막(12a)을 형성함과 동시에 표면을 평탄화한다.Next, as shown in FIG. 1B, the oxide film 12 is removed by CMP to expose the surface of the substrate 10, thereby forming the device isolation film 12a and planarizing the surface.

이와 같이 산화막(12)으로 트렌치(11)를 매립하기 전에 하드 마스크를 제거하게 되면 트렌치(11)를 포함하는 갭의 어스펙트비가 감소하여 산화막(12)의 갭매립 특성이 개선되는 효과를 얻을 수 있다.As such, when the hard mask is removed before the trench 11 is filled with the oxide film 12, the aspect ratio of the gap including the trench 11 is reduced, thereby improving the gap filling property of the oxide film 12. have.

그런데, HDP-CVD는 트렌치(11) 저부에서는 증착이 상대적으로 늦게 이루어지는 반면 기판 상부에는 증착과 스퍼터링이 동시에 이루어져 기판(10) 상부, 특히 트렌치(11) 폭보다 좁은 폭을 가지는 미세 액티브 영역의 기판(10) 상부에서는 산화막(12)이 삼각 프로파일로 형성된다. However, in HDP-CVD, deposition is relatively slow at the bottom of the trench 11, while deposition and sputtering are simultaneously performed on the upper portion of the substrate 10, particularly, the substrate of the micro active region having a width narrower than the width of the trench 11. In the upper portion (10), the oxide film 12 is formed in a triangular profile.

이에 따라, CMP 시 미세 액티브 영역에서는 산화막(12) 뿐만 아니라 기판(10)도 일부 손실되어, 소자 분리막(12a)의 형성 후 미세 액티브 영역의 기판(10)에서 데미지(damage)가 발생함으로써, 결국 소자의 전기적 특성 및 신뢰성 저하를 유발하게 된다.Accordingly, not only the oxide film 12 but also the substrate 10 is partially lost in the fine active region during CMP, and after the formation of the device isolation layer 12a, damage occurs in the substrate 10 in the fine active region. It causes the electrical characteristics and reliability of the device.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, STI 공정에 의한 소자 분리막 형성 시 미세 액티브 영역의 기판 손실로 인한 데미지 발생을 효과적으로 방지하는데 그 목적이 있다.The present invention has been made to solve the above-described problems, and an object thereof is to effectively prevent damage caused by substrate loss in a fine active region when forming an isolation layer by an STI process.

상기한 바와 같은 본 발명의 목적은 반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계; 트렌치를 매립하도록 기판 전면 상에 고밀도 플라즈마-화학기상증착(HDP-CVD)에 의해 산화막을 형성하는 단계; 액티브 영역의 기판 상에 형성된 산화막의 표면을 일부 제거하는 단계; 및 기판이 노출되도록 산화막을 평탄화하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법에 의해 달성될 수 있다.An object of the present invention as described above is to form a trench in a semiconductor substrate to define a device isolation region and an active region; Forming an oxide film by high density plasma-chemical vapor deposition (HDP-CVD) on the front surface of the substrate to fill the trench; Partially removing the surface of the oxide film formed on the substrate in the active region; And forming an isolation layer by planarizing the oxide layer so that the substrate is exposed.

여기서, 산화막의 표면을 일부 제거하는 단계에서 트렌치의 폭보다 좁은 미세 액티브 영역의 기판 상에 형성된 산화막의 프로파일을 라운딩 프로파일로 변화시키는데, 이때 산화막의 표면 제거는 DHF 케미컬을 이용한 습식식각으로 수행한다.Here, in the step of partially removing the surface of the oxide film, the profile of the oxide film formed on the substrate of the micro active region narrower than the width of the trench is changed into a rounding profile, wherein the surface removal of the oxide film is performed by wet etching using a DHF chemical.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명한다.A method of forming a device isolation layer of a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2C.

도 2a에 도시된 바와 같이, 반도체 기판(20) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 순차적으로 패터닝하여 기판(20)을 일부 노출시키는 하드 마스크(미도시)를 형성한다. 그 다음, 하드 마스크를 이용하여 노출된 기판(20)을 식각하여 트렌치(21)를 형성함으로써 소자 분리 영역과 소자가 집적되는 액티브 영역을 한정한다.As shown in FIG. 2A, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially deposited on the semiconductor substrate 20, and the substrate 20 is sequentially patterned by photolithography and etching processes. A hard mask (not shown) is partially exposed. Next, the trench 20 is formed by etching the exposed substrate 20 using a hard mask to define an isolation region and an active region in which the devices are integrated.

그 후, 하드 마스크를 제거하여 트렌치(21)를 포함하는 갭의 어스펙트비를 감소시킨 후, 트렌치(21)를 매립하도록 기판(20) 전면 상에 HDP-CVD에 의해 산화막 (22)을 형성한다. 이때, HDP-CVD의 증착 특성에 의해 트렌치(21) 폭보다 좁은 폭을 가지는 미세 액티브 영역의 기판(20) 상부에서는 산화막(22)이 삼각 프로파일로 형성된다.Thereafter, the hard mask is removed to reduce the aspect ratio of the gap including the trench 21, and then the oxide film 22 is formed by HDP-CVD on the entire surface of the substrate 20 to fill the trench 21. do. At this time, the oxide film 22 is formed in a triangular profile on the substrate 20 of the fine active region having a width narrower than the width of the trench 21 due to the deposition characteristic of the HDP-CVD.

도 2b에 도시된 바와 같이, DHF(Dilute HF) 케미컬을 이용한 습식식각에 의해 액티브 영역의 기판(20) 상에 형성된 산화막(22)의 표면을 일부 제거하여, 미세 액티브 영역의 기판(20) 상부의 산화막(22) 프로파일을 라운딩(rounding) 프로파일로 변화시킨다. As shown in FIG. 2B, a portion of the surface of the oxide layer 22 formed on the substrate 20 in the active region is removed by wet etching using a dilute HF (DHF) chemical, and the upper portion of the substrate 20 in the fine active region is removed. The oxide film 22 profile is changed to a rounding profile.

이때, 습식식각은 오버플로우(overflow) 방식으로 수행하며, DHF 케미컬의 농도는 DI : HF를 100∼200 : 1로 조절하여 약 1 wt% 이하로 유지하고, 산화막(22)의 식각속도(etch rate)는 약 1Å/sec로 조절하고 식각 시간은 약 60초 정도로 조절한다.At this time, the wet etching is performed by an overflow method, and the concentration of DHF chemical is maintained at about 1 wt% or less by adjusting DI: HF to 100 to 200: 1, and the etching rate of the oxide film 22 (etch) rate) is adjusted to about 1Å / sec and the etching time is adjusted to about 60 seconds.

도 2c에 도시된 바와 같이, 기판(20)의 표면이 노출되도록 CMP에 의해 산화막(22)을 제거하여 소자 분리막(22a)을 형성함과 동시에 표면을 평탄화한다.As shown in FIG. 2C, the oxide film 22 is removed by CMP to expose the surface of the substrate 20, thereby forming the device isolation film 22a and simultaneously planarizing the surface.

이때, 산화막(22)의 라운딩 프로파일로 인해 미세 액티브 영역에서 기판(20)의 손실이 발생되지 않는다.At this time, due to the rounding profile of the oxide layer 22, no loss of the substrate 20 occurs in the fine active region.

상술한 바와 같이, 본 발명에서는 HDP-CVD에 의한 산화막으로 트렌치를 매립한 후 습식식각에 의해 산화막 표면을 일부 제거하여 미세 액티브 영역의 기판 상의 산화막 프로파일을 라운딩 프로파일로 변형시킨다.As described above, in the present invention, after the trench is filled with the oxide film by HDP-CVD, the oxide film surface on the substrate of the fine active region is transformed into a rounding profile by partially removing the oxide film surface by wet etching.

이에 따라, CMP 시 미세 액티브 영역의 기판 손실 및 이로 인한 데미지 발생 을 방지할 수 있으므로, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.Accordingly, it is possible to prevent substrate loss and damage caused by the fine active region during CMP, thereby improving the electrical characteristics and reliability of the device.

이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.

Claims (6)

반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계;Forming trenches in the semiconductor substrate to define device isolation regions and active regions; 상기 트렌치를 매립하도록 기판 전면 상에 고밀도 플라즈마-화학기상증착(HDP-CVD)에 의해 산화막을 형성하는 단계;Forming an oxide film by high density plasma-chemical vapor deposition (HDP-CVD) on the entire surface of the substrate to fill the trench; 상기 액티브 영역의 기판 상에 형성된 산화막의 표면을 일부 제거하는 단계; 및 Partially removing the surface of the oxide film formed on the substrate in the active region; And 상기 기판이 노출되도록 상기 산화막을 평탄화하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법.Forming an isolation layer by planarizing the oxide layer to expose the substrate. 제 1 항에 있어서, The method of claim 1, 상기 산화막의 표면을 일부 제거하는 단계에서, In the step of removing a part of the surface of the oxide film, 상기 트렌치의 폭보다 좁은 미세 액티브 영역의 기판 상에 형성된 산화막의 프로파일을 라운딩 프로파일로 변화시키는 반도체 소자의 소자 분리막 형성방법.And forming a rounding profile of the oxide film formed on the substrate in the fine active region narrower than the width of the trench. 제 2 항에 있어서, The method of claim 2, 상기 산화막의 표면 제거는 DHF 케미컬을 이용한 습식식각으로 수행하는 반도체 소자의 소자 분리막 형성방법.And removing the surface of the oxide layer by wet etching using DHF chemical. 제 3 항에 있어서, The method of claim 3, wherein 상기 습식식각은 오버플로우 방식으로 수행하는 반도체 소자의 소자 분리막 형성방법.The wet etching method of forming a device isolation layer of a semiconductor device performed by the overflow method. 제 3 항에 있어서, The method of claim 3, wherein 상기 습식식각 시 상기 DHF 케미컬의 농도를 DI : HF를 100∼200 : 1로 조절하여 약 1 wt% 이하로 유지하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the concentration of the DHF chemical is maintained at about 1 wt% or less by adjusting DI: HF to 100 to 200: 1 during the wet etching. 제 5 항에 있어서, The method of claim 5, wherein 상기 습식식각 시 상기 산화막의 식각속도는 약 1Å/sec로 조절하고 식각시간은 약 60초 정도로 조절하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the etching rate of the oxide layer is adjusted to about 1 μs / sec and the etching time is about 60 seconds.
KR1020040069213A 2004-08-31 2004-08-31 Method of forming isolating layer for semiconductor device KR20060020378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069213A KR20060020378A (en) 2004-08-31 2004-08-31 Method of forming isolating layer for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069213A KR20060020378A (en) 2004-08-31 2004-08-31 Method of forming isolating layer for semiconductor device

Publications (1)

Publication Number Publication Date
KR20060020378A true KR20060020378A (en) 2006-03-06

Family

ID=37127533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069213A KR20060020378A (en) 2004-08-31 2004-08-31 Method of forming isolating layer for semiconductor device

Country Status (1)

Country Link
KR (1) KR20060020378A (en)

Similar Documents

Publication Publication Date Title
KR100538810B1 (en) Method of isolation in semiconductor device
KR100979233B1 (en) Method for forming element isolation layer of semiconductor device
KR20060002138A (en) Method of manufacturing semiconductor device
KR100895824B1 (en) Method for forming isolation layer of semiconductor device
KR20060020378A (en) Method of forming isolating layer for semiconductor device
KR100954418B1 (en) Method for forming isolation layer of semiconductor device
KR100548571B1 (en) Method for fabricating isolation layer of semiconductor device
KR100829375B1 (en) Formation method of trench in semiconductor device
KR100478488B1 (en) Semiconductor device and fabrication method thereof
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR100587084B1 (en) method for fabricating semiconductor device
KR100632053B1 (en) Method for fabricating a shallow trench isolation of a semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100800106B1 (en) Method for forming trench isolation layer in semiconductor device
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100725350B1 (en) Method of forming shallow trench isolation in the semiconductor manufacturing process and semiconductor device including the shallow trench isolation
KR100587597B1 (en) Method for forming isolation layer of semiconductor device
JP2003037161A (en) Semiconductor device and its manufacturing method
KR100541707B1 (en) Method for forming isolation layer of semiconductor device
KR100967672B1 (en) The method for forming shall trench isolation in semiconductor device
KR100763702B1 (en) Method for forming sti to prevent poly stringer in semiconductor device
KR20050012652A (en) Method for forming element isolation layer of semiconductor device
KR20040005384A (en) Method for forming isolation layer of semiconductor device
KR20040004866A (en) Method for forming trench type isolation layer in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application