KR20060019046A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060019046A
KR20060019046A KR20040067497A KR20040067497A KR20060019046A KR 20060019046 A KR20060019046 A KR 20060019046A KR 20040067497 A KR20040067497 A KR 20040067497A KR 20040067497 A KR20040067497 A KR 20040067497A KR 20060019046 A KR20060019046 A KR 20060019046A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR20040067497A
Other languages
English (en)
Other versions
KR100609583B1 (ko
Inventor
이석헌
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20040067497A priority Critical patent/KR100609583B1/ko
Priority to PCT/KR2005/002757 priority patent/WO2006022498A1/en
Priority to EP20050781229 priority patent/EP1794813B1/en
Priority to CN 200810174254 priority patent/CN101425556B/zh
Priority to CN 200580032507 priority patent/CN100576585C/zh
Priority to JP2007529680A priority patent/JP2008511154A/ja
Priority to US11/661,186 priority patent/US8053794B2/en
Publication of KR20060019046A publication Critical patent/KR20060019046A/ko
Application granted granted Critical
Publication of KR100609583B1 publication Critical patent/KR100609583B1/ko
Priority to JP2012252910A priority patent/JP2013058786A/ja

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 질화물 반도체 발광소자는, 제 1 질화물 반도체층; 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층; n-AlInN 클래딩층 위에 형성된 n-InGaN층; n-InGaN층 위에 형성된 활성층; 활성층 위에 형성된 p-InGaN층; p-InGaN층 위에 형성된 p-AlInN 클래딩층; p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함한다.
또한, 본 발명에 따른 질화물 반도체 발광소자의 다른 실시 예는, 제 1 질화물 반도체층; 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층; n-AlInN 클래딩층 위에 형성된 활성층; 활성층 위에 형성된 p-AlInN 클래딩층; p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함한다.
또한, 본 발명에 따른 질화물 반도체 발광소자의 또 다른 실시 예는, 제 1 질화물 반도체층; 제 1 질화물 반도체층 위에 형성된 활성층; 활성층 위에 형성된 p-InGaN층; p-InGaN층 위에 형성된 p-AlInN 클래딩층; p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함한다.

Description

질화물 반도체 발광소자 및 그 제조방법{Nitride semiconductor LED and fabrication method thereof}
도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면.
도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적층구조를 개략적으로 나타낸 도면.
도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면.
도 4는 본 발명에 따른 질화물 반도체 발광소자의 제 4 실시 예의 적층구조를 개략적으로 나타낸 도면.
도 5는 본 발명에 따른 질화물 반도체 발광소자의 제 5 실시 예의 적층구조를 개략적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 31, 41, 61, 71... 질화물 반도체 발광소자
2... 기판 4... 버퍼층
6... In-doped GaN층 8... Si-In co-doped GaN층
10... n-AlInN 클래딩층 12... n-InGaN층
14... 활성층 16... p-InGaN층
18... p-AlInN 클래딩층 20... p-GaN층
22... 수퍼 그레이딩 n-InxGa1-xN층 34, 42... InxGa1-xN층
52, 54, 56, 58, 60... SiNx 클러스터층
44, 48... InyGa1-yN 우물층 46, 50... InzGa1-zN 장벽층
본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED(Light Emitting Diode)의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT(High Electron Mobility Transistors) 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.
이와 같은 GaN계 질화물 반도체 발광소자는 주로 사파이어 기판 또는 SiC 기판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 AlyGa1-yN의 다결정 박막을 버퍼층(buffer layer)으로 성장시킨다. 이후 고온에서 상기 버퍼층 위에 도핑되지 않은 GaN층, 실리콘(Si)이 도핑된 n-GaN 층 또는 상기 구조의 혼합된 구조로 성장시켜 n-GaN층을 제 1 전극층으로 형성한다. 또한, 상 부에 마그네슘(Mg)이 도핑된 p-GaN 층을 제 2 전극층으로 형성하여 질화물 반도체 발광소자가 제조된다. 그리고, 발광층(다중양자우물구조 활성층)은 상기 n-GaN층과 p-GaN층 사이에 샌드위치 구조로 형성된다.
또한, 제 2 전극층인 p-GaN층은 결정성장 중에 Mg 원자를 도핑하여 형성하는데, 결정성장 중에 도핑원으로 주입된 Mg 원자가 Ga 위치로 치환되어 p-GaN층으로 작용하여야 하는데, 캐리어 가스 및 소스에서 분해된 수소가스와 결합하여 GaN 결정층에서 Mg-H 복합체를 형성하여 10㏁ 정도의 고저항체가 된다.
따라서, pn 접합 발광소자를 형성한 후, Mg-H 복합체를 끊어서 Mg 원자를 Ga 자리로 치환시키기 위한 후속의 활성화 공정이 요구된다. 그러나 상기 발광소자는 활성화 공정에서 발광에 기여하는 캐리어로 작용하는 양은 1017/㎤ 정도로, 1019/㎤ 이상의 Mg 원자 농도(atomic concentration) 보다 매우 낮아서 저항성 접촉 형성이 어려운 단점이 있다.
또한, 캐리어로 활성화되지 않고 p-GaN 질화물 반도체 내에 남아 있는 Mg 원자들은 활성층과의 계면에서 방출되는 빛을 트랩(trap)하는 중심(center)으로 작용하여 급격하게 광출력을 감소시킨다.
이를 개선하기 위하여 매우 얇은 투과성 저항성 금속물질을 사용하여 접촉 저항을 낮추어 전류 주입 효율을 증가시키는 방안이 이용되고 있다. 그런데, 접촉저항을 감소시키기 위해서 사용된 얇은 투과성 저항성 금속은 일반적으로 광투과도가 75~80% 정도이며, 그 외에는 손실로 작용한다. 또한, 내부양자효율을 증가시키 기 위해 발광소자의 설계 및 발광층과 p-GaN층의 결정성을 향상시키지 않고 질화물 반도체의 결정성장 자체에서 광출력을 향상시키는 것은 한계가 있다.
본 발명은 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공함에 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자는, 제 1 질화물 반도체층; 상기 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층; 상기 n-AlInN 클래딩층 위에 형성된 n-InGaN층; 상기 n-InGaN층 위에 형성된 활성층; 상기 활성층 위에 형성된 p-InGaN층; 상기 p-InGaN층 위에 형성된 p-AlInN 클래딩층; 상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자의 다른 실시 예는, 제 1 질화물 반도체층; 상기 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층; 상기 n-AlInN 클래딩층 위에 형성된 활성층; 상기 활성층 위에 형성된 p-AlInN 클래딩층; 상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자의 또 다른 실시 예는, 제 1 질화물 반도체층; 상기 제 1 질화물 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 p-InGaN층; 상기 p-InGaN층 위에 형성된 p-AlInN 클래딩층; 상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층; 을 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자 제조방법은, 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계; 상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계; 상기 제 1 전극층 위에 n-AlInN 클래딩층을 형성하는 단계; 상기 n-AlInN 클래딩층 위에 활성층을 형성하는 단계; 상기 활성층 위에 p-AlInN 클래딩층을 형성하는 단계; 상기 p-AlInN 클래딩층 위에 p-GaN층을 형성하는 단계; 상기 p-GaN층 위에 제 2 전극층을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자 제조방법의 다른 실시 예는, 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계; 상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계; 상기 제 1 전극층 위에, 빛을 방출하는 활성층을 형성하는 단계; 상기 활성층 위에 p-InGaN층을 형성하는 단계; 상기 p-InGaN층 위에 p-AlInN 클래딩층을 형성하는 단계; 상기 p-AlInN 클래딩층 위에 p-GaN층을 형성하는 단계; 상기 p-GaN층 위에 제 2 전극층을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면이다.
본 발명에 따른 질화물 반도체 발광소자(1)는, 도 1에 나타낸 바와 같이, 기판(2) 위에 버퍼층(4)이 형성되어 있다. 여기서, 상기 버퍼층(4)은 AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa 1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
그리고, 상기 버퍼층(4) 위에는 인듐이 도핑된 In-doped GaN층(6)이 형성되어 있으며, 상기 In-doped GaN층(6) 위에는 n형의 제 1 전극층이 형성되어 있다. 여기서 상기 n형의 제 1 전극층으로는 실리콘과 인듐이 동시 도핑되어 형성되는 Si-In co-doped GaN층(8)이 채용될 수 있다.
또한, 상기 Si-In co-doped GaN층(8) 위에는 n-AlInN 클래딩층(10)이 형성되어 있고, 상기 n-AlInN 클래딩층(10) 위에는 n-InGaN층(12)이 형성되어 있다. 그리고, 상기 n-InGaN층(12) 위에는 빛을 방출하는 활성층(14)이 형성되어 있다. 상기 활성층(14)은 단일양자우물구조 또는 다중양자우물구조로 형성될 수 있다. 상기 활성층(14)을 이루는 적층구조의 예에 대해서는 도 3을 참조하여 뒤에서 보다 상세히 설명하기로 한다. 그리고, 본 발명에 따른 활성층(14)에 의하면 단일양자우물구조로 형성하는 경우에도 충분한 광효율을 달성할 수 있게 된다는 장점이 있다.
이어서 상기 활성층(14) 위에는 p-InGaN층(16)이 형성되어 있고, 상기 p- InGaN층(16) 위에는 p-AlInN 클래딩층(18)이 형성되어 있다. 또한, 상기 p-AlInN 클래딩층(18) 위에는 p-GaN층(20)이 형성되어 있으며, 이때 상기 p-GaN층(20)에는 마그네슘(Mg)이 도핑되어 형성되도록 할 수 있다.
그리고, 상기 p-GaN층(20) 위에는 n형의 제 2 전극층이 형성되어 있다. 여기서, 상기 n형의 제 2 전극층으로는 인듐 조성을 순차적으로 변화시켜 에너지 밴드갭을 제어한 수퍼 그레이딩(super grading) n-InxGa1-xN층(22)이 채용될 수 있다. 이때, 상기 수퍼 그레이딩 n-InxGa1-xN층(22)은 그 조성 범위가 0<x<0.2에서 형성되도록 할 수 있다. 그리고, 상기 수퍼 그레이딩 n-InxGa1-xN층(22)에는 실리콘이 도핑되도록 할 수도 있다.
이와 같이 본 발명에 의한 질화물 반도체 발광소자는, 제 1 전극층(8)과 제 2 전극층(22)이 모두 n형의 질화물 반도체로 형성되며, 그 사이에 p-GaN층(20)이 형성된 점을 감안하면, 종래의 pn 접합 발광소자와는 달리, npn 접합 발광소자 구조를 갖는 것으로 해석될 수 있다.
또한, 상기 제 2 전극층으로 사용되는 n형 질화물 반도체(예컨대, 수퍼 그레이딩 n-InxGa1-xN층(22))는 기존의 p-GaN 접촉층보다 저항이 낮기 때문에 접촉저항을 감소시켜 전류 주입을 극대화시킬 수 있다. 그리고, 상기 제 2 전극층에 바이어스 전압을 인가시키는 투명 전극으로는, 광출력을 극대화시키기 위해서 전류퍼짐을 극대화 시키고, 우수한 광투과도를 갖는 투과성 저항성 금속 또는 투과성 전도성 산화물 사용이 가능하다. 이와 같은 물질로는, ITO, ZnO, RuOx, IrOx 및 NiO 또는 Ni 를 포함하는 Au 합금 금속이 이용될 수 있다.
여기서, 도면으로 도시하지는 아니 하였으나, 상기 제 2 전극층으로서 InGaN/AlInGaN 초격자 구조(super lattice structure)층 또는 InGaN/InGaN 초격자 구조층이 형성되도록 할 수도 있다. 그리고, 상기 InGaN/AlInGaN 초격자 구조(super lattice structure)층 또는 InGaN/InGaN 초격자 구조층에는 실리콘이 도핑되도록 할 수도 있다.
또한, 도면으로 도시하지는 아니 하였으나, 상기 제 2 전극층으로서 n-AlInN층이 형성되도록 할 수도 있다.
이와 같은 구성을 갖는 본 발명에 따른 질화물 반도체 발광소자(1)에 의하면, 활성층(14)을 중심으로 n-AlInN 클래딩층(10)과 p-AlInN 클래딩층(18)을 삽입하여, 상기 활성층(14) 내부의 캐리어 주입효율과 전류넘침(overflow) 현상을 억제하여 내부양자효율을 개선할 수 있게 되는 것이다.
한편, 도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적층구조를 개략적으로 나타낸 도면이다. 도 2에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.
본 발명의 제 2 실시 예에 따른 질화물 반도체 발광소자(31)는, 도 1에 도시된 제 1 실시 예에 따른 질화물 반도체 발광소자(1)와 비교할 때, 인듐 함량이 낮은 InxGa1-xN층(34)이 더 형성되어 있다는 점에 그 차이가 있다.
즉 본 발명의 제 2 실시 예에 따른 질화물 반도체 발광소자(31)에 의하면, n-InGaN층(12)과 활성층(14) 사이에 인듐 함량이 낮은 InxGa1-xN층(34)이 더 형성되도록 하였다. 이는 내부양자효율을 보다 증가시키기 위하여, 상기 활성층(14) 성장 전에, 상기 활성층(14)의 스트레인을 제어할 수 있도록 인듐 함량이 낮은 InxGa1-xN층(34)을 추가로 성장시킨 것이다.
그러면, 도 3을 참조하여 본 발명에 따른 질화물 반도체 발광소자(41)에 채용되는 활성층의 구조에 대하여 보다 상세하게 살펴 보기로 한다. 도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면이다. 도 3에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.
본 발명의 제 3 실시 예에 따른 질화물 반도체 발광소자(41)에는, 도 3에 나타낸 바와 같이, 내부양자효율(internal quantum efficiency)을 증가시키기 위해서, 활성층의 스트레인(strain)을 제어하는 인듐 함량이 낮은 low-mole InxGa1-xN층(42)이 형성되어 있다. 또한, 인듐 변동(fluctuation)에 의한 광출력 및 역방향 누설전류(reverse leakage current)를 개선시키기 위해서 상기 low-mole InxGa1-xN층(42)의 하부 및 상부에, 원자 척도(atomic scale) 형태로 제어된 SiNx 클러스터층(52)(54)이 각각 더 구비되어 있다.
또한, 빛을 방출하는 활성층은 InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 형성될 수 있다.
도 3에서는 활성층으로서, InyGa1-yN 우물층(44)(48)과 InzGa1-zN 장벽층(46)(50) 사이에 SiNx 클러스터층(56)(58)이 더 구비된 다중양자우물구조로 형성된 발광소자의 예를 나타내었다. 여기서, 상기 활성층의 발광효율을 개선하기 위해서 InyGa1-yN 우물층(0<y<0.35)/SiNx 클러스터층/InzGa1-z N 장벽층(0<z<0.1)으로 조성비를 조절할 수도 있다. 그리고, 상기 인듐 함량이 낮은 low-mole InxGa1-xN층(42)과의 관계를 고려하면, 상기 InyGa1-yN 우물층(44)(48)/In zGa1-zN 장벽층(46)(50)에 도핑되는 인듐 함량과 상기 low-mole InxGa1-xN층(42)에 도핑되는 인듐 함량은, 각각 0<x<0.1, 0<y<0.35, 0<z<0.1의 값을 갖도록 조절할 수 있다.
또한, 도면으로 도시하지는 아니 하였으나, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되도록 할 수도 있다. 이때, 빛을 방출하는 우물층과 장벽층 각각의 인듐 함량은 InyGa1-yN(0<y<0.35)/GaN 캡(cap)/InzGa1-z N(0<z<0.1)으로 구성되도록 할 수 있다.
그리고, 단일양자우물 구조 또는 다중양자우물 구조로 구성된 활성층의 마지막 층을 성장시킨 후, 다시 SiNx 클러스터층(60)을 원자 척도(atomic scale)의 두께로 성장시켜 p-GaN층(20)의 Mg 원소의 활성층 내부 확산을 억제할 수 있도록 한다.
한편, 도 4는 본 발명에 따른 질화물 반도체 발광소자의 제 4 실시 예의 적 층구조를 개략적으로 나타낸 도면이다. 도 4에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.
본 발명의 제 4 실시 예에 따른 질화물 반도체 발광소자(61)는, n-AlInN 클래딩층(10) 위에 활성층(14)이 형성되어 있으며, 상기 활성층(14) 위에 p-AlInN 클래딩층(18)이 형성된 점에 그 특징이 있다.
즉, 본 발명의 제 4 실시 예에 따른 질화물 반도체 발광소자(61)는, 도 1에 도시된 제 1 실시 예에 따른 질화물 반도체 발광소자(1)와 비교할 때, n-InGaN층(12)과 p-InGaN층(16)이 형성되지 않은 변형된 적층 구조를 갖는다.
그리고, 도 5는 본 발명에 따른 질화물 반도체 발광소자의 제 5 실시 예의 적층구조를 개략적으로 나타낸 도면이다. 도 5에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.
본 발명의 제 5 실시 예에 따른 질화물 반도체 발광소자(71)는, 제 1 전극층인 Si-In co-doped GaN층(8) 위에 활성층(14)이 형성되어 있으며, 상기 활성층(14) 위에 p-InGaN층(16) 및 p-AlInN 클래딩층(18)이 형성된 점에 그 특징이 있다.
즉, 본 발명의 제 5 실시 예에 따른 질화물 반도체 발광소자(61)는, 도 1에 도시된 제 1 실시 예에 따른 질화물 반도체 발광소자(1)와 비교할 때, n-AlInN 클래딩층(10)과 n-InGaN층(12)이 형성되지 않은 변형된 적층 구조를 갖는다.
이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 발광소자 및 그 제조방법에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.

Claims (44)

  1. 제 1 질화물 반도체층;
    상기 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층;
    상기 n-AlInN 클래딩층 위에 형성된 n-InGaN층;
    상기 n-InGaN층 위에 형성된 활성층;
    상기 활성층 위에 형성된 p-InGaN층;
    상기 p-InGaN층 위에 형성된 p-AlInN 클래딩층;
    상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층;
    을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  2. 제 1 질화물 반도체층;
    상기 제 1 질화물 반도체층 위에 형성된 n-AlInN 클래딩층;
    상기 n-AlInN 클래딩층 위에 형성된 활성층;
    상기 활성층 위에 형성된 p-AlInN 클래딩층;
    상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층;
    을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제 1 질화물 반도체층;
    상기 제 1 질화물 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 p-InGaN층;
    상기 p-InGaN층 위에 형성된 p-AlInN 클래딩층;
    상기 p-AlInN 클래딩층 위에 형성된 제 2 질화물 반도체층;
    을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 2 질화물 반도체층 위에 제 2 전극층이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 1 질화물 반도체층 하부에,
    기판;
    상기 기판 위에 형성된 버퍼층;
    을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제 5항에 있어서,
    상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 1 질화물 반도체층은,
    In이 도핑된 In-doped GaN층;
    상기 In-doped GaN층 위에 형성된 제 1 전극층;
    을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  8. 제 7항에 있어서,
    상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.
  9. 제 1항에 있어서,
    상기 n-InGaN층과 상기 활성층 사이에 InxGa1-xN층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  10. 제 2항에 있어서,
    상기 n-AlInN 클래딩층과 상기 활성층 사이에 InxGa1-xN층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  11. 제 3항에 있어서,
    상기 제 1 전극층과 상기 활성층 사이에 InxGa1-xN층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  12. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 1 질화물 반도체층과 상기 p-AlInN 클래딩층 사이에, 복수 개의 SiNx 클러스터층이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  13. 제 12항에 있어서,
    상기 SiNx 클러스터층은 원자 척도(atomic scale)의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  14. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
  15. 제 14항에 있어서,
    상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  16. 제 9항 내지 제 11항 중의 어느 한 항에 있어서,
    상기 활성층을 이루는 InyGa1-yN 우물층/InzGa1-zN 장벽층에 도핑되는 인듐 함량과 상기 InxGa1-xN 층에 도핑되는 인듐 함량은, 각각 0<x<0.1, 0<y<0.35, 0<z<0.1의 값을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
  17. 제 4항에 있어서,
    상기 제 2 전극층은 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조 또는 In이 포함된 초격자 구조(super lattice structure)인 것을 특징으로 하는 질화물 반도체 발광소자.
  18. 제 17항에 있어서,
    상기 수퍼 그레이딩(super grading) 구조는 n-InxGa1-xN으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  19. 제 17항에 있어서,
    상기 초격자 구조는 InGaN/InGaN 초격자 구조 또는 InGaN/AlInGaN 초격자 구조로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  20. 제 4항에 있어서,
    상기 제 2 전극층은 n-AlInN층으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  21. 제 4항에 있어서,
    상기 제 2 전극층에는 실리콘이 도핑된 것을 특징으로 하는 질화물 반도체 발광소자.
  22. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 2 질화물 반도체층 위에 투명 전극이 더 구비된 것을 특징으로 하는 질화물 반도체 발광소자.
  23. 제 4항에 있어서,
    상기 제 2 전극층 위에 투명 전극이 더 구비된 것을 특징으로 하는 질화물 반도체 발광소자.
  24. 제 22항에 있어서,
    상기 투명 전극은 투과성 전도성 산화물 또는 투과성 저항성 금속으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  25. 제 23항에 있어서,
    상기 투명 전극은 투과성 전도성 산화물 또는 투과성 저항성 금속으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  26. 제 22항에 있어서,
    상기 투명 전극은 ITO, ZnO, IrOx, RuOx, NiO의 물질 또는 Ni가 포함된 Au 합금 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  27. 제 23항에 있어서,
    상기 투명 전극은 ITO, ZnO, IrOx, RuOx, NiO의 물질 또는 Ni가 포함된 Au 합금 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  28. 제 2항에 있어서,
    상기 활성층과 상기 p-AlInN 클래딩층 사이에 p-InGaN층이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  29. 기판 위에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계;
    상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계;
    상기 제 1 전극층 위에 n-AlInN 클래딩층을 형성하는 단계;
    상기 n-AlInN 클래딩층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 p-AlInN 클래딩층을 형성하는 단계;
    상기 p-AlInN 클래딩층 위에 p-GaN층을 형성하는 단계;
    상기 p-GaN층 위에 제 2 전극층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  30. 기판 위에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계;
    상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계;
    상기 제 1 전극층 위에, 빛을 방출하는 활성층을 형성하는 단계;
    상기 활성층 위에 p-InGaN층을 형성하는 단계;
    상기 p-InGaN층 위에 p-AlInN 클래딩층을 형성하는 단계;
    상기 p-AlInN 클래딩층 위에 p-GaN층을 형성하는 단계;
    상기 p-GaN층 위에 제 2 전극층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  31. 제 29항 또는 제 30항에 있어서,
    상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  32. 제 29항 또는 제 30항에 있어서,
    상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  33. 제 29항에 있어서,
    상기 n-AlInN 클래딩층과 상기 활성층 사이에 또는 상기 활성층과 상기 p-AlInN 클래딩층 사이에 n-InGaN층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  34. 제 33항에 있어서,
    상기 n-InGaN층과 상기 활성층 사이에 InxGa1-xN층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  35. 제 29항에 있어서,
    상기 n-AlInN 클래딩층과 상기 활성층 사이에 InxGa1-xN층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  36. 제 30항에 있어서,
    상기 제 1 전극층과 상기 활성층 사이에 InxGa1-xN층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  37. 제 34항 내지 제 36항 중의 어느 한 항에 있어서,
    상기 InxGa1-xN층의 하부와, 상기 InxGa1-xN층과 상기 p-AlInN 클래딩층 사이에 복수 개의 SiNx 클러스터층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  38. 제 37항에 있어서,
    상기 SiNx 클러스터층은 원자 척도(atomic scale)의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  39. 제 29항 또는 제 30항에 있어서,
    상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물 구조 또는 다중양자우물구조로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  40. 제 39항에 있어서,
    상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  41. 제 29항 또는 제 30항에 있어서,
    상기 제 2 전극층은 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층 또는 InGaN/InGaN 초격자 구조(super lattice structure)층 또는 InGaN/AlInGaN 초격자 구조층 또는 n-AlInN층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  42. 제 29항 또는 제 30항에 있어서,
    상기 활성층과 상기 p-AlInN 클래딩층 사이에 p-InGaN층을 형성하는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  43. 제 29항 또는 제 30항에 있어서,
    상기 제 2 전극층에 투명 전극이 형성되는 단계가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  44. 제 43항에 있어서,
    상기 투명 전극은 투과성 전도성 산화물 또는 투과성 저항성 금속으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR20040067497A 2004-08-26 2004-08-26 질화물 반도체 발광소자 및 그 제조방법 KR100609583B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR20040067497A KR100609583B1 (ko) 2004-08-26 2004-08-26 질화물 반도체 발광소자 및 그 제조방법
PCT/KR2005/002757 WO2006022498A1 (en) 2004-08-26 2005-08-19 Nitride semicondctor light emitting device and fabrication method thereof
EP20050781229 EP1794813B1 (en) 2004-08-26 2005-08-19 Nitride semiconductor light emitting device and fabrication method thereof
CN 200810174254 CN101425556B (zh) 2004-08-26 2005-08-19 氮化物半导体发光器件及其制造方法
CN 200580032507 CN100576585C (zh) 2004-08-26 2005-08-19 氮化物半导体发光器件及其制造方法
JP2007529680A JP2008511154A (ja) 2004-08-26 2005-08-19 窒化物半導体発光素子及びその製造方法
US11/661,186 US8053794B2 (en) 2004-08-26 2005-08-19 Nitride semiconductor light emitting device and fabrication method thereof
JP2012252910A JP2013058786A (ja) 2004-08-26 2012-11-19 窒化物半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040067497A KR100609583B1 (ko) 2004-08-26 2004-08-26 질화물 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060019046A true KR20060019046A (ko) 2006-03-03
KR100609583B1 KR100609583B1 (ko) 2006-08-09

Family

ID=37126492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040067497A KR100609583B1 (ko) 2004-08-26 2004-08-26 질화물 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100609583B1 (ko)
CN (2) CN100576585C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
CN105977355A (zh) * 2016-05-09 2016-09-28 华灿光电股份有限公司 一种发光二极管外延片及其制备方法
CN114141917B (zh) * 2021-11-30 2024-02-23 江苏第三代半导体研究院有限公司 一种低应力GaN基发光二极管外延片及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
CN1347581A (zh) * 1999-03-26 2002-05-01 松下电器产业株式会社 带有应变补偿层的半导体结构及其制备方法
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
CN100576585C (zh) 2009-12-30
CN101027792A (zh) 2007-08-29
KR100609583B1 (ko) 2006-08-09
CN101425556B (zh) 2011-12-14
CN101425556A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
KR100670531B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100641989B1 (ko) 질화물 반도체 발광소자
JP5048496B2 (ja) 窒化物半導体発光素子及びその製造方法
US20090072220A1 (en) Nitride Semiconductor LED and Fabrication Method Thereof
JP2008526014A (ja) 窒化物半導体発光素子及びその製造方法
EP1794813B1 (en) Nitride semiconductor light emitting device and fabrication method thereof
KR100609583B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100593151B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100670534B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100611003B1 (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 14