KR20060009276A - 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법 - Google Patents

혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법 Download PDF

Info

Publication number
KR20060009276A
KR20060009276A KR1020057020399A KR20057020399A KR20060009276A KR 20060009276 A KR20060009276 A KR 20060009276A KR 1020057020399 A KR1020057020399 A KR 1020057020399A KR 20057020399 A KR20057020399 A KR 20057020399A KR 20060009276 A KR20060009276 A KR 20060009276A
Authority
KR
South Korea
Prior art keywords
gain
block
main electrode
switch
blocks
Prior art date
Application number
KR1020057020399A
Other languages
English (en)
Inventor
에른스트 에이치 노르드홀트
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060009276A publication Critical patent/KR20060009276A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0007—Dual gate field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits

Abstract

본 발명은 이득-블록(1-4)과 스위치(5-8)를 포함하는 혼합기-시스템에 관한 것으로, 이 혼합기-시스템은 그 구성(이해)에 의존하는 유연성을 가지며 데이터 입력 신호를 이득-블록(1-4)에 공급하고 발진 신호를 이득-블록(1-4) 사이의 접속을 전환하는 스위치(5-6)에 공급함으로써 보다 유연하게(기본 아이디어) 구성된다. 스위치(5-6)는 스위치-트랜지스터 및 이득-블록(1-4) 또는 5개의 이득-블록-트랜지스터를 포함하여 혼합기-시스템의 선형성을 증가시킨다. 이 스위치(5-6)는 밸런싱된 상황에서 4개의 임피던스(13-16)를 통해 이득-블록(1-4)에 모두 접속되는 메인 전극을 갖는다. 단일 종단 상황에서, 2개의 메인 전극은 2개의 임피던스(13,15,18,20)을 통해 이득-블록(1-4)에 접속되고, 나머지 2개는 직접 이득-블록에 접속된다(1-4). 스위치(5-6)와 병렬인 추가 스위치(7-8)를 도입함으로써 고조파를 억제할 수 있다. 이 기본 혼합기-시스템은 향상된 성능을 가지며 이는 쉽게 더 향상될 수 있다.

Description

혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과 이를 포함하는 장치 및 방법{MIXER-SYSTEM WITH GAIN-BLOCKS AND SWITCHES}
본 발명은 이득-블록(gain-blocks)과 스위치를 포함하는 혼합기 시스템에 관한 것으로, 또한 혼합기 시스템에서 사용하기 위한 이득-블록-시스템과, 혼합기 시스템에서 사용되며 제 1, 제 2, 제 3, 제 4 및 제 5 이득-블록-트랜지스터를 포함하는 이득-블록과, 혼합기-시스템을 포함하는 장치 및 데이터 입력 신호와 발진 신호를 혼합하는 방법에 관한 것이다.
이러한 장치는 예를 들어 혼합기-시스템을 통해 (주파수 이동 또는 주파수 변환되기 위해) 하향 혼합될 변조 신호를 수신하는 수신기 또는 혼합기-시스템 등에 의해 (주파수 이동 또는 주파수 변환되기 위해) 상향 혼합될 변조 신호를 송신하는 송신기에 대응한다.
종래 혼합기 시스템이 EP 0 316 999 A1에 개시되어 있는데, 그 도 1에는 이득-블록(트랜지스터 T5, T6) 및 혼합기(트랜지스터 T1,T2,T3,T4)를 포함하는 혼합기 회로가 도시되어 있다.
주지의 혼합기 시스템은 특히 불충분한 유연성으로 인해 단점을 지닌다.
본 발명의 목적은 특히 보다 유연한 혼합기-시스템을 제공하는 것이다.
본 발명의 다른 목적은 특히 보다 유연한 혼합기-시스템에서 사용되는 이득-블록-시스템과, 보다 유연한 혼합기-시스템에서 사용되는 혼합기와, 보다 유연한 혼합기-시스템에서 사용되는 이득-블록과, 보다 유연한 혼합기-시스템을 포함하는 장치와, 데이터 입력 신호 및 발진 신호를 혼합하는 보다 유연한 방법을 제공하는 것이다.
본 발명에 따른 혼합기-시스템은 이득-블록 및 스위치를 포함하는데, 제 1, 제 2, 제 3 및 제 4 이득-블록의 제어 전극은 데이터 입력 신호를 유도하는 데이터 입력부를 구성하며, 제 1 및 제 3 이득-블록의 제 1 메인 전극은 서로 접속되고 제 1 임피던스에 접속되며, 제 2 및 제 4 이득-블록의 제 1 메인 전극은 서로 접속되고 제 2 임피던스에 접속되어 출력 신호를 유도하는 출력부를 구성하며, 제 1 및 제 2 이득-블록의 제 2 전극은 제 1 스위치를 통해 서로 접속되고, 제 3 및 제 4 이득-블록의 제 2 메인 전극은 제 2 스위치를 통해 서로 접속되며, 스위치의 제어 전극은 발진 신호를 유도하는 발진 입력부를 구성한다.
4개의 이득-블록의 제 1 메인 전극을 출력부로서 이용하고, 4개의 이득-블록의 제어 전극을 데이터 입력부로서 이용함으로써, 제 1 및 제 2 이득-블록의 제 2 메인 전극은 제 1 스위치를 통해 접속되고, 제 2 및 제 4 이득-블록의 제 2 메인 전극은 제 2 스위치를 통해 접속되며, 스위치의 제어 전극을 발진 입력부로서 이용하여, 새로운 종류의 유연한 혼합기-시스템이 설계된다. 이 혼합기-시스템의 어떤 부분은 (그 기능의 어떤 부분에 대한) 어떤 파라미터를 처리하고 이 혼합기 시스템의 다른 부분은 (그 기능의 다른 부분에 대한) 다른 파라미터를 처리하므로, 여러 파라미터(그 기능의 여러 부분)가 유연하게 향상될 수 있다.
예를 들어, 혼합기-시스템의 선형성은 스위치가 충분히 낮은 온-저항(on-resistance)을 갖는 한 이득-블록의 선형성에 의해서만 결정될 것이다.
예를 들어 데이터 입력 신호는 RF 전압 또는 저항기 등을 통해 RF 전압으로 변환될 RF 전류와 같은 고주파수(RF) 신호를 포함한다. 예를 들어 출력 신호는 예를 들어 IF 전류와 같은 중간 주파수(IF) 신호를 포함한다. 예를 들어 발진 신호는 오실레이터로부터 발진되며 예를 들어 구형파 전압 또는 저항기 등을 통해 구형파 전압으로 변환될 구형파 전류와 같은 구형파 신호를 포함한다.
신호를 유도하는 입력부는 이 입력부에 도달하거나 존재하는 양의 신호 또는 이 입력부를 떠나거나 존재하는 음의 신호에 대응할 수 있으며, 그 반대의 경우도 가능하다. 신호를 유도하는 출력부는 이 출력부를 떠나거나 존재하는 양의 신호 또는 이 출력부에 도달하거나 존재하는 음의 신호에 대응할 수 있으며, 그 반대의 경우도 가능하다.
본 발명에 따른 혼합기-시스템의 일실시예는 적어도 하나의 스위치-트랜지스터를 포함하는 각 스위치에 의해 정의되며, 각 이득-블록은 적어도 하나의 이득-블록-트랜지스터를 포함한다.
각 스위치에 하나의 스위치-트랜지스터를 제공하고 각 이득-블록에 하나의 이득-블록-트랜지스터를 제공함으로써, 적은 칩 표면을 요구하는 간단한 실시예가 구성된다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 3, 제 4. 제 5, 제 6 및 제 7 임피던스에 의해 정의된다.
이 혼합기-시스템에 제 3, 제 4, 제 5, 제 6 및 제 7 임피던스를 제공함으로써, 차동 데이터 입력 신호를 전송하지 않거나 거의 하지 않는 스위치-트랜지스터의 기생 캐패시턴스로 인해 밸런싱된 데이터 입력원에 의해 구동되면 우수한 성능(낮은 잡음, 낮은 왜곡)을 갖는 혼합기-시스템이 구성된다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 3 및 제 5 임피던스에 의해 정의된다.
혼합기-시스템에 제 3 및 제 5 임피던스를 제공하고 제 4, 제 6 및 제 7 임피던스를 제외함으로써, 혼합기-시스템은 (단일 종단 데이터 입력원에 의해) 단일 종단 모드에서 구동될 수 있다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 3 및 제 4 스위치에 의해 정의된다.
혼합기-시스템에 제 1 스위치와 병렬인 제 3 스위치 및 제 2 스위치와 병렬인 제 4 스위치를 제공하고, 추가 발진 신호를 유도하는 제 3 및 제 4 스위치의 전극을 제공함으로써, 예를 들어 추가 발진 신호가 추가 오실레이터로부터 발진되며 예를 들어 3배 또는 5배 또는 7배 등의 추가 구형파 신호를 포함한다. 발진 신호의 주파수는 예를 들어 구형파 신호를 포함하며, 제 3 또는 제 5 또는 제 7 고조파 등이 억제된다. 물론, 이 제 3 또는 제 5 또는 제 7 고조파 등에 관한 혼합기-시스템의 이득에 따라, (추가) 오실레이터에 대한 값 및/또는 (추가) 임피던스에 대한 값은 적합하게 선택되어야 할 것이다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 8, 제 9, 제 10, 제 11 및 제 7 임피던스에 의해 정의된다.
이 혼합기-시스템에 제 8, 제 9, 제 10, 제 11 및 제 7 임피던스를 제공함으로써, 차동 데이터 입력 신호를 전송하지 않거나 거의 하지 않는 스위치-트랜지스터의 기생 캐패시턴스로 인해 밸런싱된 데이터 입력원에 의해 구동되면 우수한 성능(낮은 잡음, 낮은 왜곡)을 갖는 혼합기-시스템이 구성된다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 8 및 제 10 임피던스에 의해 정의된다.
혼합기-시스템에 제 8 및 제 10 임피던스를 제공하고 제 9, 제 11 및 제 7 임피던스를 제외함으로써, 혼합기 시스템은 (단일 종단 데이터 입력원에 의해) 단일 종단 모드로 구동될 수 있다. 물론, 제 5 및 제 6 실시예는 제 2 및 제 3 실시예와 각각 조합될 수 있다.
본 발명에 따른 혼합기-시스템의 일실시예는 제 1, 제 2, 제 3, 제 4 및 제 5 이득-블록-트랜지스터에 의해 정의된다.
각 스위치에 하나의 스위치-트랜지스터를 제공하고 각 이득-블록에 제 1, 제 2, 제 3, 제 4 및 제 5 이득-블록-트랜지스터를 제공함으로써, 여러 스테이지에 대해 음의 피드백을 적용하는 이 이득 블록으로 인해, 매우 선형적인 혼합기-시스템이 구성된다. 이 혼합기-시스템은 차동 데이터 입력 신호를 갖지 않는 스위치-트랜지스터의 기생 캐패시턴스(완전히 밸런싱된 상황의 결과)로 인해 우수한 성능(낮은 잡음, 낮은 왜곡)을 가질 것이다.
전류 유도 단자는 이 단자를 떠나 부하로 흐르는 양의 전류 또는 부하를 통해 이 단자에 도달하는 음의 전류를 공급할 수 있거나 이 반대의 경우도 가능하다. 전압 유도 단자는 양의 전압 또는 음의 전압을 공급할 수 있다. 물론, 제 2 내지 제 6 실시예 중 하나 이상은 제 7 실시예와 조합될 수 있다.
본 발명에 따른 이득-블록-시스템의 실시예 및 본 발명에 따른 혼합기의 실시예 및 본 발명에 따른 이득-블록의 실시예 및 본 발명에 다른 장치의 실시예 및 본 발명에 다른 방법의 실시예는 본 발명에 따른 혼합기-시스템의 실시예에 대응한다.
본 발명은 특히 혼합기-시스템의 유연성은 그 구성에 기초한다는 이해를 기본으로 하며, 특히 보다 유연한 구성을 위해 데이터 입력 신호가 이득-블록에 공급되며 이득 -블록 사이의 접속을 스위칭하기 위해 발진 신호가 스위치에 공급된다는 기본 아이디어에 기초한다.
본 발명은 특히 보다 유연한 혼합기-시스템을 제공하는 문제를 해결하며, 특히 그 성능이 향상되며 쉽게 더욱 향상될 수 있다는 점에서 유리하다.
본 발명의 이들 및 다른 양태는 후술할 실시예를 참조하여 명백해질 것이다.
도 1은 본 발명에 따른 기본 혼합기-시스템을 구성하는 블록도를 도시하고 있다.
도 2는 기본 혼합기-시스템을 향상시키는 본 발명에 따른 이득-블록을 구성하는 블록도를 도시하고 있다.
도 3은 더 높은 고조파(harmonic)를 억제하는 본 발명에 따른 향상된 혼합기-시스템을 구성하는 블록도를 도시하고 있다.
도 4는 본 발명에 따른 장치를 구성하는 블록도를 도시하고 있다.
도 1에 도시된 본 발명에 따른 기본 혼합기 시스템은 예를 들어 바이폴라 트랜지스터 또는 FET(전계 효과 트랜지스터)와 같은 하나의 트랜지스터를 각각 포함하는 4개의 이득-블록(1-4)을 포함한다. 이득-블록(1 및 4)의 제어 전극(B)은 서로 접속되고 (바이어싱을 위해) 저항기(22)를 통해 전압원(41)에 접속되며 데이터 입력 신호를 발생시키는 전류원(30 및 31)의 한 측에 접속된다. 전류원(30,31)의 반대 측은 이득-블록(2 및 3)의 제어 전극(B)에 접속되는데, 이들은 서로 접속되며 (예를 들어 저항기 등과 같은) 제 7 임피던스(17)를 통해 (바이어싱을 위해) 전압원(41)에 접속된다.
이득-블록(1 및 3)의 제 1 메인 전극(C)은 서로 접속되며 (예를 들어 저항기 등과 같은) 제 1 임피던스(11)를 통해 전압원(40, 메인 공급원)에 접속되는 제 1 출력(32)을 구성한다. 이득-블록(2 및 4)의 제 1 메인 전극(C)은 서로 접속되며 (예를 들어 저항기 등과 같은) 제 2 임피던스(12)를 통해 전압원(40)에 접속되는 제 2 출력(33)을 구성한다. 전압원(40 및 41)은 접지에도 접속된다.
이득-블록(1)의 제 2 메인 전극(E)은 (바이어싱을 위해) 전류원(42)을 통해 접지에 접속되며 (예를 들어 저항기 등과 같은) 제 3 임피던스(13)를 통해 (예를 들어 MOSFET과 같은 하나 이상의 스위치를 포함하는) 제 1 스위치(5)의 제 1 메인 전극에 접속된다. 이득-블록(2)의 제 2 메인 전극(E)은 (바이어싱을 위해) 전류원(43)을 통해 접지에 접속되며 (예를 들어 저항기 등과 같은) 제 4 임피던스(14)를 통해 제 1 스위치(5)의 제 2 메인 전극에 접속된다. 스위치(5)의 제어 전극은 제 2 발진 신호를 수신하는 오실레이터(34)의 제 1 출력에 접속된다.
이득-블록(4)의 제 2 메인 전극은 (바이어싱을 위해) 전류원(45)을 통해 접지에 접속되며 (예를 들어 저항기 등과 같은) 제 5 임피던스(15)를 통해 (MOSFET과 같은 하나 이상의 스위치-트랜지스터를 포함하는) 제 2 스위치(6)의 제 1 메인 전극에 접속된다. 이득-블록(3)의 제 2 메인 전극은 (바이어싱을 위해) 전류원(44)을 통해 접지에 접속되며 (예를 들어 저항기 등과 같은) 제 6 임피던스(16)를 통해 제 2 스위치(6)의 제 2 메인 전극에 접속된다. 스위치(6)의 제어 전극은 제 2 발진 신호를 수신하는 오실레이터(34)의 제 2 출력에 접속된다.
본 발명에 따른 혼합기-시스템은 혼합기(스위치 5 및 6)가 이득-블록(1-4)에 포함되어 선형성 및 잡음에 최적화될 수 있다는 점이다. 제 1 및 제 2 발진 신호는 예를 들어 구형파 등과 같은 역 신호이며, 이는 온-상태(낮은 온-저항)의 스위 치(5 및 6) 중 하나와 오프-상태(높은 오프-저항)의 다른 하나를 구동한다. 이득-블록 쌍(1,2 또는 3,4)에 관해, 이득-블록 중 하나는 이득을 제공할 것이며, 그 때 다른 하나는 어떠한 출력 전류도 공급하지 않을 것이다. 물론, 4개 이상의 이득-블록이 구현될 수 있다. 또한, 2개의 이득-블록의 조합 또는 1 또는 2개의 저항기를 하나의 전압-전류 변환기로서 정의할 것이다.
본 발명에 따른 혼합기-시스템은 그 출력(32,33)에서 발진 신호와 데이터 입력 신호의 고주파수(RF) 성분 모두를 거부할 것이다. 충분히 낮은 온-저항을 갖는 스위치(5,6)에 있어서, 선형성은 이득-블록(1-4)의 선형성에 의해서만 결정된다.
도 1에 도시된 기본 혼합기-시스템은 밸런싱된(balanced) (RF) 데이터 입력원으로 구동될 것이다. 단일의 종단 (RF) 데이터 입력원으로 구동될 필요가 있는 경우, 임피던스(14,16,17)는 남게 되는데, 이는 RF 전압이 실질적으로 0이되는 측에 스위치(5,6)의 스위치-트랜지스터 모두가 위치될 필요가 있기 때문이다.
도 2에 도시된 본 발명에 따른 이득-블록(10)은 도 1에 도시된 기본 혼합기-시스템을 향상시킨다. 예를 들어, 이득-블록(10)은 도 1에 도시된 이득-블록(1-4) 중 하나 이상에 대응하며 예를 들어 바이폴라 트랜지스터 또는 FET와 같은 하나의 트랜지스터를 각각 포함하는 제 1(51), 제 2(52), 제 3(53), 제 4(54) 및 제 5(55) 이득-블록-트랜지스터를 포함한다. (예를 들어 npn 종류인) 제 1 이득-블록-트랜지스터(51)의 제어 전극은 이득-블록(10)의 제어 입력(B)을 구성하며, 제 1 이득-블록-트랜지스터(51)의 제 1 메인 전극은 제 1 메인 전극과 (예를 들어 npn 종류인) 제 2 이득-블록-트랜지스터(52)의 제어 전극과 제 3 이득-블록-트랜지스터(53) 의 제어 전극에 접속되며, 제 2 이득-블록-트랜지스터(52)의 제 2 메인 전극은 제 3 이득-블록-트랜지스터(53)의 제 2 메인 전극과 접지에도 접속되는 전압원(57)에 접속되는 전압 유도 단자에 접속된다. 제 1 이득-블록-트랜지스터(51)의 제 2 메인 전극은 (예를 들어 npn 종류인) 제 4 이득-블록-트랜지스터(54)의 제 2 메인 전극과 접지에도 접속되는 전류원(56)에 접속되는 전류 유도 단자에 접속되고, 제 4 이득-블록-트랜지스터(54)의 제어 전극은 이득-블록(10)의 제 2 메인 전극(E)을 구성하고 제 5 이득-블록-트랜지스터(55)의 제 2 메인 전극에 접속되며, 제 4 이득-블록-트랜지스터의 제 1 전극은 제 5 이득-블록-트랜지스터(55)의 제어 전극과 제 3 이득-블록-트랜지스터(53)의 제 1 메인 전극에 접속되고, 제 5 이득-블록-트랜지스터(55)의 제 1 메인 전극은 이득-블록(C)의 제 1 메인 전극을 구성한다.
도 2에 도시된 이득-블록(10)을 도 1에 도시된 각 이득-블록(1-4)에 적용하면, 이 혼합기-시스템의 완전한 밸런싱 성질로 인해, 스위치(5,6)의 스위치-트랜지스터의 기생 캐패시턴스는 어떠한 상이한 RF 신호도 전송하지 않을 것이다. 이는 우수한 성능을 유도한다. 물론, 기타 이득-블록도 제외되지 않고 대신해서 사용될 수 있다.
도 3에 도시된 본 발명에 따른 향상된 혼합기-시스템은 더 높은 고조파(harmonic)를 억제한다. 이 향상된 혼합기-시스템은 도 1에 도시된 본 발명에 따른 기본 혼합기-시스템에 대응하며, 다음의 추가적 특징을 갖는다.
이득-블록(1)의 제 2 메인 전극(E)은 (예를 들어 저항기 등과 같은) 제 8 임피던스(18)를 통해 (예를 들어 하나 이상의 MOSFET과 같은 스위치-트랜지스터를 포 함하는) 제 3 스위치(7)의 제 1 메인 전극에 접속된다. 이득-블록(2)의 제 2 메인 전극(E)은 (예를 들어 저항기 등과 같은) 제 9 임피던스(19)를 통해 제 3 스위치(7)의 제 2 메인 전극에 접속된다. 스위치(7)의 제어 전극은 추가 제 1 발진 신호를 수신하는 추가 오실레이터(35)의 제 1 출력에 접속된다.
이득-블록(4)의 제 2 메인 전극(E)은 (예를 들어 저항기 등과 같은) 제 10 임피던스(20)를 통해 (예를 들어 하나 이상의 MOSFET과 같은 스위치-트랜지스터를 포함하는) 제 4 스위치(8)의 제 1 메인 전극에 접속된다. 이득-블록(3)의 제 2 메인 전극(E)은 (예를 들어 저항기 등과 같은) 제 11 임피던스(21)를 제 4 스위치(8)의 제 2 메인 전극에 접속된다. 스위치(8)의 제어 전극은 다른 제 2 발진 신호를 수신하는 추가 오실레이터(35)의 제 2 출력에 접속된다.
혼합기-시스템에 제 3 및 제 4 스위치(7 및 8)와 추가 오실레이터(35)를 제공함으로써, 예를 들어 이 추가 오실레이터(35)는 3배 또는 5배 또는 7배 등의 추가 구형파 신호를 더 포함하는 추가 발진 신호를 발생시킨다. 예를 들어 (기본) (도 1에 대해 설명한 바와 같은) 구형파 신호, 제 3 또는 제 5 또는 제 7 고조파를 포함하는 발진 신호의 주파수가 억제된다. 그래서, 각 고조파는 억제되고, 2개의 스위치(하나의 혼합기) 및 오실레이터가 추가되어야 한다. 이 제 3 또는 제 5 또는 제 7 고조파 등에 관한 혼합기-시스템의 이득에 의존하여, (추가) 오실레이터에 대한 값 및/또는 (추가) 임피던스에 대한 값이 적합하게 선택되어야 할 것이다.
예를 들어 오실레이터(34 및 35)는 사인 발생기를 포함하는데 이것의 출력은 (사인을 구현파로 변환하는) 리미터(a limiter)의 입력에 접속된다. 오실레이터의 출력에 대한 리미터의 출력에 있어서, 제 1 출력은 (바이어싱을 위해) 저항기를 통해 전압원(41)에 더 접속되고 제 2 출력은 (바이어싱을 위해) 저항기를 통해 전압원(41)에 접속된다. 이와 달리, 하나 이상의 분배기를 통해 하나의 오실레이터로부터 유도될 수도 있다.
예를 들어 도 4에 도시된 본 발명에 따른 장치(60)는 (주파수 이동 또는 주파수 변환을 위해) 하향 혼합될 변조된 신호를 수신하는 수신기에 대응하며 예를 들어 입력 스테이지(61) 및 전술한 바와 같은 도 1과 3에 도시된 혼합기-시스템(62) 및 (예를 들어 하나 이상의 프로세서 및/또는 하나 이상의 이득-블록 등과 같은) 프로세싱 스테이지(63) 및 (하나 이상의 인간-기계-인터페이스 등과 같은) 출력 스테이지(64) 등을 포함한다.
예를 들어 도 4에 도시된 본 발명에 따른 장치(60)는 (주파수 이동 또는 주파수 변환을 위해) 하향 혼합될 변조된 신호를 송신하는 수신기에 대응하며 예를 들어 (예를 들어 하나 이상의 인간-기계-인터페이스 등과 같은) 입력 스테이지(61) 및 (예를 들어 하나 이상의 프로세서 및/또는 하나 이상의 이득-블록 등과 같은) 프로세싱 스테이지(62) 및 전술한 바와 같은 도 1과 3에 도시된 혼합기-시스템(63) 및 (안테나 및/또는 하나 이상의 전력-증폭기 및/또는 하나 이상의 필터 등과 같은) 출력 스테이지(64) 등을 포함한다.
일반적으로, 그러나 배타적이지는 않게, 제 1 메인 전극은 콜렉터 또는 드레인에 대응할 것이며, 제 2 메인 전극은 에미터 또는 소스에 대응할 것이고, 제어 전극은 바이어스 또는 게이트에 대응할 것이다.
"예를 들어" 또는 "A에 있어서" 및 "B에 있어서"라는 표현이 "C"에 있어서 하나 이상의 다른 기능이 동시 또는 차례로 잘 수행된는 것을 배제하는 것은 아니다. "Y에 접속되는 X" 및 "X와 Y 사이의 접속" 및 "X와 Y의 결합"이라는 표현이 X와 Y 사이에 Z라는 구성요소가 존재하는 것을 배제하는 것은 아니다. "P가 Q를 포함한다" 및 "P가 Q를 포함한다" 등의 표현이 R이라는 구성요소도 포함된다는 것을 배제하는 것은 아니다.
전술한 설명은 예시적인 것이지 본 발명을 제한하는 것이 아니라는 것을 유의해야 하며, 당업자는 청구 범위를 벗어나지 않고 많은 다른 실시예를 설계할 수 있다. 청구 범위에서, 괄호 안의 임의의 참조 번호도 청구 범위를 제한하는 것으로 고려되어서는 안 된다. "포함한다"라는 동사와 그 변용은 청구 범위에서 사용되지 않는 구성요소 및 단계의 존재를 배제하지 않는다. 구성요소 앞의 "하나의"라는 표현이 그러한 구성요소가 복수로 존재하는 것을 배제하는 것은 아니다. 본 발명은 여러 개별 구성요소를 포함하는 하드웨어 및 적합하게 프로그래밍된 컴퓨터에 의해 구현될 수 있다. 여러 수단을 열거하는 장치 청구항에서, 이들 여러 수단은 하드웨어의 하나의 동일한 아이템에 포함될 수 있다. 어떤 방법이 상이한 종속항에 인용된다고 해서 이들 방법의 조합이 유리하게 사용될 수 없다는 것은 아니다.
본 발명은 특히 혼합기-시스템의 유연성은 그 구성에 기초한다는 이해를 기본으로 하며, 특히 보다 유연한 구성을 위해 데이터 입력 신호가 이득-블록에 공급되며 이득 -블록 사이의 접속을 스위칭하기 위해 발진 신호가 스위치에 공급된다는 기본 아이디어에 기초한다.
본 발명은 특히 보다 유연한 혼합기-시스템을 제공하는 문제를 해결하며, 특히 그 성능이 향상되며 쉽게 더욱 향상될 수 있다는 점에서 유리하다.

Claims (13)

  1. 이득-블록(gain-blocks, 1-4)과 스위치(5-8)를 포함하는 혼합기 시스템으로서,
    제 1(1), 제 2(2), 제 3(3) 및 제 4(4) 이득-블록의 제어 전극은 데이터 입력 신호를 유도하는 데이터 입력부를 구성하되,
    상기 제 1(1) 및 제 3(3) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 1 임피던스(11)에 접속되며, 상기 제 2(2) 및 제 4(4) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 2 임피던스(12)에 접속되어 출력 신호를 유도하는 출력부(32,33)를 구성하며,
    상기 제 1(1) 및 제 2(2) 이득-블록의 제 2 메인 전극은 제 1 스위치(5)를 통해 서로 접속되고, 상기 제 3(3) 및 제 4 이득-블록(4)의 제 2 메인 전극은 제 2 스위치(6)를 통해 서로 접속되며,
    상기 스위치(5,6)의 제어 전극은 발진 신호를 유도하는 발진 입력부를 구성하는
    혼합기-시스템.
  2. 제 1 항에 있어서,
    상기 각 스위치(5,6)는 적어도 하나의 스위치-트랜지스터를 포함하고,
    상기 각 이득-블록(1-4)은 적어도 하나의 이득-블록-트랜지스터를 포함하는
    혼합기-시스템.
  3. 제 2 항에 있어서,
    상기 제 1 스위치(5)의 제 1 메인 전극은 제 3 임피던스(13)를 통해 상기 제 1 이득-블록(1)의 상기 제 2 메인 전극에 접속되며,
    상기 제 1 스위치(5)의 제 2 메인 전극은 제 4 임피던스(14)를 통해 상기 제 2 이득-블록(2)의 상기 제 2 메인 전극에 접속되고,
    상기 제 2 스위치(6)의 제 1 메인 전극은 제 5 임피던스(15)를 통해 상기 제 4 이득-블록(4)의 상기 제 2 메인 전극에 접속되며,
    상기 제 2 스위치(6)의 제 2 메인 전극은 제 6 스위치 임피던스(16)를 통해 상기 제 3 이득-블록(3)의 상기 제 2 메인 전극에 접속되고,
    상기 제 2(2) 및 제 3(3) 이득-블록의 상기 제어 전극은 제 7 임피던스(17)를 통해 전압 유도 단자에 접속되는
    혼합기-시스템.
  4. 제 2 항에 있어서,
    상기 제 1 스위치(5)의 제 1 메인 전극은 제 3 임피던스(13)를 통해 상기 제 1 이득-블록(1)의 상기 제 2 메인 전극에 접속되며,
    상기 제 1 스위치(5)의 제 2 메인 전극은 상기 제 2 이득-블록(2)의 상기 제 2 메인 전극에 직접 접속되고,
    상기 제 2 스위치(6)의 제 1 메인 전극은 제 5 임피던스(15)를 통해 상기 제 4 이득-블록(4)의 상기 제 2 메인 전극에 접속되며,
    상기 제 2 스위치(6)의 제 2 메인 전극은 상기 제 3 이득-블록(3)의 상기 제 2 메인 전극에 직접 접속되고,
    상기 제 2(2) 및 제 3(3) 이득-블록의 상기 제어 전극은 전압 유도 단자에 직접 접속되는
    혼합기-시스템.
  5. 제 2 항에 있어서,
    상기 혼합기-시스템은 상기 제 1 스위치(5)에 병렬인 제 3 스위치(7) 및 상기 제 2 스위치(6)에 병렬인 제 4 스위치(8)를 포함하되,
    상기 제 3(7) 및 제 4(8) 스위치의 제어 전극은 추가 발진 신호를 유도하는 추가 발진 입력부를 구성하는
    혼합기-시스템.
  6. 제 5 항에 있어서,
    상기 제 3 스위치(7)의 제 1 메인 전극은 제 8 임피던스(18)를 통해 상기 제 1 이득-블록의 상기 제 2 메인 전극에 접속되며,
    상기 제 3 스위치(7)의 제 2 메인 전극은 제 9 임피던스(19)를 통해 상기 제 2 이득-블록(2)의 상기 제 2 메인 전극에 접속되고,
    상기 제 4 스위치(8)의 제 1 메인 전극은 제 10 임피던스(20)를 통해 상기 제 4 이득-블록(4)의 상기 제 2 메인 전극에 접속되며,
    상기 제 4 스위치(8)의 제 2 메인 전극은 제 11 임피던스(21)를 통해 상기 제 3 이득-블록(3)의 상기 제 2 메인 전극에 접속되고,
    상기 제 2(2) 및 제 3(3) 이득-블록의 상기 제어 전극은 제 7 임피던스(17)를 통해 전압 유도 단자에 접속되는
    혼합기-시스템.
  7. 제 5 항에 있어서,
    상기 제 3 스위치(7)의 제 1 메인 전극은 제 8 임피던스(18)를 통해 상기 제 1 이득-블록(1)의 상기 제 2 메인 전극에 접속되며,
    상기 제 3 스위치(7)의 제 2 메인 전극은 상기 제 2 이득-블록(2)의 상기 제 2 메인 전극에 직접 접속되고,
    상기 제 4 스위치(8)의 제 1 메인 전극은 제 10 임피던스(20)를 통해 상기 제 4 이득-블록(4)의 상기 제 2 메인 전극에 접속되며,
    상기 제 4 스위치(8)의 제 2 메인 전극은 상기 제 3 이득-블록(3)의 상기 제 2 메인 전극에 직접 접속되고,
    상기 제 2(2) 및 제 3(3) 이득-블록의 상기 제어 전극은 전압 유도 단자에 직접 접속되는
    혼합기-시스템.
  8. 제 1 항에 있어서,
    상기 각 스위치(5,6)는 적어도 하나의 스위치-트랜지스터를 포함하며,
    상기 각 이득-블록(10)은 적어도 하나의 제 1(51), 제 2(52), 제 3(53), 제 4(54) 및 제 5(55) 이득-블록-트랜지스터를 포함하고,
    상기 제 1 이득-블록-트랜지스터(51)의 제어 전극은 상기 이득-블록(10)의 제어 입력부를 구성하며,
    상기 제 1 이득-블록-트랜지스터(51)의 제 1 메인 전극은 제 1 메인 전극과 상기 제 2 이득-블록-트랜지스터(52)의 제 1 메인 전극과 제어 전극 및 상기 제 3 이득-블록-트랜지스터(53)의 제어 전극에 접속되고,
    상기 제 2 이득-블록-트랜지스터(52)의 제 2 메인 전극은 상기 제 3 이득-블록-트랜지스터(53)의 제 2 메인 전극과 전압 유도 단자에 접속되며,
    상기 제 1 이득-블록-트랜지스터(51)의 제 2 메인 전극은 상기 제 4 이득-블록-트랜지스터(54)의 제 2 메인 전극과 전류 유도 단자에 접속되고,
    상기 제 4 이득-블록-트랜지스터(54)의 제어 전극은 상기 이득-블록(10)의 상기 제 2 메인 전극을 구성하고 상기 제 5 이득-블록-트랜지스터(55)의 제 2 메인 전극에 접속되며,
    상기 제 4 이득-블록-트랜지스터(54)의 제 1 메인 전극은 상기 제 5 이득-블록-트랜지스터(55)의 제어 전극과 상기 제 3 이득-블록-트랜지스터(53)의 제 1 메인 전극에 접속되고,
    상기 제 5 이득-블록-트랜지스터(55)의 제 1 메인 전극은 상기 이득-블록(10)의 제 1 메인 전극을 구성하는
    혼합기-시스템.
  9. 이득-블록(1-4)과 스위치(5-8)를 포함하는 혼합기-시스템에서 사용되는 이득-블록-시스템(1-4)으로서,
    제 1(1), 제 2(2), 제 3(3) 및 제 4(4) 이득-블록의 제어 전극은 데이터 입력 신호를 유도하는 데이터 입력부를 구성하며,
    상기 제 1(1) 및 제 3(3) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 1 임피던스(11)에 접속되고, 상기 제 2(2) 및 제 4(4) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 2 임피던스(12)에 접속되어 출력 신호를 유도하는 출력부를 구성하며,
    상기 제 1(1) 및 제 2(2) 이득-블록의 제 2 메인 전극은 제 1 스위치(5)를 통해 서로 접속되고 상기 제 3(3) 및 제 4(4) 이득-블록의 제 2 메인 전극은 제 2 스위치(6)를 통해 서로 접속되며,
    상기 스위치(5,6)의 제어 전극은 발진 신호를 유도하는 발진 입력부를 구성하고,
    상기 이득-블록-시스템(1-4)은 상기 제 1(1), 상기 제 2(2), 상기 제 3(3) 및 상기 제 4(4) 이득-블록을 포함하는
    이득-블록-시스템.
  10. 이득-블록(1-4)과 스위치(5-8)를 포함하는 혼합기-시스템에서 사용되는 혼합기(5-8)로서,
    제 1(1), 제 2(2), 제 3(3) 및 제 4(4) 이득-블록의 제어 전극은 데이터 입력 신호를 유도하는 데이터 입력부를 구성하며,
    상기 제 1(1) 및 제 3(3) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 1 임피던스(11)에 접속되고, 상기 제 2(2) 및 제 4(4) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 2 임피던스(12)에 접속되어 출력 신호를 유도하는 출력부를 구성하고,
    상기 제 1(1) 및 제 2(2) 이득-블록의 제 2 메인 전극은 제 1 스위치(5)를 통해 서로 접속되고 상기 제 3(3) 및 제 4(4) 이득-블록의 제 2 메인 전극은 제 2 스위치(6)를 통해 서로 접속되며,
    상기 스위치(5,6)의 제어 전극은 발진 신호를 유도하는 발진 입력부를 구성하며,
    상기 혼합기는 제 1(5) 및 제 2(6) 스위치를 포함하는
    혼합기.
  11. 혼합기-시스템에서 사용되고, 적어도 하나의 제 1(51), 제 2(52), 제 3(53), 제 4(54) 및 제 5(55) 이득-블록-트랜지스터를 포함하는 이득-블록(10)으로서,
    상기 제 1 이득-블록-제어-트랜지스터(51)의 제어 전극은 상기 이득-블록(10)의 제어 입력부를 구성하며,
    상기 이득-블록-트랜지스터(51)의 제 1 메인 전극은 상기 제 2 이득-블록-트랜지스터의 제 1 메인 전극과 제어 전극 및 상기 제 3 이득-블록-트랜지스터(53)의 제어 전극에 접속되고,
    상기 제 2 이득-블록-트랜지스터(52)의 제 2 메인 전극은 상기 제 3 이득-블록-트랜지스터(53)의 제 2 메인 전극과 전압 유도 단자에 접속되며,
    상기 제 1 이득-블록-트랜지스터(51)의 제 2 메인 전극은 상기 제 4 이득-블록-트랜지스터(54)의 제 2 메인 전극과 전류 유도 단자에 접속되고,
    상기 제 4 이득-블록-트랜지스터(54)의 제어 전극은 상기 이득-블록(10)의 제 2 메인 전극을 구성하며, 상기 제 5 이득-블록-트랜지스터(55)의 제 2 메인 전극에 접속되며,
    상기 이득-블록-트랜지스터(54)의 제 1 메인 전극은 상기 제 5 이득-블록-트랜지스터(55)의 제어 전극과 상기 제 3 이득-블록-트랜지스터(53)의 제 1 메인 전극에 접속되고,
    상기 제 5 이득-블록-트랜지스터(55)의 제 1 메인 전극은 상기 이득-블록(10)의 제 1 메인 전극을 구성하는
    이득-블록.
  12. 이득-블록(1-4)과 스위치(5-8)를 포함하는 혼합기-시스템(62 또는 63)을 포함하는 장치(60)로서,
    제 1(1), 제 2(2), 제 3(3) 및 제 4(4) 이득-블록은 데이터 입력 신호를 유도하는 데이터 입력부를 구성하고,
    상기 제 1(1) 및 제 3(3) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 1 임피던스(11)에 접속되고, 상기 제 2(2) 및 제 4(4) 이득-블록의 제 1 메인 전극은 서로 접속되면서 제 2 임피던스에 접속되어 출력 신호를 유도하는 출력부를 구성하며,
    상기 제 1(1) 및 제 2(2) 이득-블록의 제 2 메인 전극은 제 1 스위치(5)를 통해 서로 접속되고, 상기 제 3(3) 및 제 4(4) 이득-블록의 제 2 메인 전극은 스위 치(6)를 통해 서로 접속되며,
    상기 스위치(5,6)의 제어 전극은 발진 신호를 유도하는 발진 입력부를 구성하는
    장치.
  13. 이득-블록(1-4)과 스위치(5-8)를 통해 데이터 입력 신호와 발진 신호를 혼합하는 방법으로서,
    제 1(1), 제 2(2), 제 3(3) 및 제 4(4) 이득-블록의 제어 전극에서 데이터 입력 신호를 유도하는 단계와,
    서로 접속되면서 제 1 임피던스(11)에 접속되는 상기 제 1(1) 및 제 3(3) 이득-블록의 제 1 메인 전극과, 서로 접속되면서 제 2 임피던스(12)에 접속되는 상기 제 2(2) 및 제 4(4) 이득-블록의 제 1 메인 전극에서 출력 신호를 유도하는 단계와,
    제 1(5) 및 제 2(6) 스위치의 제어 전극에서 발진 신호를 유도하는 단계를 포함하되,
    상기 제 1(1) 및 제 2(2) 이득-블록의 제 2 메인 전극은 상기 제 1 스위치(5)를 통해 서로 접속되고, 상기 제 3(3) 및 제 4(4) 이득-블록의 제 2 메인 전극은 상기 제 2 스위치(6)를 통해 서로 접속되는
    방법.
KR1020057020399A 2003-04-29 2004-04-27 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법 KR20060009276A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101180.2 2003-04-29
EP03101180 2003-04-29

Publications (1)

Publication Number Publication Date
KR20060009276A true KR20060009276A (ko) 2006-01-31

Family

ID=33395954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020399A KR20060009276A (ko) 2003-04-29 2004-04-27 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법

Country Status (7)

Country Link
US (2) US7282982B2 (ko)
EP (1) EP1620941B1 (ko)
JP (1) JP2006525726A (ko)
KR (1) KR20060009276A (ko)
CN (1) CN100492883C (ko)
AT (1) ATE531123T1 (ko)
WO (1) WO2004098043A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387499B1 (ko) * 2007-01-09 2014-04-21 엘지전자 주식회사 주파수도약을 적용하는 데이터 송신 방법 및주파수도약방식용 부대역 결정 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594555A (en) * 1984-10-29 1986-06-10 Hewlett-Packard Company Frequency selective sampling detector
US4937516A (en) * 1987-11-13 1990-06-26 U.S. Philips Corporation Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter
US5151625A (en) 1990-11-08 1992-09-29 The Ohio State University High frequency BiMOS linear V-I converter, voltage multiplier, mixer
US5334949A (en) * 1992-02-27 1994-08-02 Nec Corporation Differential amplifiers
EP0565299A1 (en) 1992-04-07 1993-10-13 Hughes Aircraft Company Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
US6026286A (en) * 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
KR100204591B1 (ko) 1996-11-18 1999-06-15 정선종 복제 전압-전류 변환기를 사용한 혼합기
EP1067673A3 (de) * 1999-06-30 2001-08-29 Infineon Technologies AG Mischer mit einstellbarer Linearität
GB9915919D0 (en) * 1999-07-08 1999-09-08 Mitel Semiconductor Ltd Radio frequency amplifier
US6975838B1 (en) * 1999-10-21 2005-12-13 Broadcom Corporation Adaptive radio transceiver with noise suppression
EP1128546A1 (en) * 2000-02-28 2001-08-29 Deutsche Thomson-Brandt Gmbh Upconverter mixer circuit
US6965655B1 (en) * 2000-06-20 2005-11-15 Texas Instruments Incorporated Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference
US6807406B1 (en) * 2000-10-17 2004-10-19 Rf Micro Devices, Inc. Variable gain mixer circuit
WO2002045253A1 (fr) 2000-12-01 2002-06-06 Mitsubishi Denki Kabushiki Kaisha Amplificateur haute fréquence
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
AU2003289425A1 (en) * 2002-12-20 2004-07-14 Renesas Technology Corp. Transmission circuit and transmitter/receiver using same
US7107025B2 (en) * 2003-04-25 2006-09-12 Broadcom Corporation High gain, highly linear mixer
US7161406B1 (en) * 2004-04-15 2007-01-09 Xilinx, Inc. Method and apparatus for providing non 2:1 Gilbert cell mixer
US7116172B2 (en) * 2004-11-03 2006-10-03 Texas Instruments Incorporated High-swing folded cascode having a novel gain-boost amplifier

Also Published As

Publication number Publication date
CN100492883C (zh) 2009-05-27
JP2006525726A (ja) 2006-11-09
US7282982B2 (en) 2007-10-16
EP1620941A2 (en) 2006-02-01
US20070052469A1 (en) 2007-03-08
EP1620941B1 (en) 2011-10-26
US20080032657A1 (en) 2008-02-07
WO2004098043A3 (en) 2005-01-06
US7856223B2 (en) 2010-12-21
WO2004098043A2 (en) 2004-11-11
CN1781243A (zh) 2006-05-31
ATE531123T1 (de) 2011-11-15

Similar Documents

Publication Publication Date Title
US8138817B2 (en) Passive harmonic-rejection mixer
EP1157456B1 (en) Direct conversion receiver employing subharmonic frequency translator architecture and related preprocessor
JP5069192B2 (ja) スイッチとして平衡ミキサを使用する方法および装置
US6631257B1 (en) System and method for a mixer circuit with anti-series transistors
KR100487813B1 (ko) 상보 소자를 이용한 싱글엔드형 차동 회로
US8045950B2 (en) Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit
US5438693A (en) R. F. mixer
JP2003536311A (ja) デュアルバンドｆｅｔミクサ
KR100770432B1 (ko) 전류 미러링을 이용한 주파수 변환회로
KR20060009276A (ko) 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법
KR100721171B1 (ko) 주파수 변환회로
US6529074B1 (en) Circuits and methods for output impedance matching in switched mode circuits
JP2002305429A (ja) 変換回路
WO2002007305A1 (en) Linear balanced rf mixer
EP4203307A1 (en) An amplifier circuit for amplifying sinusoid signals
CN104113284B (zh) 换衡器混频器电路
US20230198477A1 (en) Amplifier circuit for amplifying sinusoid signals
JP5001186B2 (ja) 乗算回路及び通信装置
EP1380071A1 (en) Power-mixer architecture for transmitters
JP2001144543A (ja) 周波数逓倍器
JPH06291633A (ja) 信号入断回路
JPH0358506A (ja) 周波数変換器
WO2012044147A1 (en) Mixer circuit and quadrature mixer circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid