JP2006525726A - 利得ブロックとスイッチとを備えるミキサー・システム - Google Patents

利得ブロックとスイッチとを備えるミキサー・システム Download PDF

Info

Publication number
JP2006525726A
JP2006525726A JP2006506906A JP2006506906A JP2006525726A JP 2006525726 A JP2006525726 A JP 2006525726A JP 2006506906 A JP2006506906 A JP 2006506906A JP 2006506906 A JP2006506906 A JP 2006506906A JP 2006525726 A JP2006525726 A JP 2006525726A
Authority
JP
Japan
Prior art keywords
coupled
gain
switch
gain block
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006506906A
Other languages
English (en)
Inventor
エルンスト、ハー．ノードホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006525726A publication Critical patent/JP2006525726A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0007—Dual gate field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

利得ブロック（１〜４）とスイッチ（５〜８）とを備えるミキサー・システムは、それらの構成に応じた柔軟性をもち（洞察）、利得ブロック（１〜４）にデータ入力信号を、利得ブロック（１〜４）間の結合を切り替えるスイッチ（５〜６）に発振信号を供給することによって、より柔軟性を増す（基本的考え）。スイッチ（５〜６）は、スイッチ・トランジスタを含み、利得ブロック（１〜４）は、１つの利得ブロック・トランジスタを含むか、またはミキサー・システムの線形性を高めるために５つの利得ブロック・トランジスタを含む。スイッチ（５〜６）は、主電極を含み、平衡状態では、すべての主電極が、４つのインピーダンス（１３〜１６）を介して利得ブロック（１〜４）に結合される。シングル・エンド状態では、２つの主電極が、２つのインピーダンス（１３、１５、１８、２０）を介して利得ブロック（１〜４）に結合され、他の２つの主電極は、直接、利得ブロック（１〜４）に結合される。スイッチ（５〜６）に対して並列なスイッチ（７〜８）をさらに導入することによって、高調波を抑制することができる。基本ミキサー・システムは、改善された性能をもち、この性能は、容易に、さらに改善することができる。

Description

本発明は、利得ブロックとスイッチとを含むミキサー・システムに関し、また、ミキサー・システムで用いられる利得ブロック・システムに関し、ミキサー・システムで用いられるミキサーに関し、ミキサー・システムで用いられて少なくとも第１、第２、第３、第４、および第５の利得ブロック・トランジスタを有する利得ブロックに関し、ミキサー・システムを備える装置に関し、さらに、データ入力信号と発振信号とを混合するための方法にも関する。
そのような装置は、例えば、ミキサー・システムを介して下方に混合（周波数移動または周波数変換）される変調信号を受信するための受信機に対応し、またはミキサー・システムによって上方に混合（周波数移動または周波数変換）される変調信号を送信するための送信機などに対応する。
従来技術のミキサー・システムは、欧州特許出願公開第０３１６９９９号明細書から知られており、この明細書は、利得ブロック（トランジスタＴ５、Ｔ６）とミキサー（トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４）とを備えるミキサー回路を、図１において、開示している。
知られているミキサー・システムは、なかんずく、柔軟性が不十分であるため、不都合である。
本発明の目的は、なかんずく、より柔軟性の高いミキサー・システムを提供することである。
本発明のさらなる目的は、なかんずく、より柔軟性の高いミキサー・システムで用いられる利得ブロック・システムと、より柔軟性の高いミキサー・システムで用いられるミキサーと、より柔軟性の高いミキサー・システムで用いられる利得ブロックと、より柔軟性の高いミキサー・システムを備える装置と、データ入力信号と発振信号とを混合するためのより柔軟性の高い方法とを提供することである。
本発明によるミキサー・システムは、利得ブロックと、スイッチとを備え、第１、第２、第３、および第４の利得ブロックの制御電極は、データ入力信号を誘導するためのデータ入力を構成し、第１および第３の利得ブロックの第１の主電極は、互いに結合されるとともに第１のインピーダンスに結合され、第２および第４の利得ブロックの第１の主電極は、互いに結合されるとともに、出力信号を誘導するための出力を構成するために第２のインピーダンスに結合され、第１および第２の利得ブロックの第２の主電極は、第１のスイッチを介して互いに結合され、第３および第４の利得ブロックの第２の主電極は、第２のスイッチを介して互いに結合され、スイッチの制御電極は、発振信号を誘導するための発振入力を構成する。
４つの利得ブロックの第１の主電極を出力として使用し、４つの利得ブロックの制御電極をデータ入力として使用し、第１および第２の利得ブロックの第２の主電極を第１のスイッチを介して結合し、第３および第４の利得ブロックの第２の主電極を第２のスイッチを介して結合することによって、また、スイッチの制御電極を発振入力として使用することによって、新しいタイプの柔軟性の高いミキサー・システムが設計される。このミキサー・システムの一定の部分が、一定のパラメータ（性能の一定の部分）に対して責任をもち、ミキサー・システムの他の部分が、他のパラメータ（性能の他の部分）に対して責任をもつことによって、今や複数のパラメータ（性能の複数の部分）を柔軟に改善することができる。
例えば、スイッチが十分に低いオン抵抗をもつならば、ミキサー・システムの線形性は、利得ブロックの線形性によって専ら決定される。
データ入力信号は、例えば、ＲＦ電圧または抵抗を介してＲＦ電圧に変換されるＲＦ電流などのような無線周波（ＲＦ）信号を含む。出力信号は、例えば、ＩＦ電流などのような中間周波（ＩＦ）信号を含む。発振信号は、例えば、発振器から発生し、例えば、方形波電圧または抵抗を介して方形波電圧に変換される方形波電流などのような方形波信号を含む。
信号を誘導する入力は、この入力に入って来る、もしくはこの入力に存在する正の信号に対応してもよく、またはこの入力から出て行く、もしくはこの入力に存在する負の信号に対応してもよく、またこれらの反対でもよい。信号を誘導する出力は、この出力から出て行く、もしくはこの出力に存在する正の信号に対応してもよく、またはこの出力に入って来る、もしくはこの出力に存在する負の信号に対応してもよく、またこれらの反対でもよい。
本発明によるミキサー・システムの一実施形態は、少なくとも１つのスイッチ・トランジスタを備える各スイッチと、少なくとも１つの利得ブロック・トランジスタを備える各利得ブロックとによって規定される。
各スイッチに１つのスイッチ・トランジスタを設け、各利得ブロックに１つの利得ブロック・トランジスタを設けることによって、僅かなチップ表面しか必要としない簡単な一実施形態が作成される。
本発明によるミキサー・システムの一実施形態は、第３、第４、第５、第６、および第７のインピーダンスによって規定される。
ミキサー・システムに第３、第４、第５、第６、および第７のインピーダンスを設けることによって、平衡データ入力源によって駆動されたとき、差動データ入力信号を全くまたは少ししか伝えないスイッチ・トランジスタの寄生容量のため、良好な性能（低雑音、低歪み）をもつミキサー・システムが作成される。
本発明によるミキサー・システムの一実施形態は、第３および第５のインピーダンスによって規定される。
ミキサー・システムに第３および第５のインピーダンスを設け、第４、第６、および第７のインピーダンスを除去することによって、ミキサー・システムを（シングル・エンド・データ入力源によって）シングル・エンド・モードで駆動することができる。
本発明によるミキサー・システムの一実施形態は、第３および第４のスイッチによって規定される。
ミキサー・システムに第１のスイッチと並列する第３のスイッチと、第２のスイッチと並列する第４のスイッチとを設け、第３および第４のスイッチ制御電極が、さらなる発振信号を誘導し、さらなる発振信号が、例えば、さらなる発振器から発生し、例えば、方形波信号を含む発振信号の周波数の、例えば、３倍または５倍または７倍で、例えば、方形波信号を含むことによって、第３または第５または第７高調波などが抑制される。もちろん、この第３または第５または第７高調波などに関連するミキサー・システムの利得に応じて、（さらなる）発振器の値、および／または（さらなる）インピーダンスの値を適切に選択する必要がある。
本発明によるミキサー・システムの一実施形態は、第８、第９、第１０、第１１、および第７のインピーダンスによって規定される。
ミキサー・システムに第８、第９、第１０、第１１、および第７のインピーダンスを設けることによって、平衡データ入力源によって駆動されたとき、差動データ入力信号を全くまたは少ししか伝えないスイッチ・トランジスタの寄生容量のため、良好な性能（低雑音、低歪み）をもつミキサー・システムが作成される。
本発明によるミキサー・システムの一実施形態は、第８および第１０のインピーダンスによって規定される。
ミキサー・システムに第８および第１０のインピーダンスを設け、第９、第１１、および第７のインピーダンスを除去することによって、ミキサー・システムを（シングル・エンド・データ入力源によって）シングル・エンド・モードで駆動することができる。もちろん、第５および第６の実施形態はそれぞれ、第２および第３の実施形態とそれぞれ組み合わせることができる。
本発明によるミキサー・システムの一実施形態は、第１、第２、第３、第４、および第５の利得ブロック・トランジスタによって規定される。
各スイッチに１つのスイッチ・トランジスタを設け、各利得ブロックに第１、第２、第３、第４、および第５の利得ブロック・トランジスタを設けることによって、複数のステージにわたって負のフィードバックを与えるこの利得ブロックのため、線形性の高いミキサー・システムが作成される。このミキサー・システムは、（完全平衡状態の結果）差動データ入力信号を全く伝えないスイッチ・トランジスタの寄生容量のため、優れた性能（低雑音、低歪み）をもつ。
電流誘導端子は、端子を出て、負荷へと流れる正の電流を供給してもよく、または負荷を介して、端子に入る負の電流を供給してもよく、またこれらの反対でもよい。電圧誘導端子は、正の電圧を供給してもよく、または負の電圧を供給してもよい。もちろん、第２から第６の実施形態の１つまたは複数は、この第７の実施形態と組み合わせることができる。
本発明による利得ブロック・システム、本発明によるミキサー、本発明による利得ブロック、本発明による装置、および本発明による方法の実施形態は、本発明によるミキサー・システムの実施形態と対応する。
本発明は、なかんずく、ミキサー・システムの柔軟性はその構成に依存するという洞察に基づいており、また、なかんずく、より柔軟性の高い構成とするためには、利得ブロックにデータ入力信号を供給し、利得ブロック間の結合を切り替えるスイッチに発振信号を供給するべきであるという基本的考えに基づいている。
本発明は、なかんずく、より柔軟性の高いミキサー・システムを提供するという問題を解決し、なかんずく、その性能が改善され、容易に、さらに改善することができるという点で有利である。
本発明の上記およびその他の態様は、以下本明細書で説明する実施形態から明らかとなり、以下本明細書で説明する実施形態を参照しながら解明される。
図１に示す本発明による基本ミキサー・システムは、４つの利得ブロック１〜４を備え、各利得ブロックは、例えば、バイポーラ・トランジスタまたは電界効果トランジスタ（ＦＥＴ）など、１つのトランジスタを含む。利得ブロック１および４の制御電極（Ｂ）は、互いに結合され、抵抗２２を介して（バイアスのための）電圧源４１に結合され、データ入力信号を発生させる電流源３０、３１の一方側に結合される。電流源３０、３１の他方側は、利得ブロック２および３の制御電極（Ｂ）に結合され、利得ブロック２および３の制御電極（Ｂ）は、互いに結合され、（例えば、抵抗などの）第７のインピーダンス１７を介して（バイアスのための）電圧源４１に結合される。
利得ブロック１および３の第１の主電極（Ｃ）は、互いに結合され、（例えば、抵抗などの）第１のインピーダンス１１を介して電圧源４０（主電源）に結合される第１の出力３２を構成する。利得ブロック２および４の第１の主電極（Ｃ）は、互いに結合され、（例えば、抵抗などの）第２のインピーダンス１２を介して電圧源４０に結合される第２の出力３３を構成する。電圧源４０、４１は、さらにグランドに結合される。
利得ブロック１の第２の主電極（Ｅ）は、（バイアスのための）電流源４２を介してグランドに結合され、（例えば、抵抗などの）第３のインピーダンス１３を介して、（例えば、ＭＯＳＦＥＴなど、１つまたは複数のスイッチ・トランジスタを備える）第１のスイッチ５の第１の主電極に結合される。利得ブロック２の第２の主電極（Ｅ）は、（バイアスのための）電流源４３を介してグランドに結合され、（例えば、抵抗などの）第４のインピーダンス１４を介して、第１のスイッチ５の第２の主電極に結合される。スイッチ５の制御電極は、第１の発振信号を受信するため、発振器３４の第１の出力に結合される。
利得ブロック４の第２の主電極（Ｅ）は、（バイアスのための）電流源４５を介してグランドに結合され、（例えば、抵抗などの）第５のインピーダンス１５を介して、（例えば、ＭＯＳＦＥＴなど、１つまたは複数のスイッチ・トランジスタを備える）第２のスイッチ６の第１の主電極に結合される。利得ブロック３の第２の主電極（Ｅ）は、（バイアスのための）電流源４４を介してグランドに結合され、（例えば、抵抗などの）第６のインピーダンス１６を介して、第２のスイッチ６の第２の主電極に結合される。スイッチ６の制御電極は、第２の発振信号を受信するため、発振器３４の第２の出力に結合される。
本発明によるミキサー・システムは、ミキサー（スイッチ５および６）が、線形性および雑音に関して最適化し得る利得ブロック１〜４に埋め込まれるという利点をもつ。第１および第２の発振信号は、例えば、方形波信号などのような逆信号であり、オン状態（低いオン抵抗）においてスイッチ５および６の一方を駆動し、オフ状態（高いオフ抵抗）においてスイッチ５および６の他方を駆動する。利得ブロック１、２の対または３、４の対について、一方の利得ブロックが利得を提供する場合、その時、他方の利得ブロックは出力電流を全く供給しない。もちろん、５以上の利得ブロックを実装してもよい。さらに、２つの利得ブロックと１つまたは２つの抵抗とを組み合わせたものを、電圧／電流変換器として定義してもよい。
本発明によるミキサー・システムは、出力３２、３３において、発振信号と、データ入力信号の無線周波（ＲＦ）成分とを共に排除する。十分に低いオン抵抗をもつスイッチ５、６の場合、その線形性は、利得ブロック１〜４の線形性によって専ら決定される。
図１に示す基本ミキサー・システムは、平衡（ＲＦ）データ入力源によって駆動される。シングル・エンド（ＲＦ）データ入力源によって駆動する必要がある場合は、ＲＦ電圧が実質的に０となる側にスイッチ５、６のスイッチ・トランジスタを配置する必要があるので、インピーダンス１４、１６、１７は取り除くべきである。
図２に示す本発明による利得ブロック１０は、改善された線形性をもつことによって、図１に示す基本ミキサー・システムを改良する。利得ブロック１０は、例えば、図１に示す利得ブロック１〜４の１つまたは複数に対応し、第１の利得ブロック・トランジスタ５１と、第２の利得ブロック・トランジスタ５２と、第３の利得ブロック・トランジスタ５３と、第４の利得ブロック・トランジスタ５４と、第５の利得ブロック・トランジスタ５５とを備え、各利得ブロック・トランジスタは、例えば、バイポーラ・トランジスタまたは電界効果トランジスタ（ＦＥＴ）など、１つのトランジスタを含む。第１の利得ブロック・トランジスタ５１（例えば、ｎｐｎ型）の制御電極は、利得ブロック１０の制御入力（Ｂ）を構成し、第１の利得ブロック・トランジスタ５１の第１の主電極は、第２の利得ブロック・トランジスタ５２（例えば、ｐｎｐ型）の第１の主電極と制御電極とに結合され、第３の利得ブロック・トランジスタ５３（例えば、ｐｎｐ型）の制御電極に結合され、第２の利得ブロック・トランジスタ５２の第２の主電極は、第３の利得ブロック・トランジスタ５３の第２の主電極に結合され、電圧源５７に結合される電圧誘導端子に結合され、電圧源５７はさらに、グランドに結合される。第１の利得ブロック・トランジスタ５１の第２の主電極は、第４の利得ブロック・トランジスタ５４（例えば、ｎｐｎ型）の第２の主電極と、電流源５６に結合される電流誘導端子とに結合され、電流源５６はさらに、グランドに結合され、第４の利得ブロック・トランジスタ５４の制御電極は、利得ブロック１０の第２の主電極（Ｅ）を構成し、第５の利得ブロック・トランジスタ５５（例えば、ｎｐｎ型）の第２の主電極に結合され、第４の利得ブロック・トランジスタ５４の第１の主電極は、第５の利得ブロック・トランジスタ５５の制御電極と、第３の利得ブロック・トランジスタ５３の第１の主電極に結合され、第５の利得ブロック・トランジスタ５５の第１の主電極は、利得ブロックの第１の主電極（Ｃ）を構成する。
図２に示す利得ブロック１０を図１に示す各利得ブロック１〜４に適応する場合、このミキサー・システムの完全平衡という性質のため、スイッチ５、６のスイッチ・トランジスタの寄生容量は、差動ＲＦ信号を全く伝えない。これによって、性能は優れたものとなる。もちろん、その他の代替的な利得ブロックを排除すべきではなく、代わりに使用してもよい。
図３に示す本発明による改良ミキサー・システムは、より高い高調波を抑制する。この改良ミキサー・システムは、以下の点が追加された、図１に示す本発明による基本ミキサー・システムに対応する。
利得ブロック１の第２の主電極（Ｅ）は、（例えば、抵抗などの）第８のインピーダンス１８を介して、（例えば、ＭＯＳＦＥＴなど、１つまたは複数のスイッチ・トランジスタを備える）第３のスイッチ７の第１の主電極に結合される。利得ブロック２の第２の主電極（Ｅ）は、（例えば、抵抗などの）第９のインピーダンス１９を介して、第３のスイッチ７の第２の主電極に結合される。スイッチ７の制御電極は、さらなる第１の発振信号を受信するため、さらなる発振器３５の第１の出力に結合される。
利得ブロック４の第２の主電極（Ｅ）は、（例えば、抵抗などの）第１０のインピーダンス２０を介して、（例えば、ＭＯＳＦＥＴなど、１つまたは複数のスイッチ・トランジスタを備える）第４のスイッチ８の第１の主電極に結合される。利得ブロック３の第２の主電極（Ｅ）は、（例えば、抵抗などの）第１１のインピーダンス２１を介して、第４のスイッチ８の第２の主電極に結合される。スイッチ８の制御電極は、さらなる第２の発振信号を受信するため、さらなる発振器３５の第２の出力に結合される。
第３のスイッチ７と、第４のスイッチ８と、例えば、３倍または５倍または７倍などで、例えば、方形波信号を含むさらなる発振信号を例えば発生させる、さらなる発振器３５とをミキサー・システムに設けることによって、例えば、（図１に関して説明したような）（基本）方形波信号、第３または第５または第７高調波などを含む（基本）発振信号の周波数が抑制される。そのため、抑制する各高調波につき、２つのスイッチ（１つのミキサー）と、１つの発振器を追加する必要がある。この第３または第５または第７高調波などに関連するミキサー・システムの利得に応じて、（さらなる）発振器の値、および／または（さらなる）インピーダンスの値を適切に選択する必要がある。
発振器３４および３５は各々、例えば、正弦波発生器を含み、正弦波発生器の出力は、（正弦波を方形波に変換するため）振幅制限器の入力に結合される。発振器の出力となる振幅制限器の出力は、第１の出力がさらに、抵抗を介して（バイアスのための）電圧源４１に結合され、第２の出力がさらに、抵抗を介して（バイアスのための）電圧源４１に結合される。代替として、発振信号は、単一の発振器から１つまたは複数の分周器を介して取り出してもよい。
図４に示す本発明による装置６０は、例えば、下方に混合（周波数移動または周波数変換）される変調信号を受信するための受信機に対応し、その場合、例えば、入力ステージ６１（例えば、アンテナ、および／または１つまたは複数の前置増幅器、および／または１つまたは複数のフィルタなど）と、図１および図３に示し、上で説明したようなミキサー・システム６２と、処理ステージ６３（例えば、１つまたは複数のプロセッサ、および／または１つまたは複数の利得ブロックなど）と、出力ステージ６４（例えば、１つまたは複数のマン・マシン・インタフェースなど）と、などを備える。
または、図４に示す本発明による装置６０は、例えば、上方に混合（周波数移動または周波数変換）される変調信号を送信するための送信機などに対応し、入力ステージ６１（例えば、１つまたは複数のマン・マシン・インタフェースなど）と、処理ステージ６２（例えば、１つまたは複数のプロセッサ、および／または１つまたは複数の利得ブロックなど）と、図１および図３に示し、上で説明したようなミキサー・システム６３と、出力ステージ６４（例えば、アンテナ、および／または１つまたは複数の電力増幅器、および／または１つまたは複数のフィルタなど）と、などを備える。
一般に、第１の主電極は、コレクタまたはドレインに対応し、第２の主電極は、エミッタまたはソースに対応し、制御電極は、ベーシスまたはゲートに対応するが、これに限るものではない。
例えば、「Ａに関する（ｆｏｒ Ａ）」や「Ｂに関する（ｆｏｒ Ｂ）」における表現「に関する（ｆｏｒ）」は、「Ｃに関する（ｆｏｒ Ｃ）」のような１つまたは複数の他の機能が、同時であろうとなかろうと、同様に実行されることを排除するものではない。表現「Ｙに結合されるＸ（Ｘ ｃｏｕｐｌｅｄ ｔｏ Ｙ）」や「ＸとＹとの間の結合（ａ ｃｏｕｐｌｉｎｇ ｂｅｔｗｅｅｎ Ｘ ａｎｄ Ｙ）」や「ＸとＹとを結合する（ｃｏｕｐｌｉｎｇ／ｃｏｕｐｌｅｓ Ｘ ａｎｄ Ｙ）」などは、ＸとＹとの間に要素Ｚが存在することを排除するものではない。表現「ＰはＱを備える（Ｐ ｃｏｍｐｒｉｓｅｓ Ｑ）」や「Ｑを備えるＰ（Ｐ ｃｏｍｐｒｉｓｉｎｇ Ｑ）」などは、要素Ｒが同様に備えられる／含まれることを排除するものではない。
上述の実施形態は、本発明を限定するものではなく、本発明を説明するものであり、当業者であれば、添付の特許請求の範囲の範囲から逸脱することなく、多くの代替実施形態を考案できるであろうことに留意されたい。特許請求の範囲において、括弧で括られた参照符号は、その請求項を限定するものと解釈すべきではない。動詞「備える（ｃｏｍｐｒｉｓｅ）」およびその活用形の使用は、請求項で述べられた要素またはステップ以外の要素またはステップの存在を排除するものではない。要素の前に付された冠詞「１つの（ａ／ａｎ）」は、複数のそのような要素が存在することを排除するものではない。本発明は、複数の別個の要素を備えるハードウェアによって、また適切にプログラムされたコンピュータによって実施してもよい。複数の手段を列挙した装置の請求項では、これらの手段の複数を、全く同一のハードウェア品によって実施してもよい。ある手段が互いに異なる従属請求項で述べられているという単なる事実は、それらの手段の組み合わせを有利に使用できないことを表すものではない。
本発明は、なかんずく、ミキサー・システムの柔軟性はその構成に依存するという洞察に基づいており、また、なかんずく、より柔軟性の高い構成とするためには、利得ブロックにデータ入力信号を供給し、利得ブロック間の結合を切り替えるスイッチに発振信号を供給すべきであるという基本的考えに基づいている。
本発明は、なかんずく、より柔軟性の高いミキサー・システムを提供するという問題を解決し、なかんずく、その性能が改善され、容易に、さらに改善することができるという点で有利である。
本発明による基本ミキサー・システムを示したブロック図である。 基本ミキサー・システムを改良するための本発明による利得ブロックを示したブロック図である。 より高い高調波を抑制する本発明による改良ミキサー・システムを示したブロック図である。 本発明による装置を示したブロック図である。

Claims (13)

  1. 利得ブロックと、スイッチとを備え、第１、第２、第３、および第４の利得ブロックの制御電極は、データ入力信号を誘導するためのデータ入力を構成し、前記第１および第３の利得ブロックの第１の主電極は、互いに結合されるとともに第１のインピーダンスに結合され、前記第２および第４の利得ブロックの第１の主電極は、互いに結合されるとともに、出力信号を誘導するための出力を構成するために第２のインピーダンスに結合され、前記第１および第２の利得ブロックの第２の主電極は、第１のスイッチを介して互いに結合され、前記第３および第４の利得ブロックの第２の主電極は、第２のスイッチを介して互いに結合され、前記スイッチの制御電極は、発振信号を誘導するための発振入力を構成するミキサー・システム。
  2. 各スイッチが、少なくとも１つのスイッチ・トランジスタを備え、各利得ブロックが、少なくとも１つの利得ブロック・トランジスタを備える、請求項１に記載のミキサー・システム。
  3. 前記第１のスイッチの第１の主電極は、第３のインピーダンスを介して、前記第１の利得ブロックの前記第２の主電極に結合され、前記第１のスイッチの第２の主電極は、第４のインピーダンスを介して、前記第２の利得ブロックの前記第２の主電極に結合され、前記第２のスイッチの第１の主電極は、第５のインピーダンスを介して、前記第４の利得ブロックの前記第２の主電極に結合され、前記第２のスイッチの第２の主電極は、第６のインピーダンスを介して、前記第３の利得ブロックの前記第２の主電極に結合され、前記第２および第３の利得ブロックの前記制御電極は、第７のインピーダンスを介して、電圧誘導端子に結合される、請求項２に記載のミキサー・システム。
  4. 前記第１のスイッチの第１の主電極は、第３のインピーダンスを介して、前記第１の利得ブロックの前記第２の主電極に結合され、前記第１のスイッチの第２の主電極は、直接、前記第２の利得ブロックの前記第２の主電極に結合され、前記第２のスイッチの第１の主電極は、第５のインピーダンスを介して、前記第４の利得ブロックの前記第２の主電極に結合され、前記第２のスイッチの第２の主電極は、直接、前記第３の利得ブロックの前記第２の主電極に結合され、前記第２および第３の利得ブロックの前記制御電極は、直接、電圧誘導端子に結合される、請求項２に記載のミキサー・システム。
  5. 前記第１のスイッチに対して並列な第３のスイッチと、前記第２のスイッチに対して並列な第４のスイッチとを備え、前記第３および第４のスイッチの制御電極は、さらなる発振信号を誘導するためのさらなる発振入力を構成する、請求項２に記載のミキサー・システム。
  6. 前記第３のスイッチの第１の主電極は、第８のインピーダンスを介して、前記第１の利得ブロックの前記第２の主電極に結合され、前記第３のスイッチの第２の主電極は、第９のインピーダンスを介して、前記第２の利得ブロックの前記第２の主電極に結合され、前記第４のスイッチの第１の主電極は、第１０のインピーダンスを介して、前記第４の利得ブロックの前記第２の主電極に結合され、前記第４のスイッチの第２の主電極は、第１１のインピーダンスを介して、前記第３の利得ブロックの前記第２の主電極に結合され、前記第２および第３の利得ブロックの前記制御電極は、第７のインピーダンスを介して、電圧誘導端子に結合される、請求項５に記載のミキサー・システム。
  7. 前記第３のスイッチの第１の主電極は、第８のインピーダンスを介して、前記第１の利得ブロックの前記第２の主電極に結合され、前記第３のスイッチの第２の主電極は、直接、前記第２の利得ブロックの前記第２の主電極に結合され、前記第４のスイッチの第１の主電極は、第１０のインピーダンスを介して、前記第４の利得ブロックの前記第２の主電極に結合され、前記第４のスイッチの第２の主電極は、直接、前記第３の利得ブロックの前記第２の主電極に結合され、前記第２および第３の利得ブロックの前記制御電極は、直接、電圧誘導端子に結合される、請求項５に記載のミキサー・システム。
  8. 各スイッチが、少なくとも１つのスイッチ・トランジスタを備え、各利得ブロックが、第１、第２、第３、第４、および第５の利得ブロック・トランジスタを少なくとも備え、前記第１の利得ブロック・トランジスタの制御電極は、前記利得ブロックの制御入力を構成し、前記第１の利得ブロック・トランジスタの第１の主電極は、前記第２の利得ブロック・トランジスタの第１の主電極および制御電極と、前記第３の利得ブロック・トランジスタの制御電極とに結合され、前記第２の利得ブロック・トランジスタの第２の主電極は、前記第３の利得ブロック・トランジスタの第２の主電極と、電圧誘導端子とに結合され、前記第１の利得ブロック・トランジスタの第２の主電極は、前記第４の利得ブロック・トランジスタの第２の主電極と、電流誘導端子とに結合され、前記第４の利得ブロック・トランジスタの制御電極は、前記利得ブロックの第２の主電極を構成し、前記第５の利得ブロック・トランジスタの第２の主電極に結合され、前記第４の利得ブロック・トランジスタの第１の主電極は、前記第５の利得ブロック・トランジスタの制御電極と、前記第３の利得ブロック・トランジスタの第１の主電極と、に結合され、前記第５の利得ブロック・トランジスタの第１の主電極は、前記利得ブロックの第１の主電極を構成する、請求項１に記載のミキサー・システム。
  9. 利得ブロックと、スイッチとを備えるミキサー・システムで用いられる利得ブロック・システムであって、第１、第２、第３、および第４の利得ブロックの制御電極は、データ入力信号を誘導するためのデータ入力を構成し、前記第１および第３の利得ブロックの第１の主電極は、互いに結合されるとともに、第１のインピーダンスに結合され、前記第２および第４の利得ブロックの第１の主電極は、互いに結合されるとともに、出力信号を誘導するための出力を構成するために第２のインピーダンスに結合され、前記第１および第２の利得ブロックの第２の主電極は、第１のスイッチを介して互いに結合され、前記第３および第４の利得ブロックの第２の主電極は、第２のスイッチを介して互いに結合され、前記スイッチの制御電極は、発振信号を誘導するための発振入力を構成し、利得ブロック・システムは、前記第１、第２、第３、および第４の利得ブロックを備える利得ブロック・システム。
  10. 利得ブロックと、スイッチとを備えるミキサー・システムで用いられるミキサーであって、第１、第２、第３、および第４の利得ブロックの制御電極は、データ入力信号を誘導するためのデータ入力を構成し、前記第１および第３の利得ブロックの第１の主電極は、互いに結合されるとともに、第１のインピーダンスに結合され、前記第２および第４の利得ブロックの第１の主電極は、互いに結合されるとともに、出力信号を誘導するための出力を構成するために第２のインピーダンスに結合され、前記第１および第２の利得ブロックの第２の主電極は、第１のスイッチを介して互いに結合され、前記第３および第４の利得ブロックの第２の主電極は、第２のスイッチを介して互いに結合され、前記スイッチの制御電極は、発振信号を誘導するための発振入力を構成し、ミキサーは、前記第１および第２のスイッチを備えるミキサー。
  11. ミキサー・システムで用いられ、少なくとも第１、第２、第３、第４、および第５の利得ブロック・トランジスタを備える利得ブロックであって、前記第１の利得ブロック・トランジスタの制御電極は、前記利得ブロックの制御入力を構成し、前記第１の利得ブロック・トランジスタの第１の主電極は、前記第２の利得ブロック・トランジスタの第１の主電極および制御電極と、前記第３の利得ブロック・トランジスタの制御電極とに結合され、前記第２の利得ブロック・トランジスタの第２の主電極は、前記第３の利得ブロック・トランジスタの第２の主電極と、電圧誘導端子と、に結合され、前記第１の利得ブロック・トランジスタの第２の主電極は、前記第４の利得ブロック・トランジスタの第２の主電極と、電流誘導端子とに結合され、前記第４の利得ブロック・トランジスタの制御電極は、前記利得ブロックの第２の主電極を構成し、前記第５の利得ブロック・トランジスタの第２の主電極に結合され、前記第４の利得ブロック・トランジスタの第１の主電極は、前記第５の利得ブロック・トランジスタの制御電極と、前記第３の利得ブロック・トランジスタの第１の主電極とに結合され、前記第５の利得ブロック・トランジスタの第１の主電極は、前記利得ブロックの第１の主電極を構成する利得ブロック。
  12. 利得ブロックと、スイッチとを含むミキサー・システムを備える装置であって、第１、第２、第３、および第４の利得ブロックの制御電極は、データ入力信号を誘導するためのデータ入力を構成し、前記第１および第３の利得ブロックの第１の主電極は、互いに結合されるとともに、第１のインピーダンスに結合され、前記第２および第４の利得ブロックの第１の主電極は、互いに結合されるとともに、出力信号を誘導するための出力を構成するために第２のインピーダンスに結合され、前記第１および第２の利得ブロックの第２の主電極は、第１のスイッチを介して互いに結合され、前記第３および第４の利得ブロックの第２の主電極は、第２のスイッチを介して互いに結合され、前記スイッチの制御電極は、発振信号を誘導するための発振入力を構成する装置。
  13. データ入力信号と発振信号とを利得ブロックとスイッチとを介して混合するための方法であって、第１、第２、第３、および第４の利得ブロックの制御電極においてデータ入力信号を誘導するステップと、互いに結合されるとともに、第１のインピーダンスに結合される前記第１および第３の利得ブロックの第１の主電極と、互いに結合されるとともに、第２のインピーダンスに結合される前記第２および第４の利得ブロックの第１の主電極とにおいて、出力信号を誘導するステップと、第１および第２のスイッチの制御電極において発振信号を誘導するステップと、を備え、前記第１および第２の利得ブロックの第２の主電極は、前記第１のスイッチを介して互いに結合され、前記第３および第４の利得ブロックの第２の主電極は、前記第２のスイッチを介して互いに結合される方法。
JP2006506906A 2003-04-29 2004-04-27 利得ブロックとスイッチとを備えるミキサー・システム Ceased JP2006525726A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101180 2003-04-29
PCT/IB2004/050524 WO2004098043A2 (en) 2003-04-29 2004-04-27 Mixer-system with gain-blocks and switches

Publications (1)

Publication Number Publication Date
JP2006525726A true JP2006525726A (ja) 2006-11-09

Family

ID=33395954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506906A Ceased JP2006525726A (ja) 2003-04-29 2004-04-27 利得ブロックとスイッチとを備えるミキサー・システム

Country Status (7)

Country Link
US (2) US7282982B2 (ja)
EP (1) EP1620941B1 (ja)
JP (1) JP2006525726A (ja)
KR (1) KR20060009276A (ja)
CN (1) CN100492883C (ja)
AT (1) ATE531123T1 (ja)
WO (1) WO2004098043A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387499B1 (ko) * 2007-01-09 2014-04-21 엘지전자 주식회사 주파수도약을 적용하는 데이터 송신 방법 및주파수도약방식용 부대역 결정 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594555A (en) * 1984-10-29 1986-06-10 Hewlett-Packard Company Frequency selective sampling detector
US4937516A (en) * 1987-11-13 1990-06-26 U.S. Philips Corporation Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter
US5151625A (en) 1990-11-08 1992-09-29 The Ohio State University High frequency BiMOS linear V-I converter, voltage multiplier, mixer
US5334949A (en) * 1992-02-27 1994-08-02 Nec Corporation Differential amplifiers
EP0565299A1 (en) 1992-04-07 1993-10-13 Hughes Aircraft Company Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
US6026286A (en) * 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
KR100204591B1 (ko) 1996-11-18 1999-06-15 정선종 복제 전압-전류 변환기를 사용한 혼합기
EP1067673A3 (de) * 1999-06-30 2001-08-29 Infineon Technologies AG Mischer mit einstellbarer Linearität
GB9915919D0 (en) * 1999-07-08 1999-09-08 Mitel Semiconductor Ltd Radio frequency amplifier
US6975838B1 (en) * 1999-10-21 2005-12-13 Broadcom Corporation Adaptive radio transceiver with noise suppression
EP1128546A1 (en) * 2000-02-28 2001-08-29 Deutsche Thomson-Brandt Gmbh Upconverter mixer circuit
US6965655B1 (en) * 2000-06-20 2005-11-15 Texas Instruments Incorporated Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference
US6807406B1 (en) * 2000-10-17 2004-10-19 Rf Micro Devices, Inc. Variable gain mixer circuit
WO2002045253A1 (fr) 2000-12-01 2002-06-06 Mitsubishi Denki Kabushiki Kaisha Amplificateur haute fréquence
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
WO2004057768A1 (ja) * 2002-12-20 2004-07-08 Renesas Technology Corp. 送信回路およびそれを用いた送受信機
US7107025B2 (en) * 2003-04-25 2006-09-12 Broadcom Corporation High gain, highly linear mixer
US7161406B1 (en) * 2004-04-15 2007-01-09 Xilinx, Inc. Method and apparatus for providing non 2:1 Gilbert cell mixer
US7116172B2 (en) * 2004-11-03 2006-10-03 Texas Instruments Incorporated High-swing folded cascode having a novel gain-boost amplifier

Also Published As

Publication number Publication date
CN100492883C (zh) 2009-05-27
EP1620941B1 (en) 2011-10-26
EP1620941A2 (en) 2006-02-01
US7282982B2 (en) 2007-10-16
ATE531123T1 (de) 2011-11-15
US20070052469A1 (en) 2007-03-08
KR20060009276A (ko) 2006-01-31
WO2004098043A2 (en) 2004-11-11
US7856223B2 (en) 2010-12-21
CN1781243A (zh) 2006-05-31
US20080032657A1 (en) 2008-02-07
WO2004098043A3 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
US6308058B1 (en) Image reject mixer
JP5069192B2 (ja) スイッチとして平衡ミキサを使用する方法および装置
EP1278301A2 (en) Direct conversion receiver employing subharmonic frequency translator architecture and related preprocessor
US6631257B1 (en) System and method for a mixer circuit with anti-series transistors
US8045950B2 (en) Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit
JP2002141751A (ja) 集積回路実装用出力段付きミキサ回路
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
JP2004120478A (ja) ミキサ回路及び差動増幅回路
JP2006525726A (ja) 利得ブロックとスイッチとを備えるミキサー・システム
JP2003536311A (ja) デュアルバンドｆｅｔミクサ
KR100770432B1 (ko) 전류 미러링을 이용한 주파수 변환회로
KR100721171B1 (ko) 주파수 변환회로
US6529074B1 (en) Circuits and methods for output impedance matching in switched mode circuits
JP2002305429A (ja) 変換回路
JP4507492B2 (ja) 送信装置のためのパワーミキサアーキテクチャ
WO2003079538A1 (fr) Convertisseur de frequence
JP2005323030A (ja) スイッチ半導体集積回路
CN104113284B (zh) 换衡器混频器电路
EP4203307A1 (en) An amplifier circuit for amplifying sinusoid signals
US20230198477A1 (en) Amplifier circuit for amplifying sinusoid signals
JP2006157483A (ja) 変調機能を有する増幅装置
US20060172718A1 (en) Mixer stage and method for mixing signals of different frequencies
JP4194135B2 (ja) 送信機
JP3455489B2 (ja) 周波数逓倍器
JP2015100025A (ja) 周波数変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091002

AA92 Notification that decision to refuse application was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20081020

AA92 Notification that decision to refuse application was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20091020