JPH0358506A - 周波数変換器 - Google Patents
周波数変換器Info
- Publication number
- JPH0358506A JPH0358506A JP19495789A JP19495789A JPH0358506A JP H0358506 A JPH0358506 A JP H0358506A JP 19495789 A JP19495789 A JP 19495789A JP 19495789 A JP19495789 A JP 19495789A JP H0358506 A JPH0358506 A JP H0358506A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- signal
- local
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数変換器に関する。
周波数変換器(以下ミキサと云う)は高周波信号の周波
数を局発信号の周波数と混合して中間周波数(IF)に
変換するが、回路は従来デュアルゲートの電界効果トラ
ンジスタ(FET)により構或されていた。
数を局発信号の周波数と混合して中間周波数(IF)に
変換するが、回路は従来デュアルゲートの電界効果トラ
ンジスタ(FET)により構或されていた。
第3図は従来のミキサの一例の回路図である。
第4図においてQ.,Q2はデュアルゲー}FETにな
っており% QlのソースとQ2のドレインは共通にな
っている。Q3は定電流源でQ1のソースよりQ2と並
列に接続している。
っており% QlのソースとQ2のドレインは共通にな
っている。Q3は定電流源でQ1のソースよりQ2と並
列に接続している。
ここでQ2は線形領域にバイアスされており、ゲート電
圧■。の変化に対して第4図に示す様にインピーダンス
が変化する様になっている。
圧■。の変化に対して第4図に示す様にインピーダンス
が変化する様になっている。
またQ,はQ1のgmを上げるための定電流源となって
いる。
いる。
この様に構或された回路において高周波入力端子T1に
高周波信号S,を入力し、局発信号入力端子TLから大
振幅の局発信号SLを入力すると、Q1で増幅された高
周波信号は% Qlのインピーダンスが局発信号SLの
周波数に合わせて変化するため、局発周波数でSwit
chingされる事になる。
高周波信号S,を入力し、局発信号入力端子TLから大
振幅の局発信号SLを入力すると、Q1で増幅された高
周波信号は% Qlのインピーダンスが局発信号SLの
周波数に合わせて変化するため、局発周波数でSwit
chingされる事になる。
その結果出力端子T0からIF信号を出力する事ができ
る。
る。
上述した従来の周波数変換器は、電界効果トランジスタ
がデュアルゲートFETの構或となっている。
がデュアルゲートFETの構或となっている。
この場合混合が可能な状態にすべくトランジスタQ1と
Q2のバイアス電圧■。S+VGSをそれぞれ設定しな
くてはならないが、デュアルゲート構造のため一意的に
決められず、バイアスの設定が非常に微妙である。
Q2のバイアス電圧■。S+VGSをそれぞれ設定しな
くてはならないが、デュアルゲート構造のため一意的に
決められず、バイアスの設定が非常に微妙である。
また全体の回路電流(負荷抵抗に流れる電流)が変化し
た場合、それぞれのFETに必要な電圧あるいはゲート
電位を設定できなくなり、IF信号が出力しなくなると
いう欠点があった。
た場合、それぞれのFETに必要な電圧あるいはゲート
電位を設定できなくなり、IF信号が出力しなくなると
いう欠点があった。
また、それぞれのFETにゲート電圧を供給しなくては
ならず、準備すべき電源が多くなるという欠点があった
。
ならず、準備すべき電源が多くなるという欠点があった
。
本発明の周波数変換器は、ゲートに高周波信号を入力し
ドレインが負荷抵抗を介して高圧電源に接続する電界効
果トランジスタと、アノ一ドが前記電界効果のトランジ
スタのソースとまたカソードが局発信号を入力する順方
向にバイアスされたダイオードとを有し、前記電界効果
トランジスタばシ の前記ドレイン中間周波数信号を出力して構成されてい
る。
ドレインが負荷抵抗を介して高圧電源に接続する電界効
果トランジスタと、アノ一ドが前記電界効果のトランジ
スタのソースとまたカソードが局発信号を入力する順方
向にバイアスされたダイオードとを有し、前記電界効果
トランジスタばシ の前記ドレイン中間周波数信号を出力して構成されてい
る。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路図である。
ミキサは電界効果トランジスタQ1のソースと局発信号
入力端子TLの間のダイオードDが第3図のトランジス
タQ2に置換えられソース電源端Tsを除去したことが
異る点以外は従来のミキサと同様である。
入力端子TLの間のダイオードDが第3図のトランジス
タQ2に置換えられソース電源端Tsを除去したことが
異る点以外は従来のミキサと同様である。
すなわち、トランジスタQ+のソースからはダイオード
DがトランジスタQ,と並列に接続されている。
DがトランジスタQ,と並列に接続されている。
ダイオードDのアノード・カソード間の電圧VDは、ダ
イオードDの立ち上り電圧■。付近になる様に抵抗R2
を介してバイアスされている。
イオードDの立ち上り電圧■。付近になる様に抵抗R2
を介してバイアスされている。
局発信号入力端子TLより局発信号S,を入力すると、
アノードとカソード間の電圧■。が局発周波数で変化す
るが、もともと立ち上り電圧付近にバイアスされている
ため、第2図に示すように局発周波数に合わせてダイオ
ードDはオン・オフをする。
アノードとカソード間の電圧■。が局発周波数で変化す
るが、もともと立ち上り電圧付近にバイアスされている
ため、第2図に示すように局発周波数に合わせてダイオ
ードDはオン・オフをする。
従ってトランジスタQ1のソース抵抗は局発周波数で変
化することになり、出力端子T0から工F信号を出力す
ることができる。
化することになり、出力端子T0から工F信号を出力す
ることができる。
ここで本発明は非線形性を得るためにダイオードを用い
ており、2端子素子であるのでFETの様に■。Sr
VC+3の両方のバイアス電圧を考える必要がなく、さ
らにデュアルゲー}FET構或になっていないためバイ
アス設計を簡単にできる。
ており、2端子素子であるのでFETの様に■。Sr
VC+3の両方のバイアス電圧を考える必要がなく、さ
らにデュアルゲー}FET構或になっていないためバイ
アス設計を簡単にできる。
本実施例は一人力のブロックについて説明したが、電源
端子TDと負荷抵抗RLとIF信号出力端子T0を共用
としてもう一組のミキサを接続してミキサ対を構或する
こともできる。
端子TDと負荷抵抗RLとIF信号出力端子T0を共用
としてもう一組のミキサを接続してミキサ対を構或する
こともできる。
以上説明したように本発明は、ダイオードを用いる事に
より、簡単にミキサを構成することができる効果がある
。
より、簡単にミキサを構成することができる効果がある
。
また本発明によりFETo時必要であったゲート電圧を
決めるための電源が不用となるためMMIC化の時に有
利である。
決めるための電源が不用となるためMMIC化の時に有
利である。
さらに本発明の非直線性はダイオードの立ち上りを利用
しておりFETの場合に比べて小さい電圧変動で大きな
インピーダンス変化を得る事ができる。
しておりFETの場合に比べて小さい電圧変動で大きな
インピーダンス変化を得る事ができる。
つまり局発信号レベルが低くても動作するという特徴が
あり、この事はコンバータ構或を考える上で局部発振器
の規格を下げる事ができるという効果がある。
あり、この事はコンバータ構或を考える上で局部発振器
の規格を下げる事ができるという効果がある。
【図面の簡単な説明】
第l図は本発明の一実施例の回路図、第2図は第1図の
回路の動作を説明するための特性図、第3図は従来の周
波数変換器の一例の回路図、第4図は第3図の回路動作
を説明するための特性図である。 Q1〜Q,・・・・・・電界効果トランジスタ、D・・
・・・・ダイオード、Rr.・・・・・・負荷抵抗、R
1〜R2・・・・・・バイアス抵抗、TB+・・・・・
・高周波入力端子,T,・・・・・・局発信号入力端子
、To・・・・・・出力端子、T,・・・・・・電源端
子、S!・・・・・・高周波信号、St.・・・・・・
局発信号。
回路の動作を説明するための特性図、第3図は従来の周
波数変換器の一例の回路図、第4図は第3図の回路動作
を説明するための特性図である。 Q1〜Q,・・・・・・電界効果トランジスタ、D・・
・・・・ダイオード、Rr.・・・・・・負荷抵抗、R
1〜R2・・・・・・バイアス抵抗、TB+・・・・・
・高周波入力端子,T,・・・・・・局発信号入力端子
、To・・・・・・出力端子、T,・・・・・・電源端
子、S!・・・・・・高周波信号、St.・・・・・・
局発信号。
Claims (1)
- ゲートに高周波信号を入力しドレインが負荷抵抗を介し
て高圧電源に接続する電界効果トランジスタと、アノー
ドが前記電界効果のトランジスタのソースとまたカソー
ドが局発信号を入力する順方向にバイアスされたダイオ
ードとを有し、前記電界効果トランジスタの前記ドレイ
ンが中間周波数信号を出力することを特徴とする周波数
変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19495789A JPH0358506A (ja) | 1989-07-26 | 1989-07-26 | 周波数変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19495789A JPH0358506A (ja) | 1989-07-26 | 1989-07-26 | 周波数変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0358506A true JPH0358506A (ja) | 1991-03-13 |
Family
ID=16333144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19495789A Pending JPH0358506A (ja) | 1989-07-26 | 1989-07-26 | 周波数変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0358506A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254821A (ja) * | 1994-03-15 | 1995-10-03 | Nec Corp | 周波数変換器 |
-
1989
- 1989-07-26 JP JP19495789A patent/JPH0358506A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254821A (ja) * | 1994-03-15 | 1995-10-03 | Nec Corp | 周波数変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796767A (en) | Driver circuit of light-emitting device | |
TW437167B (en) | Constant gate drive MOS analog switch | |
KR940019065A (ko) | 모놀리식 마이크로웨이브 반도체집적회로 및 화합물반도체로 이루어지는 전계효과형 트랜지스터의 바이어스안정화회로 | |
WO2002045254A1 (fr) | Amplificateur haute-frequence et melangeur haute frequence | |
US5438693A (en) | R. F. mixer | |
US4949054A (en) | Temperature stable oscillator | |
US6759914B2 (en) | Oscillator circuit | |
US8045950B2 (en) | Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit | |
US4705967A (en) | Multifunction floating FET circuit | |
US3979698A (en) | Crystal oscillator circuit | |
KR940017101A (ko) | 발진기, 혼합기 및 집적화 발진회로 | |
US6665528B2 (en) | Dual band fet mixer | |
US6531920B1 (en) | Differential amplifier circuit | |
JPH0358506A (ja) | 周波数変換器 | |
EP0608667B1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
US6330172B1 (en) | Switching device | |
JPH06276029A (ja) | マイクロ波半導体集積回路 | |
KR910008936A (ko) | 주파수변환회로 | |
JP2005323030A (ja) | スイッチ半導体集積回路 | |
US20030006830A1 (en) | MOSFET resistant control circuit and time constant control circuit used therewith | |
US7856223B2 (en) | Mixer-system with gain-blocks and switches | |
JPH10145965A (ja) | 電流制限回路 | |
US6529047B2 (en) | Mixer driver circuit | |
JPH07154146A (ja) | 発振用集積回路および発振回路 | |
CA2323023A1 (en) | Double balanced mixer |