KR20060007673A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20060007673A KR20060007673A KR1020040056535A KR20040056535A KR20060007673A KR 20060007673 A KR20060007673 A KR 20060007673A KR 1020040056535 A KR1020040056535 A KR 1020040056535A KR 20040056535 A KR20040056535 A KR 20040056535A KR 20060007673 A KR20060007673 A KR 20060007673A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge cell
- transparent electrode
- display panel
- plasma display
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/26—Address electrodes
- H01J2211/265—Shape, e.g. cross section or pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명은 투명전극의 구조에 매칭되는 구조로 어드레스 전극을 형성함으로써, 방전시 방전효율을 높이고 지터 특성을 개선할 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel which can improve the discharge efficiency and improve the jitter characteristic during discharge by forming the address electrode in a structure matching the structure of the transparent electrode.
이러한 본 발명의 플라즈마 디스플레이 패널은 스캔전극과 서스테인전극이 형성된 전면기판과, 스캔전극과 서스테인 전극에 교차되어 배열된 어드레스 전극이 형성된 후면기판과, 후면기판에 방전셀을 구획하도록 형성된 격벽을 포함하는 플라즈마 디스플레이 패널에 있어서, 스캔전극과 서스테인전극은 각각 투명전극과 버스전극으로 이루어지고, 방전셀 내에서 상기 어드레스전극의 면적이 상기 투명전극의 최대면적보다 더 넓은 것을 특징으로 한다.The plasma display panel of the present invention includes a front substrate on which scan electrodes and sustain electrodes are formed, a rear substrate on which address electrodes arranged to intersect the scan electrodes and sustain electrodes are formed, and partition walls formed to partition discharge cells on the rear substrate. In the plasma display panel, the scan electrode and the sustain electrode each comprise a transparent electrode and a bus electrode, and the area of the address electrode in the discharge cell is larger than the maximum area of the transparent electrode.
플라즈마 디스플레이 패널, 어드레스전극, 투명전극, 지터(Jitter)특성, 방전효율, 벽전하Plasma display panel, address electrode, transparent electrode, jitter characteristics, discharge efficiency, wall charge
Description
도 1은 종래 플라즈마 디스플레이 패널의 구조를 나타낸 도.1 is a view showing the structure of a conventional plasma display panel.
도 2는 종래 플라즈마 디스플레이 패널의 전극구조를 나타낸 도.2 is a view showing an electrode structure of a conventional plasma display panel.
도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 설명하기 위한 도.3 is a view for explaining a method of implementing image gradation of a conventional plasma display panel.
도 4a 내지 도 4c는 종래 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도.4A to 4C illustrate electrode structures in discharge cells of a conventional plasma display panel.
도 5는 도 4a의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극 내의 벽전하 분포를 개념적으로 나타낸 도.5 is a view conceptually illustrating a distribution of wall charges in a transparent electrode during discharge in a discharge cell of the plasma display panel of FIG. 4A;
도 6a는 종래 플라즈마 디스플레이 패널의 방전셀 내의 또 다른 전극구조를 나타낸 도.6A illustrates another electrode structure in a discharge cell of a conventional plasma display panel.
도 6b는 도 6a의 방전셀 내에 형성된 전기장을 개념적으로 나타낸 도.6B conceptually illustrates an electric field formed in the discharge cell of FIG. 6A.
도 7a 내지 도 7c는 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도.7A to 7C illustrate electrode structures in discharge cells of the plasma display panel according to the present invention.
도 8a는 도 7a의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극 내의 벽전하 분포를 개념적으로 나타낸 도.FIG. 8A is a view conceptually illustrating a distribution of wall charges in a transparent electrode during discharge in a discharge cell of the plasma display panel of FIG. 7A; FIG.
도 8b는 도 7c의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극 내의 벽전하 분포를 개념적으로 나타낸 도.FIG. 8B is a view conceptually illustrating a distribution of wall charges in a transparent electrode during discharge in a discharge cell of the plasma display panel of FIG. 7C; FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 전면기판 11a : 투명전극10:
11b : 버스전극 11Y : 스캔전극11b:
11Z : 서스테인전극 12 : 유전체층11Z sustain
13 : 보호층 20 : 후면기판13: protective layer 20: rear substrate
21 : 격벽 22 : 어드레스전극21: partition 22: address electrode
23 : 형광체 24 : 백색 유전체층23
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 전극의 구조를 개선하여 발광효율을 높이도록 하는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE
일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel: 이하, 'PDP'라 함.)은 소다라임(Soda-lime) 글라스로 된 전면기판 및 후면기판 사이에 형성된 격벽이 하나의 방전 셀을 이룬다. 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 가스와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진된다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다.In general, a plasma display panel (hereinafter, referred to as a 'PDP') includes a partition wall formed between a front substrate and a rear substrate of soda-lime glass to form one discharge cell. Each cell is filled with a main discharge gas such as neon (Ne), helium (He) or a mixture of neon and helium (Ne + He) and an inert gas containing a small amount of xenon (Xe). When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image.
도 1은 종래의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 사시도 이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면기판(10) 및 배면을 이루는 후면기판(20)이 일정거리를 사이에 두고 평행하게 결합된다. 1 is a perspective view schematically showing the structure of a conventional plasma display panel. As shown, the plasma display panel is coupled in parallel with the
전면기판(10)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(11Y) 및 서스테인 전극(11Z), 즉 투명한 ITO 물질로 형성된 투명 전극(11a)과 금속재질로 제작된 버스 전극(11b)으로 구비된 스캔 전극(11Y) 및 서스테인 전극(11Z)이 쌍을 이뤄 형성된다. 스캔 전극(11Y) 및 서스테인 전극(11Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(12)에 의해 덮혀지고, 유전체층(12) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(13)이 형성된다. The
후면기판(20)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(21)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(22)이 격벽(21)에 대해 평행하게 배치된다. 후면기판(20)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(23)가 도포된다. 어드레스 전극(22) 및 형광체(23) 사이에는 어드레스 전극(22)을 보호하고 형광체(23)에서 방출되는 가시광선을 전면기판(10)으로 반사시키는 백색 유전체(24)가 형성된다.The
도 2는 종래 플라즈마 디스플레이 패널의 전극구조를 나타낸 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널의 전극구조는 투명전극과 버스전극이 전면기판에 스트라입으로 배열되어 형성되고, 어드레스 전극(22)은 투명전극과 버스전극과 교차하는 방향으로 후면기판(미도시)에 형성된다.2 is a diagram illustrating an electrode structure of a conventional plasma display panel. As shown, the electrode structure of the plasma display panel is formed by the transparent electrode and the bus electrode arranged in a stripe on the front substrate, the
이와 같은 구조를 갖는 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법은 다음 도 3과 같다. A method of implementing image gradation of the plasma display panel having such a structure is as shown in FIG. 3.
도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동되고, 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간(RPD), 방전셀을 선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어 진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.7ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및 서스테인 기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전셀을 선택하기 위한 어드레스방전은 어드레스전극과 스캔전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.3 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel. As shown in the drawing, a gray level display method of a conventional plasma display panel is driven by dividing one frame into several subfields having different number of emission times, and each subfield is again subjected to a reset period (RPD) for generating a uniform discharge. ) Is divided into an address period APD for selecting a discharge cell and a sustain period SPD for implementing gray scale according to the number of discharge times. For example, when displaying an image with 256 gray levels, a frame period (16.7 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and eight subfields. Each of the SFs SF1 to SF8 is divided into a reset period, an address period, and a sustain period. The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the discharge cell is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2n (n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges.
한편, 이러한 종래 플라즈마 디스플레이 패널에서는 방전효율을 높이기 위해 투명전극을 여러가지 타입(Type)의 구조로 형성하고 있는데, 이에 대한 전극구조를 살펴보면 다음 도 4a 내지 도 4c와 같다.Meanwhile, in the conventional plasma display panel, in order to increase discharge efficiency, transparent electrodes are formed in various types of structures, and the electrode structures thereof will be described with reference to FIGS. 4A to 4C.
도 4a 내지 도 4c는 종래 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도이다.4A to 4C are diagrams illustrating an electrode structure in a discharge cell of a conventional plasma display panel.
먼저 도 4a의 전극구조는, 사각형상의 투명전극(11a)이 전면기판에 형성되어 있고, 이러한 사각형상의 투명전극(11a)이 방전셀 내의 버스전극(11b)이 형성된 양쪽 지점에 각각 위치하여 방전셀의 중심부를 사이에 두고 서로 마주보도록 이루어진 것이다. 또한, 이에 대응되는 어드레스 전극(22)은 버스전극(11b) 및 투명전극(11a)과 방전 공간을 사이에 두고 소정거리만큼 이격된 상태에서 버스전극(11b) 및 투명전극(11a)과 교차되게 이루어진다.First, in the electrode structure of FIG. 4A, the rectangular
이러한 전극구조를 갖는 플라즈마 디스플레이 패널은 방전시 어드레스 전극(22)은 벽전하(Wall Charge)의 가이드(Guide) 역할을 수행하게 된다. 이 때, 투명전극(11a)의 방전셀 내에서의 세로방향의 폭이 어드레스 전극(22)의 세로방향의 폭보다 더 넓게 이루어져 어드레스 전극(22)의 가이드를 받지 못하는 부분 즉, 방전에 기여하지 못하는 영역이 많아져 방전효율이 저하되는 문제점이 있다. 또한, 이러한 전극 구조는 어드레스 전극간의 방전특성인 지터특성을 악화되는 문제점이 있다.In the plasma display panel having such an electrode structure, when discharging, the
도 4b의 전극구조는, 'T'자형의 투명전극(11a)이 전면기판에 형성되고, 이러한 'T'자형 투명전극(11a)은 방전셀 내의 버스전극(11b)이 형성된 양쪽 지점에 각각 위치하여 방전셀의 중심부를 사이에 두고 서로 마주보도록 이루어진 것이다. 또 한 이에 대응되는 어드레스 전극(22)은 버스전극(11b) 및 투명전극(11a)과 방전 공간을 사이에 두고 소정거리만큼 이격된 상태에서 버스전극(11b) 및 투명전극(11a)과 교차되게 이루어진다.In the electrode structure of FIG. 4B, the 'T' shaped
이러한 'T'자형 투명전극구조를 갖는 플라즈마 디스플레이 패널은 방전시 투명전극(11a)의 어드레스 전극(22)에 의한 가이드를 받는 부분의 비율이 크게 증가 즉, 투명전극(11a)의 방전 유효면적 비율이 크게 증가하여 방전효율이 향상된다. 다만, 이러한 'T'자형 투명전극구조는 투명전극(11a)의 절대면적이 감소되어 벽전하 형성이 다른 전극구조에 비하여 부족하여 절대 휘도값이 감소되는 문제점이 있고, 또한, 어드레스 방전시의 지터(Jitter) 특성이 악화되는 문제점이 있다.In the plasma display panel having the 'T'-shaped transparent electrode structure, the ratio of the guided portion of the
도 4c의 전극구조는, 다각형 형상의 투명전극(11a)이 전면기판에 형성되고, 이러한 다각형 형상의 투명전극(11a)은 방전셀 내의 버스전극(11b)이 형성된 양쪽 지점에 방전셀의 중심부를 사이에 두고 서로 마주보도록 각각 위치하는데, 상기 다각형 형상의 투명전극(11a)은 일 면이 버스전극(11b)에 접한 상태에서 방전셀 내에서의 세로방향의 폭이 방전셀 중심방향으로 점점 증가하다가 소정 지점 이후에는 일정하게 유지되도록 이루어진 것이다. 또한, 이에 대응되는 어드레스 전극은 버스전극(11b) 및 투명전극(11a)과 방전 공간을 사이에 두고 소정거리만큼 이격된 상태에서 버스전극(11b) 및 투명전극(11a)과 교차되게 이루어진다.In the electrode structure of FIG. 4C, the polygonal
이러한 다각형 형상의 투명전극(11a)를 갖는 플라즈마 디스플레이 패널은 방전시, 투명전극(11a)의 주변부가 어드레스 전극(22)에 의한 가이드를 받지 못하게 되어 도 4b의 경우보다 낮은 방전 효율을 가지지만, 이와는 반대로 투명전극(11a) 의 절대면적의 증가로 도 4b의 경우에 비해 개선된 지터 특성 및 높은 절대 휘도값을 가진다.The plasma display panel having the polygonal
도 5는 도 4a의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극(11a) 내의 벽전하 분포를 개념적으로 나타낸 도면이다. 도 5를 참조하면, 사각형상의 투명전극(11a)을 갖는 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극(11a) 상의 어드레스 전극(22)에 의해 가이드를 받지 못하는 부분으로 투명전극(11a) 내의 벽전하가 고르게 분포되지 않음, 즉 벽전하의 난산 분포도가 크다는 것을 알 수 있다. 이에 따라, 플라즈마 디스플레이 패널의 방전셀에서 방전시 방전효율을 저감시키는 원인이 되고, 또한 지터 산포 특성을 증가시키게 된다.FIG. 5 is a diagram conceptually illustrating a distribution of wall charges in the
이러한 문제점을 해결하기 위해, 어드레스 전극(22)이 방전셀의 중심부에서 투명전극(11a)의 최대 세로 폭보다 큰 폭을 가지도록 형성하였는데, 이러한 전극구조를 살펴보면 도 6a와 같다.In order to solve this problem, the
도 6a는 종래 플라즈마 디스플레이 패널의 방전셀 내의 또 다른 전극구조를 나타낸 도면이다. 도시된 바와 같이, 전면기판에 사각형상의 투명전극(11a)이 방전셀의 양쪽에 각각 위치하고, 어드레스 전극(22)이 방전셀의 중심부에서 투명전극(11a)의 최대 세로 폭 보다 큰 세로 폭을 가지도록 형성되어 있다. 이러한 전극구조는 투명전극(11a)의 유효면적의 증가를 야기한다. 그러나, 이러한 전극구조를 가지는 플라즈마 디스플레이 패널은, 방전셀에서 방전시에 방전접압이 상승하는 문제점이 발생된다.6A is a view illustrating another electrode structure in a discharge cell of a conventional plasma display panel. As shown in the drawing, a rectangular
도 6b는 도 6a의 방전셀 내에 형성된 전기장을 개념적으로 나타낸 도면이다. 도 6b를 살펴보면 플라즈마 디스플레이 패널의 방전셀에서 구동시에 도 6b에 도시된 어드레스 전극(22)이 도 4a, 4b, 4c의 전극구조를 가지는 플라즈마 디스플레이 패널의 방전셀에서 방전시에 발생되는 전기장 보다 더 강한 전기장을 형성하고, 이렇게 형성된 강한 전기장은 투명전극(11a)들이 상호간에 작용되어 발생된 전기장을 왜곡 시키는 것을 알 수 있다. 이에 따라 플라즈마 디스플레이 패널 방전시 방전전압이 상승하게 된다.6B is a view conceptually illustrating an electric field formed in the discharge cell of FIG. 6A. Referring to FIG. 6B, the
특히, 플라즈마 디스플레이 패널의 방전 효율을 증가시키기 위해 방전셀 내의 크세논(Xe)의 함량을 높일 경우, 방전셀의 방전시에 어드레스 전극(22)에 의한 투명전극(11a) 내의 벽전하등의 난산 분포를 증가시켜, 크세논 가스에 의한 효율증가를 방해하는 원인이 된다.In particular, when the content of xenon (Xe) in the discharge cell is increased in order to increase the discharge efficiency of the plasma display panel, the distribution of difficult acid such as wall charges in the
따라서 본 발명은 투명전극 내의 벽전하의 난산 분포를 감소시켜 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma display panel which can improve discharging efficiency by reducing the distribution of difficult acid distribution of wall charges in a transparent electrode.
전술한 목적을 달성하기 위하여 본 발명은 스캔전극과 서스테인전극이 형성된 전면기판과, 상기 스캔전극과 서스테인 전극에 교차되어 배열된 어드레스 전극이 형성된 후면기판과, 상기 후면기판에 방전셀을 구획하도록 형성된 격벽을 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 스캔전극과 서스테인전극은 각각 투명전극과 버스전극으로 이루어지고, 상기 방전셀 내에서 상기 어드레스전극의 면적이 상기 투명전극의 최대면적보다 더 넓은 것을 특징으로 한다.In order to achieve the above object, the present invention provides a front substrate having a scan electrode and a sustain electrode formed thereon, a rear substrate having an address electrode arranged to intersect the scan electrode and the sustain electrode formed thereon, and formed to partition the discharge cell on the rear substrate. In the plasma display panel including a partition wall, the scan electrode and the sustain electrode are formed of a transparent electrode and a bus electrode, respectively, and the area of the address electrode in the discharge cell is larger than the maximum area of the transparent electrode. do.
어드레스전극은 상기 방전셀 내에서의 세로방향으로 폭이 방전셀 양쪽 지점에서 중심방향으로 일정하게 유지되다가 소정 지점 이후부터는 점점 감소하여, 방전셀의 중심부에서는 투명전극의 세로방향의 폭 보다 더 작은 형상이고, 이때 투명전극은 방전셀 양쪽 지점에 각각 위치하는 사각형 형상인 것을 특징으로 한다.The address electrode has a constant width in the longitudinal direction in the discharge cell in the center direction at both points of the discharge cell, but gradually decreases after a predetermined point, and is smaller than the width of the transparent electrode in the center of the discharge cell. At this time, the transparent electrode is characterized in that the rectangular shape which is located at both points of the discharge cell.
어드레스전극은 상기 방전셀 내에서의 세로방향으로 폭이 방전셀 양쪽 지점에서 중심방향으로 점점 증가하다가 소정 지점 이후부터는 일정하게 유지되고, 방전셀의 중심부에서는 투명전극의 최대 세로방향의 폭보다 더 작게 일정하게 유지되는 형상이고, 이때 투명전극은 방전셀 양쪽 지점에 각각 위치하는 'T'자형인 것을 특징으로 한다.The address electrode gradually increases in the longitudinal direction in the discharge cell toward the center at both points in the discharge cell and remains constant after a predetermined point, and at the center of the discharge cell is smaller than the maximum longitudinal width of the transparent electrode. It is a shape that is kept constant, wherein the transparent electrode is characterized in that the 'T' shape is located at both points of the discharge cell.
또한, 어드레스전극은 상기 방전셀 내에서의 세로방향으로 폭이 방전셀 양쪽 지점에서 중심방향으로 점점 증가하다가 제 1 소정 지점 이후부터는 일정하게 유지되고, 제 2 소정 지점 이후부터는 점점 감소하고, 방전셀의 중심부에서는 투명전극의 최대 세로방향의 폭보다 더 작게 일정하게 유지되는 형상이고, 이때 투명전극은 방전셀 양쪽 지점에 각각 위치하는 다각형인 것을 특징으로 한다.In addition, the address electrode gradually increases in width in the longitudinal direction in the discharge cell toward the center at both points of the discharge cell and remains constant after the first predetermined point, and gradually decreases after the second predetermined point, and discharge cell. In the center of the shape is smaller than the width of the maximum longitudinal direction of the transparent electrode is kept constant, wherein the transparent electrode is characterized in that the polygon is located at both points of the discharge cell.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 상세히 설명한다.Hereinafter, a plasma display panel of the present invention will be described in detail with reference to the accompanying drawings.
도 7a 내지 도 7c는 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도면이다.7A to 7C are diagrams illustrating electrode structures in discharge cells of the plasma display panel according to the present invention.
먼저, 도 7a에 도시된 전극구조는 투명전극(11a)이 사각형상의 구조로 전면기판에 형성되고, 이러한 사각형상의 구조의 투명전극(11a)이 방전셀 내의 버스전 극(11b)이 형성된 양쪽 지점에 각각 위치하여 방전셀의 중심부를 사이에 두고 서로 마주보도록 이루어진 것이다. 또한, 이에 대응되는 어드레스 전극(22)은, 방전셀 내에서 투명전극(11a)의 면적보다 더 넓은 면적을 가지고, 바람직하게는 방전셀 내에서의 세로방향의 폭이 플라즈마 디스플레이 패널의 방전셀 양쪽 지점에서는 투명전극(11a)의 세로방향의 폭 보다 더 큰 사각형 형상이고, 소정 지점(A, A`)부터는 중심방향으로 그 폭이 점점 감소하여 방전셀의 중심부에서는 투명전극(11a)의 세로방향의 폭 보다 더 작도록 이루어진다.First, in the electrode structure shown in FIG. 7A, the
이러한 전극구조를 갖는 플라즈마 디스플레이 패널은 방전시 어드레스 전극(22)은 벽전하(Wall Charge)의 가이드(Guide) 역할을 수행하게 된다. 이 때, 방전셀 내에서 어드레스 전극(22)의 세로방향의 폭은 사각투명전극(11a)의 세로방향의 폭보다 더 넓도록 이루어져 투명전극(11a)의 어드레스 전극(22)에 의해 가이드를 받지 못하는 부분이 크게 감소하여 방전효율이 증가된다. 또한, 이러한 전극 구조는 어드레스 전극(22)간의 방전특성인 지터특성을 개선한다.In the plasma display panel having such an electrode structure, when discharging, the
도 7b에 도시된 전극구조는 투명전극(11a)이 'T'자형 구조로 전면기판에 형성되고, 이러한 'T'자형 구조의 투명전극(11a)이 방전셀 내의 버스전극(11b)이 형성된 양쪽 지점에 각각 위치하는데, 받침부분은 버스전극(11b)과 접해있고, 머리부분은 방전셀의 중심부를 사이에 두고 서로 마주보도록 이루어진 것이다. 또한 이에 대응되는 어드레스 전극(22)은 방전셀 내에서 투명전극(11a)의 면적보다 더 넓은 면적을 가지고, 바람직하게는 방전세 내에서의 세로방향의 폭이 방전셀 내의 버스전극(11b)이 위치하는 양쪽 지점에서는 투명전극(11a)보다 더 크며 방전셀 중심방 향으로 갈수록 그 폭이 점점 증가하는 사다리꼴 형상이고, 소정 지점(B, B`) 이후 즉, 그 사다릴꼴 형상의 방전셀 중심방향으로의 양끝단에서부터는 그 폭이 투명전극(11a)의 세로방향의 폭 보다 더 큰 사각형 형상이고, 그 사각형 형상의 방전셀 중심방향으로의 양끝단에서부터는 그 세로방향의 폭이 투명전극(11a)의 세로방향 폭 보다 더 작도록 이루어진다.In the electrode structure shown in FIG. 7B, the
이러한 'T'자형 투명전극 타입 전극구조를 갖는 플라즈마 디스플레이 패널은 어드레스 전극(22)에 의한 가이드 효과를 충분히 활용하기 위한 구조임을 밝혀둔다.It is noted that the plasma display panel having the 'T'-shaped transparent electrode type electrode structure is a structure for fully utilizing the guide effect of the
도 7c에 도시된 전극구조는 투명전극(11a)이 다각형상의 구조로 전면기판에 형성되고, 이러한 다각형상의 구조의 투명전극(11a)이 방전셀 내의 버스전극(11b)이 형성된 양쪽 지점에 각각 위치하는데, 상기 투명전극(11a)은 다각형, 예컨대 6각형 형상으로 일 면이 버스전극(11b)에 접하고, 방전셀내에서 세로방향의 폭이 방전셀 중심방향으로 폭이 점점 증가하다가 소정 지점 이후에는 일정하게 유지되도록 이루어지는 것이다. 또한, 이에 대응되는 어드레스 전극(22)은 방전셀 내에서 투명전극(11a)의 면적보다 더 넓은 면적을 가지고, 바람직하게는 방전셀 내에서의 세로방향의 폭이 방전셀 내의 버스전극이 위치하는 양쪽 지점에서는 투명전극(11a)의 세로방향 폭 보다 더 크고, 방전셀 중심방향으로 갈수록 그 폭이 점점 증가하는 사다리꼴 형상이고, 제 1 소정 지점(C, C`) 이후 즉, 그 사다리꼴 형상의 방전셀 중심방향으로의 양끝단에서부터는 그 폭이 투명전극(11a)의 세로방향의 폭 보다 더 큰 사각형 형상이고, 제 2 소정 지점(D, D`) 이후 즉, 그 사각형 형상의 방전셀 중 심방향으로의 양끝단에서부터는 그 폭이 점점 감소하는 사다리꼴 형상이고, 그 사다리꼴 형상의 방전셀 중심방향의 양끝단에서부터는 그 폭이 투명전극(11a)의 세로방향의 폭 보다 더 작은 사각형 형상으로 이루어진다.In the electrode structure shown in FIG. 7C, the
도 8a는 도 7a의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극 내의 벽전하 분포를 개념적으로 나타낸 도면이다. 도 8a를 살펴보면 플라즈마 디스플레이 패널의 방전셀에서 방전시에 투명전극(11a)에 어드레스 전극(22)의 가이드를 받지 못하는 부분이 대부분 없어진 것을 알 수 있다. 이에 따라, 어드레스 전극(22)에 의한 가이드를 받지 못하여 투명전극(11a) 내에서 발생하는 벽전하의 난산 분포를 감소시켜 결과적으로 지터 산포 특성을 개선하며 방전효율을 높이는 것이다. 도 8a에서 투명전극(11a) 내에 벽전하가 위치하지 않고 비어있는 공간이 상당부분 감소된 것을 주목하기 바란다.FIG. 8A is a diagram conceptually illustrating a distribution of wall charges in a transparent electrode during discharge in a discharge cell of the plasma display panel of FIG. 7A. Referring to FIG. 8A, it can be seen that most parts of the discharge cell of the plasma display panel which are not guided by the
도 8b는 도 7c의 플라즈마 디스플레이 패널의 방전셀에서 방전시 투명전극 내의 벽전하 분포를 개념적으로 나타낸 도면이다. 도 8b를 살펴보면 플라즈마 디스플레이 패널의 방전셀에서 방전시 도 8a의 경우와 같이 투명전극(11a)에 어드레스 전극(22)의 가이드를 받지 못하는 부분이 대부분 없어진 것과, 투명전극(11a) 내에 벽전하가 위치하지 않고 비어있는 공간이 상당부분 감소된 것으로 알 수 있을 것이다. 이에 따라, 도 8a의 경우와 같이 어드레스 전극(22)에 의한 가이드를 받지 못하여 투명전극(11a) 내에서 발생하는 벽전하의 난산 분포를 감소시켜 결과적으로 지터 산포 특성을 개선하며 방전효율을 높인다. 다만, 도 8a의 경우와 비교하여 방전셀내에서 버스전극(11b) 방향으로 갈수록 투명전극(11a) 내의 벽전하가 감소한다 는 점이 다른데, 이는 투명전극(11a)이 버스전극(11b) 방향으로 갈수록 그 세로방향의 폭이 감소하는 구조를 가지기 때문이다.FIG. 8B is a view conceptually illustrating the distribution of wall charges in the transparent electrode during discharge in the discharge cells of the plasma display panel of FIG. 7C. Referring to FIG. 8B, when the discharge cells of the plasma display panel are discharged, as shown in FIG. 8A, the portion of the
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이, 본 발명은 방전셀 내의 투명전극의 구조에 매칭되는 구조로 어드레스 전극을 형성함으로써, 플라즈마 디스플레이 패널의 방전셀에서 방전시에 방전효율을 높이고 지터 특성을 개선하는 효과가 있다.As described above in detail, the present invention forms an address electrode with a structure that matches the structure of the transparent electrode in the discharge cell, thereby increasing discharge efficiency and improving jitter characteristics during discharge in the discharge cell of the plasma display panel. .
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040056535A KR100634706B1 (en) | 2004-07-20 | 2004-07-20 | Plasma Display Panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040056535A KR100634706B1 (en) | 2004-07-20 | 2004-07-20 | Plasma Display Panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060007673A true KR20060007673A (en) | 2006-01-26 |
KR100634706B1 KR100634706B1 (en) | 2006-10-16 |
Family
ID=37118881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040056535A KR100634706B1 (en) | 2004-07-20 | 2004-07-20 | Plasma Display Panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100634706B1 (en) |
-
2004
- 2004-07-20 KR KR1020040056535A patent/KR100634706B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100634706B1 (en) | 2006-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010026129A1 (en) | Plasma display panel | |
KR100634706B1 (en) | Plasma Display Panel | |
KR100501981B1 (en) | Plasma display panel | |
KR100323973B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100625462B1 (en) | Driving Method for Sustain of Plasma Display Panel | |
KR100646277B1 (en) | Plasma Display Panel | |
KR100324261B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100505984B1 (en) | Plasma display panel | |
KR100562893B1 (en) | Plasma Display Panel | |
US6667581B2 (en) | Plasma display panel | |
KR100692059B1 (en) | Plasma Display Panel | |
KR100692044B1 (en) | Plasma Display Panel | |
KR100456139B1 (en) | Plasma display panel | |
KR100684840B1 (en) | Plasma display panel and operating method thereof | |
KR100580682B1 (en) | Plasma Display Panel | |
KR100581957B1 (en) | Plasma display panel | |
KR100686464B1 (en) | Driving Method for Plasma Display Panel | |
KR100542220B1 (en) | Plasma display panel | |
KR100811529B1 (en) | Plasma display panel | |
KR100692042B1 (en) | Plasma Display Panel | |
KR100670249B1 (en) | Plasma display panel | |
KR20080061001A (en) | Plasma display panel | |
KR20080062325A (en) | Plasma display panel | |
KR20080061000A (en) | Plasma display panel | |
KR20060022205A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |