KR20060007501A - 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴 - Google Patents

반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴 Download PDF

Info

Publication number
KR20060007501A
KR20060007501A KR1020040056315A KR20040056315A KR20060007501A KR 20060007501 A KR20060007501 A KR 20060007501A KR 1020040056315 A KR1020040056315 A KR 1020040056315A KR 20040056315 A KR20040056315 A KR 20040056315A KR 20060007501 A KR20060007501 A KR 20060007501A
Authority
KR
South Korea
Prior art keywords
adhesive resin
semiconductor chip
die attach
dispensing tool
substrate
Prior art date
Application number
KR1020040056315A
Other languages
English (en)
Inventor
김병주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056315A priority Critical patent/KR20060007501A/ko
Publication of KR20060007501A publication Critical patent/KR20060007501A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Coating Apparatus (AREA)

Abstract

본 발명은 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴에 관한 것으로, 접착 수지가 저장되어 있는 접착 수지 용기와; 접착 수지 용기의 하부에 결합 설치되고, 접착 수지 용기와 연결되도록 중앙에 접착 수지 공급홀이 형성된 노즐 본체와; 노즐 본체의 저면 밖으로 돌출되어 상기 반도체 칩의 일측변의 길이를 수용할 수 있는 길이의 1자형으로 형성된 토출부(吐出部);가 구비되어 있는 다이 어태치 장치의 디스펜싱 툴을 제공한다. 이에 따르면, 접착 수지 라이팅(writing)속도가 향상되고, 접착 수지 커버리지(coverage)불량 문제가 최소화된다. 따라서, 다이 어태치 설비의 생산성과 반도체 칩 패키지의 품질을 향상시킬 수 있다.
반도체 칩 패키지, 다이 어태치, 접착 수지, 도팅법(dotting method), 라이팅법(writing method)

Description

반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴{ The dispensing tool of die attach apparatus for semiconductor chip package }
도 1a는 종래 기술에 따른 다이 어태치 장치의 디스펜싱 툴을 나타낸 단면도,
도 1b는 종래 기술에 따른 다이 어태치 장치의 디스펜싱 툴에 의해 접착 수지가 공급된 기판의 평면도,
도 1c는 종래 기술에 따른 다이 어태치 장치의 디스펜싱 툴에 의해 공급된 접착 수지로 다이 어태치한 후, 접착 수지 커버리지 문제를 나타낸 평면도,
도 2a는 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴을 나타낸 단면도,
도 2b는 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴에 의해 접착 수지가 공급된 기판의 평면도,
도 2c는 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴에 의해 공급된 접착 수지로 다이 어태치한 후, 반도체 칩이 부착된 기판의 평면도이다.
*도면의 주요 부분에 대한 설명*
1, 2: 접착 수지 100, 200: 디스펜싱 툴
110, 210: 접착 수지 용기 120, 220: 노즐 본체
121, 221: 접착 수지 공급홀 130: 단일 니들(needle)
230: 토출부 140, 240: 기판(substrate)
150, 250: 반도체 칩
본 발명은 반도체 칩 패키지용 다이 어태치 장치에 관한 것으로, 더욱 상세하게는 반도체 칩의 기판 부착시 접착 수지를 제공하는 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴에 관한 것이다.
통상적으로 반도체 칩은, 웨이퍼를 단위 반도체 칩으로 절단하는 웨이퍼 다이싱(wafer dicing)공정, 절단된 반도체 칩을 기판(substrate)위에 부착하는 다이 어태치(die attach)공정, 반도체 칩들과 기판을 전기적으로 연결하는 와이어 본딩(wire bonding)공정 등을 진행한 후 반도체 칩들과 본딩 와이어를 봉지하는 몰딩(molding)공정, 및 외부 접속 단자를 부착시키는 볼 어태치(ball attach) 공정 등을 거쳐 패키징된다.
상기의 여러 공정 중 다이 어태치 공정을 상세히 설명하면 다음과 같다. 먼저, 로더(loader)에 로딩되어 있는 기판을 소정의 이송 수단에 의해 작업 다이로 이동시키고, 기판의 상부 영역에 위치된 노즐 본체는 기판의 해당 영역에 접착 수지를 공급한다. 이어서, 이송 트랙을 따라 기판이 소정의 간격만큼 움직이면 웨이퍼로부터 개개로 분리된 반도체 칩은 접착 수지가 공급된 기판상에 어태치된다. 이러한 반복적인 진행에 의해 기판에 반도체 칩이 어태치되면, 리드 프레임은 이송 트랙을 따라 언로더(unloader)에 언로딩된다. 이후, 반도체 칩이 어태치된 기판이 경화(cure)과정을 거침으로써 다이 어태치 공정은 완료된다.
한편, 다이 어태치 시에는 접착 수지의 양이 접착면과 접착 강도에 직접적인 영향을 주게 되므로 접착 수지의 정량 공급이 매우 중요하다. 이로 인해 반도체 칩의 종류나 사용되는 접착 수지의 특성에 따라 스크린 인쇄법(screen printing method), 스탬핑법(stamping method), 디스펜싱법(dispensing method)등이 적절하게 선택되어 사용되고 있다.
특히, 디스펜싱법은 니들(needle)이 구비된 다이 어태치 장치를 이용하여 실시되며, 니들의 형상 및 작업 방식에 따라 도팅법(dotting method)과 라이팅법 (writing method)으로 분류된다.
복수개의 니들에 의해 접착 수지를 피접착물에 도포하는 도팅법에 의하면, 각 니들에 의해 접착 수지가 도포되는 점간의 간격이 커지게 되므로 반도체 칩의 부착시 많은 보이드(void)가 발생하는 문제점과, 피접착물 상면의 일부 공간에서 접착 수지가 적게 도포됨으로써 반도체 칩의 부착이 불량하게 되어 제품의 품질이 저하되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해, 단일 니들에 의해 접착 수지를 피접착물 상면 전체에 걸쳐 도포하는 라이팅법이 제안되었는 바, 도면을 참조하여 종래 기술에 따른 다이 어태치 장치(라이팅법)를 설명하면 다음과 같다.
도 1a는 종래 기술에 따른 다이 어태치 장치의 디스펜싱 툴의 단면도이고, 도 1b는 종래 기술에 따른 접착 수지가 공급된 기판의 평면도이다.
도 1a를 참조하면, 종래 기술에 따른 다이 어태치 장치의 디스펜싱 툴(100)은 접착 수지가 저장되는 접착 수지 용기(110)와, 접착 수지 용기(110)와 연결되도록 중앙에 접착 수지 공급홀(121)이 형성된 노즐 본체(120)와, 해당 기판(140)에 접착 수지(1)를 제공하는 단일 니들(130)을 포함한다.
도 1b를 참조하면, 이와 같은 디스펜싱 툴은 니들(130)을 도 1b의 화살표 방향을 따라 이동시켜 라이팅(writing)함으로써, 접착 수지(1)를 기판(140)에 공급한다. 따라서, 라이팅법에 의해 공급된 접착 수지(1)는 일정한 흐름성을 갖게 되며 뭉침 현상이 감소되므로, 보이드(void)발생이 감소될 수 있다. 그러나, 단일 니들(130)이 접착 수지(1)를 소정의 형상을 갖도록 공급하면서 이동해야 하므로 단위 기판(140)당 접착 수지의 공급 시간이 증가되어 설비의 생산성이 감소되는 문제점이 있다.
또한, 도 1c에 나타낸 바와 같이 접착 수지의 종류에 따라 점성도 (viscosity) 및 퍼짐성에 따라 커버리지(coverage) 부족 현상이 발생하는 문제가 있으며, 이로 인해 반도체 칩의 계면 박리(crack)가 발생하는 문제점을 수반한다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 그 목적은 접착 수지를 단시간 내에 기판에 공급할 수 있는 디스펜싱 툴을 제공하는데 있다.
본 발명의 또 다른 목적은 접착 수지를 커버리지 문제가 발생되지 않도록 기판에 공급할 수 있는 디스펜싱 툴을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 디스펜싱 툴은 접착 수지가 저장되어 있는 접착 수지 용기와; 상기 접착 수지 용기의 하부에 결합 설치되고, 상기 접착 수지 용기와 연결되도록 중앙에 접착 수지 공급홀이 형성된 노즐 본체와; 상기 노즐 본체의 저면 밖으로 돌출된 접착 수지 토출부(吐出部);가 구비되어 있는 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴에 있어서, 상기 토출부가 반도체 칩의 일측변의 길이를 수용할 수 있는 길이의 1자형으로 형성된 것을 특징으로 한다.
이하 본 발명의 실시예를 당업자가 용이하게 실시할 수 있도록 첨부 도면을 참조하여 상세히 설명한다.
도 2a는 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴의 단면도이고, 도 2b 내지 2c는 본 발명에 따른 접착 수지가 기판에 공급된 후, 반도체 칩이 부착된 기판의 평면도이다.
도 2a를 참조하면, 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴(200)은, 접착 수지(2)가 저장되어 있는 접착 수지 용기(210)와, 접착 수지 용기(210)의 저면에 결합되어 설치되고 접착 수지 용기(210)와 연결되도록 중앙에 접착 수지 공급홀(221)이 형성된 노즐 본체(220)를 포함하며, 노즐 본체(220)의 저면 밖으로 돌출된 접착 수지 토출부(230)가 반도체 칩의 일측변의 길이를 수용할 수 있는 길이의 1자형으로 형성된다.
도 2b 내지 2c를 참조하여 접착 수지가 기판에 공급되는 과정을 설명하면 다 음과 같다. 디스펜싱 툴(200)은 반도체 칩(250)의 일측변의 길이보다 동일하거나 좀 더 길게 단일한 1자형으로 형성된 토출부(230)를 통해 도 2b에 나타낸 화살표 방향을 따라 한 방향으로 이동하며 접착 수지(2)를 기판에 공급한다.
이 때, 본 발명에 있어서 상기의 접착 수지로는 겔상(gel phase)의 에폭시 수지를 사용하여 실시하는 것이 바람직하다.
따라서, 기판(240)에 공급된 접착 수지(2)는 그 형상이 점 배열이 아닌 직사각형 모양으로 기판의 전체에 균일하게 구비되므로, 기판(240)과 반도체 칩(250)사이의 보이드(void) 발생이 억제된다. 또한, 디스펜싱 툴(200)의 토출부(230)가 반도체 칩(250)의 일측변의 길이보다 동일하거나 좀 더 길게 단일한 1자형으로 형성되므로, 접착 수지 커버리지 문제가 발생하지 않는다. 또한, 토출부의 여러 방향으로의 이동없이 한 방향으로 접착 수지가 기판에 공급되므로, 접착 수지의 라이팅 형식을 감소시켜 단위 기판당 접착 수지의 공급 시간은 도팅법과 같이 짧게 된다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상과 같이 본 발명에 따른 다이 어태치 장치의 디스펜싱 툴에 따르면, 접착 수지를 단시간 내에 기판에 공급할 수 있으므로, 반도체 칩 패키지 설비의 생산 성이 향상된다.
또한, 접착 수지를 기판과 반도체 칩 사이의 보이드가 발생되지 않도록 기판에 공급할 수 있으므로, 반도체 칩과 기판의 접착력이 증대되어 제품 신뢰성이 향상된다.
또한, 기판 위의 접착 수지 커버리지 문제를 만족시키게 되므로 반도체 칩의 계면 박리(crack)와 같은 문제가 발생하지 않는다.

Claims (1)

  1. 접착 수지가 저장되어 있는 접착 수지 용기와; 상기 접착 수지 용기의 하부에 결합되어 설치되고, 상기 접착 수지 용기와 연결되도록 중앙에 접착 수지 공급홀이 형성된 노즐 본체와; 상기 노즐 본체의 저면 밖으로 돌출된 접착 수지 토출부;가 구비되어 있는 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴에 있어서,
    상기 토출부는 상기 반도체 칩의 일측변의 길이를 수용할 수 있는 길이의 1자형으로 형성되어 있는 것을 특징으로 하는 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴.
KR1020040056315A 2004-07-20 2004-07-20 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴 KR20060007501A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056315A KR20060007501A (ko) 2004-07-20 2004-07-20 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056315A KR20060007501A (ko) 2004-07-20 2004-07-20 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴

Publications (1)

Publication Number Publication Date
KR20060007501A true KR20060007501A (ko) 2006-01-26

Family

ID=37118741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056315A KR20060007501A (ko) 2004-07-20 2004-07-20 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴

Country Status (1)

Country Link
KR (1) KR20060007501A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972741B1 (ko) 2018-07-31 2019-04-25 위재우 반도체 칩 패키지용 다이 어태치장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972741B1 (ko) 2018-07-31 2019-04-25 위재우 반도체 칩 패키지용 다이 어태치장치

Similar Documents

Publication Publication Date Title
US5703406A (en) Interconnection structure for attaching a semiconductor device to a substrate
KR100536898B1 (ko) 반도체 소자의 와이어 본딩 방법
US7696003B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
US20200321261A1 (en) Semiconductor package
CN102386112B (zh) 半导体器件的制造方法
US6768209B1 (en) Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
US20190304881A1 (en) Methods and Apparatus for a Semiconductor Device Having Bi-Material Die Attach Layer
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
US8397785B2 (en) Transfer apparatus for multiple adhesives
KR20060007501A (ko) 반도체 칩 패키지용 다이 어태치 장치의 디스펜싱 툴
US20020127779A1 (en) Chip scale package and manufacturing method thereof
JPH07193101A (ja) 導電ペースト転写方法
KR100529746B1 (ko) 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
US4904499A (en) Die bonding method
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
US20040229406A1 (en) Stencil and method for depositing material onto a substrate
US20010017182A1 (en) Method of preventing roping phenomenon of bonding paste for bonding die on lead frame
JP4207696B2 (ja) 半導体パッケージの製造方法
KR20030020706A (ko) 반도체 칩 패키지용 다이 접착 장치
JP4723776B2 (ja) 半導体装置の製造方法
KR20090005903A (ko) 캐필러리에 열을 공급하는 와이어 본딩장치
KR20010018227A (ko) 접착제 도포 장치
JPH03283435A (ja) 樹脂吐出装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination