KR20060006181A - 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로 - Google Patents

듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로 Download PDF

Info

Publication number
KR20060006181A
KR20060006181A KR1020040055078A KR20040055078A KR20060006181A KR 20060006181 A KR20060006181 A KR 20060006181A KR 1020040055078 A KR1020040055078 A KR 1020040055078A KR 20040055078 A KR20040055078 A KR 20040055078A KR 20060006181 A KR20060006181 A KR 20060006181A
Authority
KR
South Korea
Prior art keywords
signal
level
circuit
level shifting
output
Prior art date
Application number
KR1020040055078A
Other languages
English (en)
Inventor
오태환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040055078A priority Critical patent/KR20060006181A/ko
Publication of KR20060006181A publication Critical patent/KR20060006181A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로가 개시된다. 본 발명에 따른 레벨 쉬프팅 회로는 입력 신호의 레벨을 변경시켜 출력 신호로서 출력하는 레벨 쉬프팅 회로에 있어서, 레벨 쉬프터와 인버터를 포함하는 것을 특징으로 한다. 레벨 쉬프터는 동작 전원으로서 제1 및 제2 내부 전압들과 제1 및 제2 그라운드 전압들이 인가되고, 입력 신호의 레벨을 변경시켜 레벨 쉬프팅 신호로서 출력한다. 인버터는 레벨 쉬프팅 신호를 반전시키고, 그 반전된 신호를 출력 신호로서 출력한다. 본 발명의 레벨 쉬프팅 회로는 듀얼 그라운드 전압들을 사용하므로, 그라운드 전압 레벨의 변화에 무관하게 안정된 동작을 할 수 있는 장점이 있다.

Description

듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로{Level shifting circuit using dual ground voltages}
도 1a와 도 1b는 종래 기술에 따른 레벨 쉬프터의 입력 신호와 출력 신호의 파형들을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 레벨 쉬프팅 회로와 로직 회로의 블록도이다.
도 3은 도 2에 도시된 레벨 쉬프팅 회로와 로직 회로의 상세한 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 레벨 쉬프팅 회로와 로직 회로의 블록도이다.
도 5는 도 4에 도시된 레벨 쉬프팅 회로와 로직 회로의 상세한 회로도이다.
도 6은 도 3에 도시된 로직 회로의 입력 신호와 레벨 쉬프팅 회로의 출력 신호의 파형들을 나타내는 도면이다.
도 7은 도 5에 도시된 레벨 쉬프팅 회로의 입력 신호와 로직 회로의 출력 신호의 파형들을 나타내는 도면이다.
도 8은 종래의 레벨 쉬프터의 출력 신호와 본 발명의 레벨 쉬프팅 회로의 출력 신호의 파형들을 나타내는 도면이다.
도 9는 종래의 레벨 쉬프터의 출력 신호와 본 발명의 레벨 쉬프팅 회로의 출 력 신호의 파형들을 나타내는 도면이다.
본 발명은 반도체 회로에 관한 것으로서, 특히, 레벨 쉬프터에 관한 것이다.
레벨 쉬프터는 서로 다른 레벨의 전원 전압을 사용하는 회로들을 인터페이스 하는 회로로서, 상기 회로들 사이에서 입출력 신호들의 레벨들을 변화시킨다. 예를 들어, 상기 레벨 쉬프터가 아날로그 회로와 로직 회로를 인터페이스 하는데 사용될 수 있다. 종래의 레벨 쉬프터는 상기 아날로그 회로에 인가되는 전원 전압, 즉, 내부 전압과 그라운드 전압을 사용하도록 구성된다. 상기 아날로그 회로에 제1 내부 전압과 제1 그라운드 전압이 인가되고, 상기 로직 회로에 상기 제1 내부 전압 보다 작은 제2 내부 전압과, 제2 그라운드 전압이 인가되는 것으로 가정하자. 이 경우 상기 레벨 쉬프터에는 상기 제1 내부 전압과 상기 제1 그라운드 전압이 인가된다. 여기에서, 상기 로직 회로가 동작할 때, 상기 로직 회로 내부의 저항들에 의한 전압 강하로 인하여 상기 제2 그라운드 전압의 레벨이 변화될 수 있다. 또, 상기 로직 회로의 출력 신호의 레벨이 "하이" 또는 "로우"로 천이(transition) 될 때에도, 상기 제2 그라운드 전압의 레벨이 변화될 수 있다. 이와 유사하게, 상기 아날로그 회로와 상기 레벨 쉬프터가 동작하는 동안에도 내부의 저항들에 의한 전압 강하로 인하여 상기 제1 그라운드 전압의 레벨이 변화될 수 있다. 이처럼 상기 제1 및 제2 그라운드 전압들의 레벨들이 각각 증가되거나 또는 감소될 때, 상기 제1 그라운드 전압과 상기 제2 그라운드 전압간의 레벨 차가 발생될 수 있고, 그 결과 상기 레벨 쉬프터가 오동작 할 수 있다.
도 1a와 도 1b는 상기 제1 그라운드 전압과 상기 제2 그라운드 전압간의 레벨 차(Vgd)가 "D"로 표시된 것과 같이 -0.6V에서 0.6V까지 변화될 때, 상기 레벨 쉬프터의 입력 신호와 출력 신호의 파형을 나타낸 것이다. 도 1a를 참고하면, 로직 회로로부터 출력되는 저전압 레벨의 입력 신호(IN1)는 상기 레벨 쉬프터에 의해 고전압 레벨의 출력 신호(OUT11)로 레벨 쉬프팅된다. 여기에서, 상기 제1 그라운드 전압과 상기 제2 그라운드 전압간의 레벨 차(Vgd)가 증가할 수록 상기 레벨 쉬프터가 잘못된 출력 신호(OUT11)를 출력하는 것을 알 수 있다. 좀 더 상세하게는, 상기 제2 그라운드 전압이 증가되고 상기 제1 그라운드 전압이 감소될 때, 상기 레벨 쉬프터가 상기 로직 회로로부터 출력되는 로직 "0"의 입력 신호(IN1)를 로직 "1"의 입력 신호(IN1)로 잘못 인식하여, "E"로 표시된 것과 같이 잘못된 상기 출력 신호(OUT11)를 출력할 수 있다. 또, 상기 제1 그라운드 전압과 상기 제2 그라운드 전압간의 레벨 차(Vgd)가 -0.5V 이상일 때, 상기 레벨 쉬프터가 동작하지 않고, 출력 신호(OUT12)의 전압은 0V로 유지된다.
도 1b를 참고하면, 상기 아날로그 회로로부터 출력되는 고전압 레벨의 입력 신호(IN2)는 상기 레벨 쉬프터에 의해 저전압 레벨의 출력 신호(OUT21)로 레벨 쉬프팅된다. 상기 제1 그라운드 전압과 상기 제2 그라운드 전압간의 레벨 차(Vgd)가 증가할 수록 출력 신호(OUT21)의 듀티비(duty ratio)가 변화되고, 상기 레벨 차(Vgd)가 0.6V 이상일 때, 상기 레벨 쉬프터가 동작하지 않고, 이 때의 상기 레벨 쉬프터로부터 출력 신호(OUT22)가 출력된다.
상술한 것과 같이 종래의 레벨 쉬프터는 로직 회로에 인가되는 그라운드 전압과 다른 아날로그 회로의 그라운드 전압을 사용하므로, 상기 그라운드 전압들의 레벨들이 변화됨에 따라 오동작 하는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 그라운드 전압 레벨의 변화에 무관하게 안정적으로 동작하는 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 레벨 쉬프팅 회로는, 입력 신호의 레벨을 변경시켜 출력 신호로서 출력하는 레벨 쉬프팅 회로에 있어서, 레벨 쉬프터와 인버터를 포함하는 것을 특징으로 한다. 레벨 쉬프터는 동작 전원으로서 제1 및 제2 내부 전압들과 제1 및 제2 그라운드 전압들이 인가되고, 입력 신호의 레벨을 변경시켜 레벨 쉬프팅 신호로서 출력한다. 인버터는 레벨 쉬프팅 신호를 반전시키고, 그 반전된 신호를 출력 신호로서 출력한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 레벨 쉬프팅 회로(100)와 로직 회로(200)의 블록도이다. 도 2를 참고하면, 상기 레벨 쉬프팅 회로(100)는 레벨 쉬프터(110)와 인버터(120)를 포함한다. 상기 레벨 쉬프터(110)에는 동작 전원으로서 제1 및 제2 내부 전압들(VDDL, VDDH)과 제1 및 제2 그라운드 전압들(VSSL, VSSH)이 인가된다. 상기 레벨 쉬프터(110)는 상기 로직 회로(200)로부터 수신되는 입력 신호(LS1)의 레벨을 증가시키고, 레벨 쉬프팅 신호(AS1)를 출력한다. 상기 인버터(120)는 상기 레벨 쉬프팅 신호(AS1)를 반전시키고, 그 반전된 신호를 출력 신호(OUTS1)로서 출력한다. 여기에서, 상기 레벨 쉬프팅 회로(100)가 상기 논리 회로(200)와 아날로그 회로(미도시)를 인터페이스 하는 것으로 가정할 때, 상기 인버터(120)는 상기 출력 신호(OUTS1)를 상기 아날로그 회로에 출력한다. 상기 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)이 상기 로직 회로(200)에 동작 전원으로서 인가된다. 여기에서, 상기 제1 내부 전압(VDDL)은 상기 제2 내부 전압(VDDH) 보다 작다. 또, 상기 제2 내부 전압(VDDH)과 상기 제2 그라운드 전압(VSSH)이 상기 아날로그 회로에 동작 전원으로서 인가된다.
도 3은 도 2에 도시된 레벨 쉬프팅 회로(100)와 로직 회로(200)의 상세한 회로도이다. 도 3을 참고하면, 상기 로직 회로(200)는 PMOS 트랜지스터(P11)와 NMOS 트랜지스터(N11)를 포함하는 CMOS 인버터 회로이다. 상기 로직 회로(200)는 내부 신호(INS1)를 반전시키고, 그 반전된 신호를 입력 신호(LS1)로서 출력한다. 상기 로직 회로(200)에는 제1 내부 전압(VDDL)과 제1 그라운드 전압(VSSL)이 동작 전원 으로서 인가된다.
상기 레벨 쉬프팅 회로(100)의 상기 레벨 쉬프터(110)는 제1 인버터 회로(111), 비교 회로(112), 및 제2 인버터 회로(113)를 포함한다. 상기 제1 인버터 회로(111)는 PMOS 트랜지스터(P12)와 NMOS 트랜지스터(N12)를 포함하는 CMOS 인버터 회로이다. 상기 제1 인버터 회로(111)에는 동작 전원으로서 상기 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)이 인가되고, 상기 제1 인버터 회로(111)는 상기 입력 신호(LS1)를 반전시켜, 반전된 입력 신호(LS1B)를 출력한다.
상기 비교 회로(112)는 PMOS 트랜지스터들(P13, P14)과 NMOS 트랜지스터들(N13, N14)을 포함하고, 상기 비교 회로(112)에는 동작 전원으로서 제2 내부 전압(VDDH)과 상기 제1 그라운드 전압(VSSL)이 인가된다. 상기 비교 회로(112)의 구성을 좀 더 상세히 설명하면, 상기 PMOS 트랜지스터들(P13, P14)의 소스들에 상기 제2 내부 전압(VDDH)이 입력된다. 상기 PMOS 트랜지스터(P13)의 게이트와 상기 PMOS 트랜지스터(P14)의 드레인은 상기 NMOS 트랜지스터(N14)의 드레인에 연결된다. 또, 상기 PMOS 트랜지스터(P14)의 게이트와 상기 PMOS 트랜지스터(P13)의 드레인은 상기 NMOS 트랜지스터(N13)의 드레인에 연결된다. 상기 NMOS 트랜지스터들(N13, N14)의 소스들에는 상기 제1 그라운드 전압(VSSL)이 입력된다. 상기 비교 회로(112)는 상기 NMOS 트랜지스터들(N13, N14)의 게이트들에 입력되는 상기 입력 신호(LS1)와 상기 반전된 입력 신호(LS1B)를 비교하고, 출력 노드(N1)를 통하여 비교 신호(CM1)를 출력한다.
상기 제2 인버터 회로(113)는 PMOS 트랜지스터(P15)와 NMOS 트랜지스터(N15) 를 포함하는 CMOS 인버터 회로이다. 상기 제2 인버터 회로(113)에는 동작 전원으로서 상기 제2 내부 전압(VDDH)과 상기 제2 그라운드 전압(VSSH)이 인가되고, 상기 제2 인버터 회로(113)는 상기 비교 신호(CM1)를 반전시키고, 그 반전된 신호를 레벨 쉬프팅 신호(AS1)로서 출력한다. 상기 레벨 쉬프팅 회로(100)의 상기 인버터(120)는 상기 레벨 쉬프팅 신호(AS1)를 반전시켜, 그 반전된 신호를 출력 신호(OUTS1)로서 출력한다.
상술한 것과 같이, 상기 제1 인버터 회로(111)와 상기 비교 회로(112)에 상기 제1 그라운드 전압(VSSL)이 인가되므로, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간에 레벨 차가 발생되더라도, 상기 제1 인버터 회로(111)와 상기 비교 회로(112)가 안정적으로 동작할 수 있다. 따라서 상기 레벨 쉬프팅 회로(100)의 출력 신호(OUTS1)가 도 6에서 참조되는 것과 같이, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)의 레벨 차(L)의 크기에 상관없이 안정적으로 유지되는 것을 알 수 있다.
도 4는 본 발명의 다른 실시예에 따른 레벨 쉬프팅 회로(300)와 로직 회로(400)의 블록도이다. 상기 레벨 쉬프팅 회로(300)는 레벨 쉬프터(310)와 인버터(320)를 포함한다. 상기 레벨 쉬프터(310)에는 동작 전원으로서 제1 및 제2 내부 전압들(VDDL, VDDH)과 제1 및 제2 그라운드 전압들(VSSL, VSSH)이 인가된다. 여기에서, 상기 레벨 쉬프팅 회로(300)가 상기 로직 회로(400)와 아날로그 회로(미도시)를 인터페이스 하는 것으로 가정할 때, 상기 인버터(320)는 상기 아날로그 회로로부터 수신되는 내부 신호(INS2)를 반전시키고, 그 반전된 신호를 입력 신호(LS2) 로서 출력한다. 상기 레벨 쉬프터(310)는 상기 입력 신호(LS2)의 레벨을 감소시키고, 레벨 쉬프팅 신호(AS2)를 상기 로직 회로(400)에 출력한다. 상기 제2 내부 전압(VDDH)과 상기 제2 그라운드 전압(VSSH)이 상기 아날로그 회로에 동작 전원으로서 인가된다. 여기에서, 상기 제2 내부 전압(VDDH)은 상기 제1 내부 전압(VDDL) 보다 크다. 또, 상기 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)은 상기 로직 회로(400)에 동작 전원으로서 인가된다. 상기 로직 회로(400)는 상기 레벨 쉬프팅 신호(AS2)를 반전시키고, 그 반전된 신호를 출력 신호(OUTS2)로서 출력한다.
도 5는 도 4에 도시된 레벨 쉬프팅 회로(300)와 로직 회로(400)의 상세한 회로도이다. 상기 레벨 쉬프팅 회로(300)의 상기 인버터(320)는 내부 신호(INS2)를 반전시키고, 그 반전된 신호를 입력 신호(LS2)로서 출력한다.
상기 레벨 쉬프팅 회로(300)의 상기 레벨 쉬프터(310)는 제1 인버터 회로(311), 비교 회로(312), 및 제2 인버터 회로(313)를 포함한다. 상기 제1 인버터 회로(311)는 PMOS 트랜지스터(P21)와 NMOS 트랜지스터(N21)를 포함하는 CMOS 인버터 회로이다. 상기 제1 인버터 회로(311)에는 동작 전원으로서 상기 제2 내부 전압(VDDH)과 상기 제2 그라운드 전압(VSSH)이 인가되고, 상기 제1 인버터 회로(311)는 상기 입력 신호(LS2)를 반전시켜, 반전된 입력 신호(LS2B)를 출력한다.
상기 비교 회로(312)는 PMOS 트랜지스터들(P22, P23)과 NMOS 트랜지스터들(N22, N23)을 포함하고, 상기 비교 회로(312)에는 동작 전원으로서 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)이 인가된다. 상기 비교 회로(312)의 구성을 좀 더 상세히 설명하면, 상기 PMOS 트랜지스터들(P22, P23)의 소스들에 상기 제 1 내부 전압(VDDL)이 입력된다. 상기 PMOS 트랜지스터(P22)의 게이트와 상기 PMOS 트랜지스터(P23)의 드레인은 상기 NMOS 트랜지스터(N23)의 드레인에 연결된다. 또, 상기 PMOS 트랜지스터(P23)의 게이트와 상기 PMOS 트랜지스터(P22)의 드레인은 상기 NMOS 트랜지스터(N22)의 드레인에 연결된다. 상기 NMOS 트랜지스터들(N22, N23)의 소스들에는 상기 제1 그라운드 전압(VSSL)이 입력된다. 상기 비교 회로(312)는 상기 NMOS 트랜지스터들(N22, N23)의 게이트들에 입력되는 상기 입력 신호(LS2)와 상기 반전된 입력 신호(LS2B)를 비교하고, 출력 노드(N2)를 통하여 비교 신호(CM2)를 출력한다.
상기 제2 인버터 회로(313)는 PMOS 트랜지스터(P24)와 NMOS 트랜지스터(N24)를 포함하는 CMOS 인버터 회로이다. 상기 제2 인버터 회로(313)에는 동작 전원으로서 상기 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)이 인가되고, 상기 제2 인버터 회로(313)는 상기 비교 신호(CM2)를 반전시키고, 그 반전된 신호를 레벨 쉬프팅 신호(AS2)로서 출력한다.
상기 로직 회로(400)는 PMOS 트랜지스터(P25)와 NMOS 트랜지스터(N25)를 포함하는 CMOS 인버터 회로이다. 상기 로직 회로(400)는 상기 레벨 쉬프팅 신호(AS2)를 반전시키고, 그 반전된 신호를 출력 신호(OUTS2)로서 출력한다. 상기 로직 회로(400)에는 상기 제1 내부 전압(VDDL)과 상기 제1 그라운드 전압(VSSL)이 동작 전원으로서 인가된다.
상술한 것과 같이, 상기 제2 인버터 회로(313)와 상기 비교 회로(312)에 상기 제1 그라운드 전압(VSSL)이 인가되므로, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간에 레벨 차가 발생되더라도, 상기 제2 인버터 회로(313)와 상기 비교 회로(312)가 안정적으로 동작할 수 있다. 그 결과 상기 레벨 쉬프팅 회로(300)로부터 출력되는 상기 레벨 쉬프팅 신호(AS2)가 안정적으로 유지되므로, 상기 로직 회로(400)로부터 출력되는 상기 출력 신호(OUTS2)가 도 7에서 참조되는 것과 같이, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)의 레벨 차(L)의 크기에 상관없이 안정적으로 유지되는 것을 알 수 있다.
도 8은 종래의 레벨 쉬프터의 출력 신호와 본 발명의 레벨 쉬프팅 회로의 출력 신호의 파형들을 나타내는 도면이다. 도 8을 참고하면, 동일한 입력 신호(INS)에 대한 본 발명의 레벨 쉬프팅 회로의 출력 신호의 파형은 "OUTA"로 표시되고, 종래의 레벨 쉬프터의 출력 신호의 파형은 "OUTB"로서 표시된다. 도 8에서 참조되는 것과 같이, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간의 레벨 차가 설정된 값 보다 클 때, 상기 출력 신호(OUTA)는 상기 입력 신호(INS) 보다 증가된 레벨로서 표시되는데 반해, 상기 출력 신호(OUTB)는 0V로 유지되는 것을 알 수 있다. 즉, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간의 레벨 차가 설정된 값 보다 클 때, 본 발명의 레벨 쉬프팅 회로는 정상적으로 동작하지만, 종래의 레벨 쉬프터는 동작하지 않는다.
도 9는 종래의 레벨 쉬프터의 출력 신호와 본 발명의 레벨 쉬프팅 회로의 출력 신호의 파형들을 나타내는 도면이다. 도 9를 참고하면, 동일한 입력 신호(INS)에 대한 본 발명의 레벨 쉬프팅 회로의 출력 신호의 파형은 "OUTA"로 표시되고, 종래의 레벨 쉬프터의 출력 신호의 파형은 "OUTB"로서 표시된다. 도 9에서 참조되는 것과 같이, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간의 레벨 차가 설정된 값 보다 클 때, 상기 출력 신호(OUTA)는 상기 입력 신호(INS) 보다 감소된 레벨로서 표시되는데 반해, 상기 출력 신호(OUTB)는 거의 0V에 가까운 레벨로 유지되는 것을 알 수 있다. 즉, 상기 제1 그라운드 전압(VSSL)과 상기 제2 그라운드 전압(VSSH)간의 레벨 차가 설정된 값 보다 클 때, 본 발명의 레벨 쉬프팅 회로는 정상적으로 동작하지만, 종래의 레벨 쉬프터는 오동작하게 된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기한 것과 같이, 본 발명에 따른 레벨 쉬프팅 회로는 듀얼 그라운드 전압들을 사용하므로, 그라운드 전압 레벨의 변화에 무관하게 안정된 동작을 할 수 있는 효과가 있다.

Claims (10)

  1. 입력 신호의 레벨을 변경시켜 출력 신호로서 출력하는 레벨 쉬프팅 회로에 있어서,
    동작 전원으로서 제1 및 제2 내부 전압들과 제1 및 제2 그라운드 전압들이 인가되고, 상기 입력 신호의 레벨을 변경시켜 레벨 쉬프팅 신호로서 출력하는 레벨 쉬프터; 및
    상기 레벨 쉬프팅 신호를 반전시키고, 그 반전된 신호를 상기 출력 신호로서 출력하는 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  2. 제1항에 있어서,
    상기 입력 신호는 로직 회로로부터 출력되고, 상기 제1 내부 전압과 상기 제1 그라운드 전압은 상기 로직 회로의 동작 전원이고,
    상기 출력 신호는 아날로그 회로에 입력되고, 상기 제2 내부 전압과 상기 제2 그라운드 전압은 상기 아날로그 회로의 동작 전원인 것을 특징으로 하는 레벨 쉬프팅 회로.
  3. 제1항에 있어서,
    상기 레벨 쉬프터는 상기 입력 신호의 레벨을 증가시켜 상기 레벨 쉬프팅 신호로서 출력하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  4. 제1항에 있어서,
    상기 제1 내부 전압은 상기 제2 내부 전압 보다 작은 것을 특징으로 하는 레벨 쉬프팅 회로.
  5. 제2항에 있어서, 상기 레벨 쉬프터는,
    동작 전원으로서 상기 제1 내부 전압과 상기 제1 그라운드 전압이 인가되고, 상기 입력 신호를 반전시켜, 반전된 입력 신호를 출력하는 제1 인버터 회로;
    동작 전원으로서 상기 제2 내부 전압과 상기 제1 그라운드 전압이 인가되고, 상기 입력 신호와 상기 반전된 입력 신호를 비교하고, 비교 결과 신호를 출력하는 비교 회로; 및
    동작 전원으로서 상기 제2 내부 전압과 상기 제2 그라운드 전압이 인가되고, 상기 비교 결과 신호를 반전시키고, 반전된 비교 결과 신호를 상기 레벨 쉬프팅 신호로서 출력하는 제2 인버터 회로를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  6. 입력 신호의 레벨을 변경시켜 출력 신호로서 출력하는 레벨 쉬프팅 회로에 있어서,
    동작 전원으로서 제1 및 제2 내부 전압들과 제1 및 제2 그라운드 전압들이 인가되고, 상기 입력 신호의 레벨을 변경시켜 레벨 쉬프팅 신호로서 출력하는 레벨 쉬프터; 및
    내부 신호를 반전시키고, 그 반전된 신호를 상기 입력 신호로서 출력하는 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  7. 제6항에 있어서,
    상기 내부 신호는 아날로그 회로로부터 출력되고, 상기 제2 내부 전압과 상 기 제2 그라운드 전압은 상기 아날로그 회로의 동작 전원이고,
    상기 레벨 쉬프팅 신호는 로직 회로에 입력되고, 상기 제1 내부 전압과 상기 제1 그라운드 전압은 상기 로직 회로의 동작 전원인 것을 특징으로 하는 레벨 쉬프팅 회로.
  8. 제6항에 있어서,
    상기 레벨 쉬프터는 상기 입력 신호의 레벨을 감소시켜 상기 레벨 쉬프팅 신호로서 출력하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  9. 제6항에 있어서,
    상기 제2 내부 전압은 상기 제1 내부 전압 보다 큰 것을 특징으로 하는 레벨 쉬프팅 회로.
  10. 제7항에 있어서, 상기 레벨 쉬프터는,
    동작 전원으로서 상기 제2 내부 전압과 상기 제2 그라운드 전압이 인가되고, 상기 입력 신호를 반전시켜, 반전된 입력 신호를 출력하는 제1 인버터 회로;
    동작 전원으로서 상기 제1 내부 전압과 상기 제1 그라운드 전압이 인가되고, 상기 입력 신호와 상기 반전된 입력 신호를 비교하고, 비교 결과 신호를 출력하는 비교 회로; 및
    동작 전원으로서 상기 제1 내부 전압과 상기 제1 그라운드 전압이 인가되고, 상기 비교 결과 신호를 반전시키고, 반전된 비교 결과 신호를 상기 레벨 쉬프팅 신호로서 출력하는 제2 인버터 회로를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
KR1020040055078A 2004-07-15 2004-07-15 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로 KR20060006181A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055078A KR20060006181A (ko) 2004-07-15 2004-07-15 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055078A KR20060006181A (ko) 2004-07-15 2004-07-15 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로

Publications (1)

Publication Number Publication Date
KR20060006181A true KR20060006181A (ko) 2006-01-19

Family

ID=37117914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055078A KR20060006181A (ko) 2004-07-15 2004-07-15 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로

Country Status (1)

Country Link
KR (1) KR20060006181A (ko)

Similar Documents

Publication Publication Date Title
US6963226B2 (en) Low-to-high level shifter
US7495483B2 (en) Input buffer for CMOS integrated circuits
US11171634B2 (en) Buffer circuit between different voltage domains
US9525421B2 (en) High speed low voltage hybrid output driver for FPGA I/O circuits
US7400171B1 (en) Electronic switch having extended voltage range
CN106899288B (zh) 电平转换电路
US10418997B2 (en) Level shifter
WO2018055666A1 (ja) インターフェース回路
US7675322B2 (en) Level shifting circuits for generating output signals having similar duty cycle ratios
JP6871519B2 (ja) 半導体集積回路
US6940333B2 (en) High-to-low level shifter
JP5290015B2 (ja) バッファ回路
JP4630782B2 (ja) レベルシフト回路
CN108631767B (zh) 电平位移器
TWI822013B (zh) 包括位準移位器的半導體裝置以及減輕輸入訊號與輸出訊號之間的延遲的方法
KR20060006181A (ko) 듀얼 그라운드 전압을 사용하는 레벨 쉬프팅 회로
US8723581B1 (en) Input buffers
KR20100133610A (ko) 전압 레벨 시프터
US8547139B2 (en) CMOS logic integrated circuit
CN108206689B (zh) 电平转换驱动电路
JP4588436B2 (ja) レベルシフタ回路
US6407582B1 (en) Enhanced 2.5V LVDS driver with 1.8V technology for 1.25 GHz performance
TWM576366U (zh) 具輔助電路之位準轉換電路
TWM517481U (zh) 電壓位準轉換器
JP4273881B2 (ja) 差動信号出力回路及びそれを内蔵した半導体集積回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination