KR20060001325A

KR20060001325A - 데이터 쓰기 드라이버를 프리차지 수단으로 이용하는반도체 장치 및 방법

Info

Publication number: KR20060001325A
Application number: KR1020040050425A
Authority: KR
Inventors: 조영찬; 김윤철
Original assignee: 삼성전자주식회사
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-06

Abstract

데이터 라인의 프리차지 속도를 향상시킬 수 있는 반도체 장치와 방법이 제공된다. 상기 반도체 장치는 데이터 라인; 상기 데이터 라인으로 외부에서 입력되는 데이터를 전달해 주는 데이터 쓰기 드라이버; 및 프리차지 제어 신호를 발생하는 프리차지 제어신호 발생회로를 구비하며, 상기 데이터 쓰기 드라이버는 상기 프리차지 제어신호에 응답해서 상기 데이터 라인을 소정의 전압으로 프리차지한다. 상기 소정의 전압은 내부 전원 전압 또는 접지 전압이다. 상기 데이터 쓰기 드라이버는 내부 전원과 상기 데이터 라인에 접속되는 PMOS 트랜지스터; 및 상기 데이터 라인과 접지전원사이에 접속되는 NMOS 트랜지스터를 구비하며, 상기 프리차지 제어신호는 상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 게이트로 입력된다. 본 발명에 따른 반도체 장치는 프리차지 속도를 향상시켜 메모리 고속화에 도움이 된다.

Description

데이터 쓰기 드라이버를 프리차지 수단으로 이용하는 반도체 장치 및 방법{Semiconductor device using data driver as pre-charge mean and method using the same}

도1은 종래 기술에 따른 프리차지 회로를 구비하는 메모리 반도체 메모리이다.

도2는 본 발명의 실시예에 따른 데이터 쓰기 드라이버를 프리차지 수단으로 이용하는 반도체 장치의 블락도를 나타낸다.

본 발명은 반도체 장치에 관한 것으로, 특히 데이터 쓰기 드라이버를 프리차지 수단으로 이용하는 반도체 장치 및 방법에 관한 것이다.

메모리 동작은 비트라인과 데이터 라인이 일정전압으로 프리차지된 상태에서 읽기 명령어 또는 쓰기 명령어에 따라 각각의 메모리 셀에 저장된 데이터를 감지 증폭기에 의해 증폭시켜 외부로 출력하거나, 외부에서 입력되는 데이터를 데이터 쓰기 드라이버를 이용하여 데이터 라인에 전달한 후, 비트라인을 통해 선택된 메모리 셀에 저장하는 것이다.

상기 메모리의 읽기 또는 쓰기 동작이 끝나면, 비트라인과 데이터 라인을 다음 메모리 동작을 위하여 다시 일정 전압으로 프리차지 되어야 한다.

즉, 메모리 장치가 고속으로 동작하기 위해서는 읽기 동작과 쓰기 동작뿐만 아니라 읽기 동작과 쓰기 동작 전후의 비트라인과 데이터 라인의 프리차지 속도도 향상되어야 한다.

본 발명의 목적은 데이터 라인의 프리차지 속도를 향상시킬 수 있는 반도체 장치와 방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 반도체 장치는 데이터 라인; 상기 데이터 라인으로 외부에서 입력되는 데이터를 전달해 주는 데이터 쓰기 드라이버; 및 프리차지 제어 신호를 발생하는 프리차지 제어신호 발생회로를 구비하며, 상기 데이터 쓰기 드라이버는 상기 프리차지 제어신호에 응답해서 상기 데이터 라인을 소정의 전압으로 프리차지한다.

상기 소정의 전압은 내부 전원 전압 또는 접지 전압이다. 상기 데이터 쓰기 드라이버는 내부 전원과 상기 데이터 라인에 접속되는 PMOS 트랜지스터; 및 상기 데이터 라인과 접지전원사이에 접속되는 NMOS 트랜지스터를 구비하며, 상기 프리차지 제어신호는 상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 게이트로 입력된다.

상기 기술적 과제를 달성하기 위한 데이터 라인과 상기 데이터 라인으로 외부에서 입력되는 데이터를 전달해 주는 데이터 쓰기 드라이버를 가지는 반도체 메 모리 장치에서 상기 데이터 라인을 프리차지 하는 방법은 상기 반도체 메모리 장치가 쓰기 동작을 수행하는 단계; 및 상기 데이터 쓰기 동작이 수행된 후 상기 데이터 라인 쓰기 드라이버를 이용하여 상기 데이터 라인을 일정전압으로 프리차지하는 단계를 포함한다.

도1의 프리차지 제어부(13)는 메모리 동작 전의 프리차지 상태, 메모리 셀(10)로부터 데이터를 읽거나, 또는 메모리 셀(10)로 데이터를 쓰는 과정이 끝난 후, 프리차지 제어 신호(IOPRB)를 발생하여 프리차지 회로(14)로 공급한다.

상기 프리차지 회로(14)는 프리차지 제어 신호(IOPRB)에 응답하여 데이터 라인들(DL과 DLB)을 내부전원전압(IVCC)으로 프리차지 하게 된다.

상기 프리차지 제어 신호(IOPRB)는 복수개의 데이터 라인들(DL1&DLB1, DL2& DLB2)을 프리차지 하기 위해 각각의 데이터 라인쌍과 연결된 복수개의 프리차지 회로(14)를 구동시켜야 하므로 프리차지 제어부(13)의 드라이버(15)의 크기는 커야 하고, 상기 드라이버(15)는 많은 전류를 소비한다.

또한, 프리차지 제어 신호(IOPRB)는 많은 부하를 바라보게 되므로 원하지 않는 신호지연도 발생하는 문제점이 있다. 따라서 도 2에 도시된 반도체 장치는 도1에 도시된 반도체 장치가 갖는 문제점을 해결하기 위한 것이다.

도2에 도시된 반도체 장치는 데이터 쓰기 드라이버(20)를 제외하면 도 1에 도시된 반도체 장치와 실질적으로 동일하다.

상기 데이터 쓰기 드라이버(20)는 내부전원(IVcc)과 데이터 라인(DL1)사이에 접속된 풀-업 트랜지스터(21)와 상기 데이터 라인(DL1)과 접지전원(VSS)사이에 접속된 풀-다운 트랜지스터(23)를 구비한다. 도2에서는 설명의 편의를 위하여 하나의 데이터 쓰기 드라이버(20)만을 도시하나 이에 한정되는 것은 아니다.

상기 풀-업 트랜지스터(21)는 PMOS 트랜지스터로 구현되고, 입력버퍼와 인버터를 통하여 입력된 제1신호에 응답하여 내부전원(IVcc)의 전압을 데이터 라인(DL1)으로 공급한다. 또한, 프리차지 동작시 데이터 라인 프리차지 신호(IOPRB)는 풀-업 트랜지스터(21)의 게이트로 입력된다.

상기 풀-다운 트랜지스터(23)는 NMOS 트랜지스터로 구현되고, 상기 입력버퍼를 통하여 입력된 제2신호에 응답하여 접지전원(Vss)의 전압을 데이터 라인(DL1)으로 공급한다. 또한, 프리차지 동작시 데이터 라인 프리차지 신호(IOPRB)는 풀-다운 트랜지스터(23)의 게이트로 입력된다.

프리차지 제어 신호 발생부(13)는 메모리의 읽기 동작 또는 쓰기 동작 전과 후에 로우로 활성화되는 데이터 라인 프리차지 신호(IOPRB)를 발생한다.

프리차지 시에, 로우(low)로 활성화된 상기 데이터 라인 프리차지 신호(IOPRB)가 상기 데이터 쓰기 드라이버(20)의 풀-업 트랜지스터(21)의 게이트에 입력되는 경우, 상기 데이터 라인들(DL1과 DLB1)은 내부전원(IVCC)의 전압레벨로 프리차지된다.

또한, 하이(high)로 활성화된 상기 데이터 라인 프리차지 신호(IOPRB)가 상기 데이터 쓰기 드라이버(20)의 풀-다운 트랜지스터(23)의 게이트에 입력되는 경우, 상기 데이터 라인들(DL1과 DLB1)은 접지전원(VSS)의 전압레벨로 프리차지 된다.

이하 도2를 참조하여 본 발명에 따른 반도체 장치의 동작을 설명하면 다음과 같다.

당업계에서 잘 알려진 바와 같이 메모리 동작은 읽기 또는 쓰기 동작에 앞서 데이터 라인들(DL1과 DLB1)은 일정전압으로 프리차지 되고, 특정한 메모리 셀(20)을 선택하기 위해 메모리 컨트롤러로(미도시)부터 출력된 열 어드레스와 열 활성화 명령은 디코딩되고, 디코딩 된 어드레스에 따라 특정 메모리 셀(20)이 선택되고, 선택된 메모리 셀의 커패시터에 저장된 전하는 감지 증폭기에 의하여 증폭된다. 이러한 과정을 열 활성화 단계라 한다.

메모리 읽기 동작은 상기 열 활성화 단계 후, 메모리 셀(10)에 저장된 데이터는 행 선택 트랜지스터들(11)을 통하여 데이터 라인들(DL1과 DLB1)에 전달된다. 상기 데이터 라인들(DL1과 DLB1)로 전달된 전압 또는 전류는 감지 증폭기를 통하여 증폭되고, 증폭된 전압 또는 전류는 출력버퍼와 출력 핀(DQ)을 통해 메모리 장치의 외부로 출력된다. 상기 메모리 읽기 동작시 프레차지 제어신호 발생부(13)는 디스에이블되는 것이 바람직하다.

상기 출력되는 데이터가 출력버퍼(26)에 전달된 후, 데이터 라인들(DL1과 DLB1)은 다음의 읽기 동작 또는 쓰기 동작을 수행하기 위해 내부전원(IVCC)의 전압 레벨 또는 접지전원(VSS)의 전압레벨 등의 일정전압으로 프리차지가 되어야 한다.

또한 메모리 쓰기 동작은, 열 활성화 단계 후, 메모리 컨트롤러로부터 출력된 쓰기 명령어와 해당 행 어드레스를 수신하여 디코딩 한 후, 데이터 라인 프리차지 신호(IOPRB)를 디스에이블 시키고, 해당 행 선택 트랜지스터(11)를 온(on)시킨다.

데이터 입력 버퍼(27)로부터 입력되는 데이터는 데이터 쓰기 드라이버(20)를 통해 데이터 라인(DL1)과 비트라인과 연결된 상기 해당 메모리 셀(10)의 커패시터에 저장된다.

상기 읽기 동작과 마찬가지로 상기 쓰기 동작이 진행된 후 다음의 읽기 또는 쓰기 동작을 수행하기 위해 상기 데이터 라인들(DL1과 DLB1)은 내부 전원(IVCC)의 전압레벨 또는 접지전원(VSS)의 전압레벨 등의 일정 전압으로 프리차지가 되어야 한다.

상기와 같이 읽기 동작 또는 쓰기 동작 전후로 데이터 라인들(DL1과 DLB1)은 프리차지되어야 한다.

프리차지 제어신호 발생부(10)는 읽기 명령 또는 쓰기 명령에 응답하여 프리차지 제어 신호(IOPRB)를 디스에이블시킨다. 따라서 상기 데이터 라인들(DL1과 DLB1)으로 공급되던 프리차지 전압(IVCC)은 차단된다.

또한, 프리차지 제어신호 발생부(10)는 상기 읽기 동작 또는 쓰기 동작이 끝난 후 프리차지 제어 신호(IOPRB)를 로우(low)로 활성화시킨다. 따라서 데이터 쓰기 드라이버(20)의 풀-업 트랜지스터(21)는 로우로 활성화된 프리차지 제어 신호(IOPRB)에 응답하여 데이터 라인들(DL1과 DLB1)을 내부 전원(IVCC)의 전압레벨로 프리차지 시킨다.

도2에 도시된 본 발명에 따른 반도체 장치는 도1에 도시된 반도체 장치와 달리 별도로 프리차지 회로(14)를 구비하지 않고, 쓰기 동작시에 사용되는 데이터 쓰기 드라이버(25)의 풀-업 트랜지스터(21)를 이용하여 데이터 라인들(DL1과 DLB1)을 내부 전원(IVCC)의 전압레벨로 프리차지 시킨다.

따라서 본 발명에 따른 반도체 장치는 상기 데이터 쓰기 드라이버(25)를 프리차지 수단으로 사용하기 때문에 회로 구성이 간단하다.

또한, 각각의 데이터 라인에 연결된 데이터 쓰기 드라이버를 프리차지 회로로서 사용하기 때문에 데이터 프리차지 제어신호(IOPRB)의 지연이 작아지고 데이터 라인들(DL1과 DLB1)의 프리차지 속도는 증가한다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식으 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서 본 발명의 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상기한 바와 같이 본 발명에 따른 데이터 쓰기 드라이버를 프리차지 수단으로 이용하는 반도체 장치는 종래의 프리차지 회로를 구비하는 반도체 장치에 비하여 소모하는 전류가 적고, 프리차지 속도가 향상되는 효과가 있

본 발명에 따른 반도체 장치의 프리차지 속도는 증가되므로, 고속화 메모리 동작에 효과가 있다.

Claims

데이터 라인;

상기 데이터 라인으로 외부에서 입력되는 데이터를 전달해 주는 데이터 쓰기 드라이버; 및

프리차지 제어 신호를 발생하는 프리차지 제어신호 발생회로를 구비하며,

상기 데이터 쓰기 드라이버는 상기 프리차지 제어신호에 응답해서 상기 데이터 라인을 소정의 전압으로 프리차지하는 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 소정의 전압은 내부 전원 전압 또는 접지 전압인 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 데이터 쓰기 드라이버는,

내부 전원과 상기 데이터 라인에 접속되는 PMOS 트랜지스터; 및

상기 데이터 라인과 접지전원사이에 접속되는 NMOS 트랜지스터를 구비하며,

상기 프리차지 제어신호는 상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 게이트로 입력되는 것을 특징으로 하는 반도체 메모리 장치.
데이터 라인과 상기 데이터 라인으로 외부에서 입력되는 데이터를 전달해 주 는 데이터 쓰기 드라이버를 가지는 반도체 메모리 장치에서 상기 데이터 라인을 프리차지 하는 방법에 있어서,

상기 반도체 메모리 장치가 쓰기 동작을 수행하는 단계; 및

상기 데이터 쓰기 동작이 수행된 후 상기 데이터 라인 쓰기 드라이버를 이용하여 상기 데이터 라인을 일정전압으로 프리차지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 프리차지 방법.