KR20060001004A

KR20060001004A - 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득조정기

Info

Publication number: KR20060001004A
Application number: KR1020040050009A
Authority: KR
Inventors: 강근순
Original assignee: 강근순
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-06
Also published as: KR100669995B1

Abstract

본 발명은 프로그램어블 이득 조정기에 대한 것으로 디지털 조정 신호로 입력되는 아날로그 신호의 크기를 제어 하는 가변이득 조정기에 대한 것이다. 대부분의 혼성(mixed)모드 반도체 제품은 디지털 신호 처리 이전에 아날로그 신호를 디지털 신호로 변환 하여야 한다. 따라서 입력되는 아날로그 신호의 크기를 디지털 신호로 변환 하기 알맞은 크기로 증폭하거나 감쇄 하여야 한다.

제안된 가변이득 조정기는 디지털 입력 신호에 대해 아날로그 신호가 지수적으로 증감하는 특성을 가지며, 동일한 값을 갖는 저항 값의 집합으로 구현이 가능하여 매칭(matching) 특성이 좋으며, 디지털 입력 비트의 수에 따라 이득 조정 영역 및 해상도를 자유롭게 결정할 수 있다

가변이득 조정기, PGA (programmable Gain amplifier), 대수(exponetial function)

Description

디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득조정기 {Programmable Gain Amplifier has an exponential gain as a function of digital input}

도 1은 본 발명에서 제안된 가변이득 조정기 도면이다.

도 2는 도1을 간단히 표현한 도면이다.

도 3은 본 발명에서 제안된 저항 열 도면이다.

도 4는 도3을 사용하여 구현한 가변이득 조정기의 특성 결과에 대한 도면이다.

도 5는 본 발명에서 제안된 저항 열을 7-b으로 구현한 도면 이다.

도 6은 도5을 사용하여 구현한 가변이득 조정기의 특성 결과에 대한 도면 이다.

도 7은 기존의 가변이득 조정기에 대한 도면 이다.

본 발명은 반도체 혼성 (mixed, analog and digital) 모드에서 디지털 조정 신호를 이용하여 아날로그 신호의 이득을 디지털 신호의 증감에 따라 지수적으로 증감 시키는 가변이득 조정기에 관한 것이다.

일반적으로 디지털 입력에 따라 전압 이득이 지수적으로 증가하는 가변 이득기는 디지털-아날로그 변환기와 아날로그 곱셈기를 이용하여 구현한다. 도면7은 기존 PGA의 한 실시 예이다.

디코더 601은 디지털 신호를 받아 D/A 501에 맞는 형태로 디코딩하는 역할을 하며, D/A 501은 디지털 입력 코드에 대한 아날로그 신호를 출력한다. 아날로그 곱셈기 401은 아날로그 입력 AIN 과 D/A 501 출력 DOUT를 곱하는 역할을 한다.

아날로그 이득이 지수적으로 증감하는 특성을 갖게 하기 위해 D/A 출력 DOUT=△V*2^N 으로 설정한다. 여기서 △V는 D/A 변환기의 최소 변화량이며, N은 디지털 입력에 따라 직선적으로 증가하는 특성을 가진다. 따라서 아날로그 곱셈기의 출력은 AIN*△V*2^N 가 되며, 디지털 입력에 따라 지수적으로 변화하는 특성을 얻을 수 있다. 도면7과 같은 아날로그 곱셈기는 공정에서의 트랜지스터의 문턱전압, 단면적의 변화, 전원전압의 변화, 온도 변화에 대해 이득 값의 변화가 심하고, THD (Total harmonic distortion) 특성이 매우 열악해 일반적으로 제한된 응용처에서 만 사용할 수 있다.

본 발명의 목적은 디지털 조정신호를 이용하여 아날로그 신호의 이득이 디지 털 신호의 증감에 따라 지수적으로 증감하는 가변증폭기를 구현하는데 있어, 칩(chip)의 단면적을 줄이고, 확장성(digital control bit, 5 ~ 10-bit)을 좋게 하며, 양호한 THD(total harmonic distortion) 특성 확보하고, 다양한 분야의 혼성 모드(Mixed mode) 제품에 적용할 수 있는 AFE(analog front-end) 구성요소로 사용하고 자 하는데 있다.

본 발명에 따른 가변 이득 조정기는 저항 열, 저항 열과 음의 폐 회로를 형성하는 증폭기, 전체이득이 지수적으로 증감하게 저항 열을 제어하는 디코더로 구성 되어 있다.

도면1은 본 발명에 대한 전체 구성도 이며, 도면2는 도면1를 단순화 하여 재구성 도면이다.

아날로그 입력신호 INP, INN이 저항 열 101으로 인가 된다. 저항 열 101은 증폭기 201과 아날로그 입력신호 INP, INN가 음의 피드백(feedback) 루프를 형성할 수 있게 도면2처럼 연결되어 있다. 디코더 301의 출력은 증폭기 201의 입력 단자 ROP,RON에서 아날로그 입력 방향으로 들여다본 저항과 증폭기 201의 출력 방향으로 들여다본 저항 값을 조정하는 역할을 한다.

저항 열 101에 인가되는 아날로그 입력 INP, INN에 대해 IN = INP - INN, 증폭기 201의 출력 OUTP, OUTN에 대해 OUT = OUTP - OUTN 이라 하고, 저항 열 101에 서 증폭기 201 출력으로 연결된 저항 값을 R_F, 아날로그 입력으로 연결된 저항 값을 R_IN이라 했을 때 전체 이득은 단순히 R_F/R_IN 가 된다. 디코더 301 의 출력 신호를 이득코드(gain_code) C라 했을 때, 아날로그 입력이 디지털 입력 코드에 대해 지수적인 이득 특성을 갖게 R_F/R_IN 값을 변경 해주면 된다. 이를 구현하는 가장 일반적인 방법은

이며, 분자 항에서 C*△R이 증가하는 방향이면 분모 항은 감소하는 방향으로 움직이고, 반대로 분자 항이 감소하면 분모 항은 증가하는 방향으로 C*△R 을 조정하면, C*△R 의 일정한 범위 내에서는 거의 이상적인 지수 함수 특성을 얻을 수 있다. 디코더 301은 △R의 증감 방향 및 최대 변화량을 결정하고, 저항 열 101은 △R 의 비율 및 R(R_F,R_IN)값을 정의 한다.

도면3은 4-bit으로 구현한 제안된 발명의 실시 예이며, IN은 아날로그 입력으로 연결되는 단자이고, OUT은 증폭기 출력 단자, OPIN은 증폭기 입력으로 연결되는 단자이며, SW0,SW1,SW2,SW3는 디코터 301 출력신호 이다. 도면4는 도면3을 이용하여 구현한 PGA(programmable gain amplifier)의 구현 결과로 도면4-1에서 Y축은 지수적으로 증가하는 특성을 확인하기 위해 출력 값을 20*log(OUT/IN)로 표현한 것이며, 도면4-2에서 Y축은 디지털 입력 값이 증가하는 것을 아날로그적으로 표현한 것이다.

도면5는 저항 열101 을 7-bit으로 구현한 것으로 상위 2-bit은 세그멘트 디코딩(segment decoding) 방식을, 하위 5-bit은 단순한 R-2R 방식으로 구현한 것이 다. 도면6은 이득조정을 7-bit으로 했을 때의 구현 결과 이다. 이와 같은 방법으로 8,9 bit 이상으로 확장할 수 있으며, 이득 영역을 -6 dB ~ 6 dB 뿐 아니라, 0 dB ~ 12 dB, -12 dB ~ 0 dB, -12 dB ~ 12 dB 등 자유로이 조정할 수 있다.

혼성모드에 있어 디지털 신호 처리를 하기 위해 인가 되는 아날로그 신호를 디지털 신호로 변환하여야 한다. 그러나 아날로그 신호는 전송 매체나 거리, 기타 요인으로 인해 신호가 매우 미약하거나, 혹은 외부 증폭기에 의해 크게 인가 될 수 있다. 따라서 이러한 아날로그 신호를 디지털 신호로 변환하기 위해 적당한 크기로 입력되는 아날로그 신호를 증감 하여야 한다. 이러한 기능을 수행하기 위해 외부에 별도의 부품을 사용하거나, 혹은 집적화 추세에 따라 칩(chip) 내부에 내장하게 된다. 칩 내부에 집적된 기존제품의 가변이득 조정기는 일반적으로 단면적이 크고, 공정변화에 민감한 특성을 가지고 있으며, 혹은 입력되는 아날로그 신호를 일정 상수의 배수(1,2,3,4, ,0.1, 0.2, 0.3)로 증폭하는 단순한 이득특성을 갖는다.

제안된 발명는 디지털 입력 신호의 증감에 따라 아날로그 신호가 지수적으로 증감하는 특성을 가지고 있고, 작은 면적으로도 구현 가능하며, 공정 변화에 둔감하며, 이득 값을 매우 작은 단계로 조정가능 하기 때문에 아날로그 신호를 디지털 신호로 변경하여 신호처리 하는 혼성(mixed)모드 반도체 제품에 다양하게 적용할 수 있다.

Claims

아날로그 입력 신호를 디지털 코드에 따라 증폭하는 회로에 있어 디지털 코드의 증감에 따라 아날로그 신호가 지수적으로 증감하는 특징을 가지는 가변증폭기(programmable gain amplifier).
제 1 항에 있어서, 상기 반도체 신호처리 장치는

상기 디코더로부터 신호를 수신하여 저항 값의 크기를 가변 하는 저항 열;

상기 아날로그 신호를 증폭하는 증폭회로;

상기 디지털 입력을 해독하는 디코더;

상기 디코더로 부터 신호를 수신하여 저항을 아날로그 입력 방향과 출력 방향으로 선택적으로 연결하는 스위치; 및

상기 아날로그 입력과 증폭기 출력을 연결하여 피드백(feedback) 루프(loop)를 이루는 저항 열을 구비하여 디지털 입력에 따라 아날로그 신호가 지수적 증감 하게 이득을 조정 하는 것을 특징으로 하는 가변이득 조정회로(PGA).
제 2 항에 있어서, 상기 저항 열은

저항을 단순히 R-2R 형식으로 배열한 형태와, 디지털 하위 비트는 R-2R, 상위 비트는 세크멘트 코딩방식으로 배열한 것을 특징으로 하는 가변이득 회로.

제 2 항에 있어서, 상기 저항 열을 한 쌍으로 사용하는 것을 특징으로 하는 가변이득 조절회로.

제 2 항에 있어서, 상기 증폭기의 입력단자와 출력단자가 모두 차동 형태를 가지는 것을 특징으로 하는 가변이득 조절회로.

제 2 항에 있어서 각각의 저항 열의 OPIN 단자가 자동증폭기의 입력단자에, 각각의 IN 단자가 아날로그 입력, OUT 단자가 증폭기의 출력단자로 연결된 것을 특징으로 하는 가변이득 조절회로.
제 2 항에 있어서, 상기 저항 열을 하나만 사용하는 것을 특징으로 하는 가변이득 조절회로.

제 2 항에 있어서, 상기 증폭기의 입력단자는 차동, 출력은 하나의 단자로만 구성된 것을 특징으로 하는 가변이득 조절회로

제 2 항에 있어서, 저항 열의 OPIN 단자가 증폭기의 음(negative)의 입력단자, IN 단자가 아날로그 입력, OUT 단자가 증폭기의 출력단자로 연결된 것을 특징으로 하는 가변이득 조절회로.